SU610310A1 - Устройство временного уплотнени асинхронных каналов - Google Patents

Description

каналов введены четыре дополнительных элемента If, буферный накопитель, инвертор , второй элемент ИЛИ, два триггера и фазовый компаратор, выход которого подключен к первым входам первого и второго элементов И, вторые входы которых соединены с выходами коммутатора, третий вход которого соединен с выходом второго элемента ИЛИ и с первыми входами первого и второго триггеров , ко вторым входам которых подключены соответственно выходы первого и второго элементов И, при этом выходы первого триггера соединены с первыми входами первого и второго дополнительных элементов И, вторые-входы которых соединены со вторым выходом формировател  кадров и вторыми входами третьего и четвертого дополнительных элементов И, к первым входам которых подключен первый выход второго триггера, второй выход которого соединен с третьим входом первого дополнительного элемента И, а дополнительный выход регистра сдвига подключен к третьему входу третьего дополнигельного элемента И и ко входу инвертора , выход которого соединен с третьим входом четвертого дополнительного элемента Л, причем выхоВ5й второго, третьего и четвертого дополнительных элементов И подключены ко входам второго элемента ИЛИ и блока кодироваин , соответствующий вход которого соеsiHHefl с выходом, первого дополнительного глемента И, а выход первого элемента ИЛИ через буферный накопитель подключен ко второму входу узла объединени , при этом первый выход формировател  кадров подключен к первому .входу фазового компаратора, второй вход которого соединен с выходом формировател  вн ульсов записи.

На чертеже представлена структурна  электрическа  схема устройства временного уплот«ени  асинхронных каналов.

Устройство временного уплотнени  асинхронных каналов содержит общие дл  всех каналов формирователь кадров и узел объединени  2, а также в каждом канале блок кодировани  3, выход которого подключен к первому входу узла объединени  2, два элемента И 4, 5, регистр сдвига б, первый вход которого соединен со входом формировател  импульсов записи 7, выход которого подключен к первому входу коммутатора 8 и ко второму входу регистт pa сдвига 6, выходы которого соединены с первыми -входами элементов коммутации 9, 10, ко вторым входам которых подключены выходы коммутатора 8, второй вход которого соединен с первым выходом формировател  кадров i, а выходы элемент-ов коммутации 9, 10 подключены ко входам первого элемента ИЛИ ИГ; четыре дополнительных элемента И 12, 13, 14, 15, буферный накопитель 16, инвертор 17, второй элемент ИЛИ 18, два триггера 19, 20 и фазовый компаратор 21, выход которого подклю 1ен к первым входам первого и второго элементов И 4, 5, вторые входы которых соединены с выходами коммутатора 8, третий вход которого соединен с выходом второго элемента ИЛИ 18 и с первыми входами первого и второго триггеров 19, 20, ко вторым входам которых

подключены соответственно выходы первого и второго элементов И 4, 5, при этом выходы первого триггера 19 соединены с первыми входами первого и второго дополнительных элементов И 12, 3, вторые входы которых соединены со вторым выходом формировател  кадров 1 . и вторыми входами третьего и четвертого дополнительных элементов И 14, 15, к первым входам которых подключен первый выход второго триггера 20, второй выход которого соединён с третьим входом первого дополнительного элемента И 12, а дополнительный выход регистра сдвига б подключен к третьему входу третьего дополнительного элемента И 14 и ко входу инвертора 17, выход которого соединен с третьим входом четвертого дополнительного элемента И 15, причем выходы второго, третьего и четвертого дополнительных элементов И 13, 14, 15 подключены ко входам второго элемента ИЛИ 18 и блока кодировани  3, соответствующий вход которого соединен с выходом первого дополнительного элемента И 12, а выход пер-вого элемента ИЛИ 11 через буферный накопитель 16 подключен ко второму входу узла объединени  2, при этом первый выход формировател  кадров 1 подключен к первому входу фазового компаратора 21, второй вход которого соединен с выходом формировател  импульсов записи 7.

Устройство временного уплотнени  асинхронных каналов работает следующим образом.

Устройство формирует кадр передачи, в котором каждому асинхронному каналу отводитс  свой временной интервал. Границы кадров отмечены импульсом начала кадра. Этот импульс вырабатываетс  формирователем кадров I. Формирователь кадров состоит из задающего кварцевого генератора, делителей частоты и распределителей импульсов. Информаци  от каждого асинхронного канала поступает на информационный вход регистра .сдвига 6 и на вход формировател  импульсов записи 7, в котором из сигнала выдел етс  тактова  частота . Импульсы выделенной тактовой частоты поступают на вход регистра сдвига 6 и продвигают информацию по регистру, а также поступают на вход сложени  коммутатора 8, где каждый импульс записи переводит коммутатор 8 в следующее по старшинству положение. Импульсы считывани  от формировател  кадров 1 с частотой, равной номинальной скорости информации на входе устройства временного уплотнени  асинхронных каналов, поступают на вход вычитани  коммутатора 8 и перевод т «го в предыдущее по старщинству положение. В исходном состо нии мэммутатор 8 находитс  в среднем положении и включает соответствующий элемент коммутации 9 или 10, через который происходит считывани значений информационных символов из среднего разр да регистра сдвига 6 и запись этих значений через первый элемент ИЛИ II в буферный накопитель 16. Если канальна  частота записи на входе сложени  равна частоте импульсов считывани  на входе вычитани  коммутатора 8, то коммутатор 8 находитс  в среднем состо нии, и считывание информации происходит со среднего разр да регистра сдвига 6. Если частота записи превысит частоту сч итывани , то коммутатор 8 начинает смещатьс  в сторону старшего положени , и считывание информации iipo исходит уже с другого соответствующего разр да регистра сдвига 6. Если частота импульсов записи меньше частоты импульсов считывани , то смещение считывани  происходит в сторону младшего разр да регистра сдвига 6. Когда коммутатор 8 достигает младшего или старшего положений, то включаетс  первый или второй элемент И 4, 5 соответственно, и импульс от фазового компаратора 21 взводит триггер 19 или 20. Импульс на выходе фазового компаратора 21 формируетс  только в случае сдвига фаз между импульсами записи и импульсами считывани  на его входах на Я. Таким образом, взведение триггеров 19 и 20 происходит только в случае достижени  сдвига фаз между импульсами записи и считывани , равного /СЯ, где К- 1,2,... Удобно прин ть УС I. Импульс начала кадра от формировател  кадров 1 опрашивает все четыре дополнительных элемента И 12, 13, 14, 15. Когда оба триггера 19 и 20 наход тс  в нулевом состо нии, включен первый дополнительный эле мент И 12. Если триггер 19 находитс  в единичном состо нии, включен второй дополнительный элемент И 13. Если триггер 20 находитс  в единичном состо нии, включен третий дополнительный элемент И 14 или четвертый , дополнительный элемент И 15 в зависимости от состо ни  среднего разр да регистра сдвига 6. Очевидно, что оба триггера в единичном состо нии одновременно находитьс  не могут. С приходом опрашивающего импульса начала кадра на выходе включенног;о дополнительного элемента И по вл етс  сигнал, по которому в блоке кодировани  3 формируетс  соответствующий код. Импульс на выходе дополнительного элемента И 13 означает, что в информационную последовательное«ь вставлен лищний бит из-за отрицательного рассог: ласовани  частот записи и считывани . Импульс на выходе дополнительного элемента И 14 означает, что в информационной последовательности пропущен бит со значением «1, а импульс на выходе дополнительного элемента И .15 означает, что пропущен бит со значением «О из-за положительного рассогласоваНИН частот записи и считывани . Импульсы с выходов дополиительных элементов И 13, 14,. 15 через второй элемент ИЛИ 18 сбрасывают триггеры 19 и 20 в нулевое состо ние, а коммутатор 8 устанавливают в среднее положение. В отсутствии импульсов на выходах дополнительных элементов И 13, 14, 15 формируютс  импульсы на выходе дополнительного элемен та И 12 по каждому импульсу начала кадра. В соответствующий временной шггервал, определ емый формирователем кадров 1, код стаффннга из блока кодировани  3 и содержимое буфериого накопител  16 через узел объединеин  2 вывод тс  в групповой канал. Коды, формируемые блоком кодировани  3, должны обладать хорршими взаимокоррел циониыми свойствами, кроме того, желательно, чтобы код, формируемый от импульса первого лопо.шительного элемента И, обладал хорошими автокоррел ционными свойствами, что поз1куг сг использовать его в качестве кода кадровой синх-ро шзации. Таким образом, анализ отклонени  положени  коммутатора 8 от средноч) в сторону младшего или старшего положений позвол ет использовать асинхронные источники с любым знаком отклонени  их тактовых ча :тот от номинальных, т. е. расшир ет диапазон допустимых расстроек тактовой частоты канала относительно номинальной. Использонлние в качестве кода кадровой синхронизации кода отсутстви стаффинга в одном из каналов позвол ет исключить специальный BpeivfeHHorf интервал в кадре под код кадровой синхронизации, что повышает эффективность использовани  пропускной способности группового канала. Формула J зoбpeтeнu  Устройство временного уплотнени  асинхронных каналов, содержащее общие дл  всех каналов формирователь кадров и узел объединени , а также в каждом канале блок кодировани , выход которого подключен к первому входу узла объединени , два элемента И, регистр сдвига, первый вход которого соединен со входом формировател  импульсов записи, выход которого подключен к первому входу коммутатора и ко второму входу регистра сдвига, выходы которого соединены с первыми входами элементов коммутации, ко вторым входам которых подключены выходы коммутатора, второй вход которого соединен с первым выходом формировател  кадров, а выходы элементов коммутации подключеиы ко входам первого элемента ИЛИ, отличающеес  тем, что, с целью расширени  диапазона допустимых расстроек тактовых частот уплотн емых каналов. в каждый из каналов введены четыре дополнительных элемента И, буферный накопитель, инвертор, второй элемент ИЛИ, два триггера и фазовый компаратор, выход которого подключен к первым входам первого и второго элементов И, вторые входы которых соединеиы с выходами коммутатора, третий вход которого соединен с выходом второго элемента ИЛИ- и с первыми входами первого и второго триггеров , ко вторым входам которых подключены соответственно выходы первого и второго элементов И, при этом выходы первого триггера соединены с первыми входами первого и второго дополнительных .дшементов И, вторые входы которых соединены со вторым выходом формировател  кадров и вторыми входами третьего и четвертого дополиительных элементов И, к первым входам которых подключен первый выход второго триггера, второй.выход которого соединен с третьим входом первого дополнительного элемента И, а дополнительный выход регистра сдвига подключен к третьему вхо-, ду третьего дополнительного элемента И и ко входу инвертора, выход которого соединен с третьим входом четвертого дополнительного элемента И, причем выходы второго, третьего и четвертого дополнительиых элементов И подключены ко входам второго элрме1тта ИЛИ и блока кодировани , соответствующий вход которого соединен с выходом первого дополнительного элемента И, а выход первого элемента ИЛИ через буферный накопитель подключен ко второму входу узла объединени , при этом первый выход формировател  кадров подключен к первому входу фазового компаратора, второй вход которого соединен с выходом формировател  импульсов записн.

Источники информации, прин тые во внимание при экспертизе:

I. Авторское свидетельство СССР Я 386399, кл. Н 04 J 3/06, 1971.