SU922866A1 - Постоянное запоминающее устройство 1 - Google Patents

Description

Изобретение относится к цифровой вычислительной технике и автоматике и может быть использовано при построении устройств хранения дискретной информации.

Известно постоянное запоминающее устройство, содержащее накопитель, адресные и разрядные шины [Ί ].

Однако в таком устройстве для хранения каждого бита информации используется отдельный элемент памяти, что приводит к увеличению габаритов устройства и его стоимости.

Известно также постоянное запоминающее устройство, содержащее накопитель, адресные и разрядные шины и выходные элементы ИЛИ [2].

Это устройство имеет большие аппаратурные затраты и, кроме того, характеризуется низкой регулярностью · схемы устройства, что затрудняет его реализацию в интегральном исполнении.

Наиболее близким техническим решением к изобретению является запомина2

ющее устройство, содержащее накопитель, шину считывания, адресные и разрядные шины, группы элементов И и элементы ИЛИ [3 3Цель изобретения - упрощение устройства и повышение его быстродействия .

Поставленная цель достигается тем, что в постоянное запоминающее устройство, содержащее накопитель, шину считывания, адресные и разрядные шины, группы элементов И и элементы ИЛИ, введены элементы НЕ по числу разрядов считываемой.информации, причем адресные шины соединены с одними из входов элементов И первой группы, а через элементы НЕ - с одними из входов элементов И второй группы, другие входы элементов И первых и вторых групп подключены к соответствующим разрядным шинам, выходы элементов И соединены с входами соответствующих элементов ИЛИ.

3 92281

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство содержит адресные шины 1, элементы НЕ 2, накопитель 3 с эле- 5 ментами 4 памяти, шиной 5 считывания и разрядными шинами 6, элементы И 7 и выходные элементы ИЛИ 8. Один из двух элементов 4 памяти, используется для хранения "1", а второй - для ю хранения "О". Код "О" может быть представлен отсутствием элемента связи в пересечении шины считывания с соответствующей разрядной щиной накопителя. В качестве элементов памяти могут 15 быть использованы и другие, более сложные элементы, например триггеры. Разрядные шины 6 накопителя через элементы И 7 первой группы и через элементы НЕ 2 соединены с входами эле- 20 ментов И 7 второй группы, выходы элементов И 7 " с входами элементов И 7 второй группы, выходы элементов И 7 соединены с входами соответствующих элементов ИЛИ 8. Изменение разрядное- 25

ти считанных слов в таком устройстве достигается изменением числа элементов ИЛИ и пар элементов И.

Устройство работает следующим образом. 30

После поступления адреса в каждом разряде открываются соответствующие элементы И. Выдача слов информации из устройства осуществляется по сигналу управления, возбуждающему шину 5 считывания, в результате считывается одно из слов по заданному адресу, которое через элементы И 7 и элементы ИЛИ 8 поступает на выход устройства. Считанная информация выдается из устройства в прямом или обратном коде. Если, например, первый элемент памяти хранит "1", а второй - "О", то считываются прямые коды, в противоположном случае считываются обратные коды слов информации. Количество слов информации, получаемых на выходе

6 4

устройства, существенно превышает число элементов памяти, приходящихся на каждый бит информации, благодаря чему уменьшаются габариты и достигается экономия аппаратуры устройства. Повышение быстродействия устройства достигается за счет уменьшения глубины прохождения элементов схемы считанными сигналами.

Предлагаемое постоянное запоминающее устройство может быть включено в состав информационно-логической или управляющей системы в качестве специализированных блоков, предназначенных для хранения информации, выполнения логических и арифметических операций.

Claims (1)

1. Формула изобретения

   Постоянное запоминающее устройство, содержащее накопитель, шину считывания, адресные и разрядные шины, группы элементов И и элементы ИЛИ, отличающееся тем, что, с целью упрощения устройства и повышения его быстродействия, в него введены элементы НЕ по числу разрядов считываемой информации, причем адресные шины соединены с одними из выходов элементов И первой группы, а через элементы НЕс одними из входов элементов И второй группы, другие входы элементов И первой и второй групп подключены к соответствующим разрядным шинам, выходы элементов И соединены с входами соответствующих элементов ИЛИ. .