SU815769A2 - Посто нное запоминающее устройство - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в запоминающих устройствах с последовательной обработкой информации .

По основному авт. св. i- 565326 известно посто нное запоминающее устройство (ПЗУ), содержащее кольце вой регистр сдвига, шины управлени  элементы И по количеству разр дов кольцевого регистра сдвига и элемен ИЛИ, причем выходы разр дов кольцевого регистра сдвига соединены с информс.ционньми входами элементов И, управл ющие входы которых подключены к соответствующим адресным шинам , а выходы соединены со входами элемента ИЛИ, информационные входы кольцевого регистра сдвига подключены к соответствующим шинам логических О.и 1, вход разрешени  записи кольцевого регистра сдвига соединен с шиной обращение Ц .

Недостатком этого устройства  вл етс  равенство количества адресных шин с количеством хранимых чисел в устройстве, так как при большом количестве записанных чисел требуетс  один дешифратор на такое же количество выходов, дл  построени  которого требуетс  много оборудовани - .

Цель изобретени  - упрощение устройства и уменьшение потребл емой мощности устройством.

Указанна  цель достигаетс  тем, что в устройство введена втора  группа адресных шин, к которой подключены соответствую1;ие улрэвл юо1ие

0 входы элементов И.

На фиг. 1 показана блок-схема устройства дл  хранени  п тиразр дных двоичных чисел; на фиг. 2 - ориентированный эйлеров граф дл  п тиразр д5 ных двоичных чисел.

Предлагаемое ПЗУ содержит кольцевой регистр 1 сдвига, состо щий из  чеек 2, пам ти, элементы И 3. элемент ИЛИ 4, шины управлени : тактовую 5 и обращение б, первую группу ад0 ресных шин 7, логические 1 и О соответственно 8 и 9, установки 10 в исходное состо ние, вторую группу адресных шин 11. .

5

Информационные выходы кольцевого регистра 1 сдвига, которыми  вл ютс  выходы его  чеек 2 пам ти, подключечы к информационным входам элементов И 3, выходы которых соединен со входами элемента ИЛИ 4. Тактова  шина

i управлени  соегдинена с тактовыми вхо.цами  чеек 2 пам ти, а шина 6 обращение - со входом разрешени  записи кольцевого рехистра 1 сдвига. Первый управл ющий вход элементов И 3 соединен с одной из адресных шин первой группы адресных шин 7., Информационные параллельные входы кольцевого регистра 1 сдвига подключены либо к шине 8 логической 1, либо к шине 9 логического О. Второй управ .л ющий вход элементов И 3 соединен с одной из адресных шин второй группы адресных шин 11.

Кольцевой регистр 1 сдвига предназначен дл  записи начального кода числа , определ емого соединением информационных параллельных входов кольцевохо регистра 1 сд-вига с теми или

.иными шинами 8 и 9 логических 1 и О и  вл етс  накопителем информации Измен   подсоединени  входов регистра сдвига к логическим шинам 8 и 9, измен етс  начальный код, записываемый в регистр сдвига, и тем самым измен етс  массив чисел, записанный в устройство . Разрешение на запись этого кода осуществл етс  путем подключени  шины 6 обращение ко входу разрешени  записи регистра 1 сдвига. Организаци  произвольнорТ выборки чисел по данному адресу осуществл етс  путем подсоединени  управл ющих входов элементов И 3 к группам адресных шин 8 и 11. Дл  выборки одного числа надо первый и второй управл ющие входы соответствующего элемента И 3 подключить к выбранным адресным шинам из первой и второй групп адресных шин 7 и 11 соответственно.

Предлагаемое устройство работает следующим образом.

Перед обращением к устройству кольцевой регистр 1 сдвига находитс  в исходном состо нии, при котором в его  чейки 2 пам ти записаны нули.

При подаче импульса обращение на вход регистра 1 приходит разрешгхющий сигнал и в регистре записываетс  начальный код числа. При этом возбуждены по Одной выбранной адресной шине в первой и второй группе адресных шин 7 и 11, с которых разрешающие сигналы подаютс  соответственно на первый и второй управл ющие входы одного из элементов И 3, на инЛормационном входе которого устанавливаетс  информаци  соответствующего разр да начального кода числа, который через элемент ИЛИ 4 поступает на выход устройства. Затем формируетс  Тактовый сигнал на шине 5 и информаци  сдвигаетс  в регистре 1 по кольцу на один разр д, подключа  к выходу устройства следующий разр д начального кода, который будет вторым разр дом выбранного из устройства числа. После проведени  п-1 сдвигов посредством подачи п-1 тактовых сиг

налов, все п разр дов выбранного числа оказываютс  считанными на выходе устройства. После сформировани  на выходе устройства п разр да на иине 10 установки в исходное состо ние формируетс  сигнал, который устанавливает в нулевое состо ние регистр 1, и устройство готово к следующему обращению.

В запоминающем устройстве. (Лиг. 1 хранитс  16 п тиразр дных двоичных чисел. Выхода  чеек 2 пам ти подсоединены к шинам 8 и 9 логических 1 JJ О согласно начальному коду loOOOlOlOOllllOl, который  вл етс  кодом ориентированного цикла , образованного ориентированнь 1М эйлеровым графом.

Дл  п тиразр дных двоичных чисел ориентированный эйлеров граф (Лиг. 2 имеет 25 ребер. Каждому ребру графа поставлено в соответствие одно п тиразр дное число. Замкнута  последовательность неповтор ющихс  ребер при их последовательном обходе в направлении стрелок образуют цикл. Дл  получени  кода ориентированного цикла надо вз ть старшие разр ды чисел, которым соответствуют ребра цикла при последовательном обходе цикла в направлении стрелок. Начинать обход цикла можно с любого ребра, принадлежащего данному циклу.

Начальному коду, записываемому, в регистр 1, соответствугч следующие 16 п тиразр дных чисел

10000 01010 00111 11011 00001 10100 01111 10110 00010 01001 , 11110 01100 00101 10011 11101 11000 Эти числа получаютс  из начального кода путем п-1 сдвига (где п - разр дность чисел) в направлении от младших разр дов к старшим (влево)

1000010100111101 0000101001111011 00,01010011110110 0010100111101100 Ol.OlOOllHOllOOO

в результате в столбцах получаетс 16 п тиразр дных чисел, которые Ьормируютс  на выходе  чеек 2, 1, 2, 2 пам ти и т. д.

Дл  выборки из устройства, например , числа 10000- по адресу, по которому возбуждаютс  первые адресные шины из групп адресных шин 7 и 11, наг до первый управл к ций вход элемента И 3.1 подсоединить к первой адресной шине из первой группы адресных шин 7 а второй управл гаций вход элемента И 3.1 - к первой адресной шине из второй группы адресных шин 11.

Если в устройство надо записать другой массив информации такого же объема, то следует входы  чеек 2 пам ти подсоединить к шинам 8 и 9 логич .;ских 1 И О согласно такому коду ориентированного цикла, который соответствует этому массиву информации

Таким образом, в известном устройстве дл  выборки 16 чисел необходимо 16 адресных шин, а в предлагаемом 8; В первом случае потребуетс  дешифрирующее устройство, состо щее из одного дешифратора на 16 выходов, во втором - дешифрирующее устройство из двух дешифраторов на 4 входа каждый ,

В предлагаемом устройстве сокращаетс  количество адресных шин, и, как следствие, уменьшаетс  количество оборудовани  дл  построени  дешифрирующего устройства, что ведет, в

ч-вою очередь, к уменьшении потреолчемой мощности.

Оормула изобретени 

Посто нное запоминающее устройство по авт. св. № 565326, отличающеес  тем, что, с целью упрощени  устройства и уменьшени  потребл емой мощности, в него введена втора  группа адресных шин, к которой подключены соответствующие управл ющие входы элементов И.

Источники информации, прин тые во внимание при экспертизе

1. Авторское свидетельство СССР № 565326, кл. G 11 С 17/00, 1977 (прототип).

Т7| flJjpJ) рл} ( 3j){з 7||зТ||3J| {з

гтттт

I т

Фиг t: ..:

ооооо

Claims (1)

1. Формула изобретения

   Постоянное запоминающее устройство 5 по авт. св. » 565326, отличающееся тем, что, с целью упрощения устройства и уменьшения потребляемой мощности, в него введена вторая группа адресных шин, к которой подключены соответствующие управляю¹ щие входы элементов И.