SU960815A1 - Устройство микропрограммного управлени - Google Patents

Description

(54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в качестве устройства управлени  микропрограммных процессоров управл ющих или вычислительных систем, допускающих мультипрограммную обработку информации .

Известно устройство микропрограммного управлени , обеспечивающее надежность функционировани  управл ющих и вычислительных систем за счет резервировани  и перестройки на раэличны х уровн х иерархии соответствующей структуры, начина  от функциональных элементов и конча  процессорами в целом. Это устройство содержит два запоминающих блока, два регистра адреса, два коммутатора, два триггера управлени , элементы И и ИЛИ 1 .

Его недостаткс1ми  вл ютс  низкие функциональные возможности, обусловленные малой гибкостью и универсальностью устройства.

Наиболее близким техническим решением к изобретению  вл етс  устройство микропрограммного управлени , содержащее блок выработки адреса очередной микрокоманды, два блока пам -

ти микрокоманд, два регистра микрокоманд , два дешифратора, коммутатор, регистр состо ни , причем входы регистра состо ни   вл ютс  первыми входами устройства, а выходы соединены с управл ющими входами коммутатора , первые выходы которого соединены с первыми выходами устройства, вторые выходы соединены с вторыми

10 выходами устройства, первые входы соединены с информационными выходами первого дешифратора микрокоманд, входы которого соединены с выходами первого регистра микрокоманд, входы

15 которого соединены с выходами первого блока пам ти микрокоманд, вторые входы коммутатора соединены с информационными выходами второго дешифратора микрокоманд,входы которого

20 соединены с выходами второго регистра микрокоманд, входы которого соединены с выходами второго блока пам ти микрокоманд t2j.

Недостатками этого устройства  в25 л ютс  низкие функциональные возможности , обусловленные малой гибкостью и универсальностью его работы. Мала  гибкость и универсальность работы объ сн ютс , например, отсутствием

30 возможности обеспечить мультнпрограммную работу управл емых объектов . Кроме того, из-за слабой адаптации устройства к реализуемым программам врем  их выполнени  завышаетс , что приводит к понижению эффективного быстродействи  известного устройства. Цель изобретени  - повышение про изводительности устройства. Поставленна  цель достигаетс  тем, что в устройство микропрограммного управлени , содержащее блок выработки адреса очередной микрокомайды , два блока пам ти микрокоманд , два регистра микрокоманд, два доиифратора, коммутатор, регистр со сто ни , информационные входы которого  вл ютс  входами кода состо ний устройства, а выходы соединены управл ющими входами коммутатора, первый и второй-выходы которого соединены соответственно с первым и вторым информационными выходами уст ройства, первый и второй информационные входы коммутатора соединены с первыми выходами первого и второго дешифратора соответственно, выходы первого блока пам ти через первый регистр микрокоманд соединены с информационными входами первого дешиф ратора, выхо№. второго блока пам ти через второй регистр микрокоманд соединены с информационными входами второго дешифратора, дополнительно введены-первый и второй регаистры адреса, три группы элементов ИЛИ, два шифратора, счетчик адреса, третий дешифратор, триггер режима, два триггера управлени , N узлов хранени  признака автономности, три элемента И, четыре элемента ИЛИ, N+4 группы элементов И, причем адресные входы первого блока пам ти микрокоманд подключены через первый регистр адреса к выходам элементов ИЛИ первой группы, первые входы которых соединены с первым выходом блока выработки адреса очередной микрокоманды и с первыми входами элементов И первой группы, вторые входы элементов ИЛИ второй группы с выходами элементов И второй группы , а третьи входы элементов ИЛИ первой группы подключены соответственно к выходам первого шифратора, информационные входы которого соеди нены с первыми выходами N узлов хранени  признака автономности и, с соответствующими входами первого эл мента ИЛИ, первый управл ющий вход шифратора соединен с выходом первог элемента И, первый вход которого со единен с первыми входами элементов второйгруппы, первым входом второг элемента И, первыми входами элементов И третьей и четвертой групп и пр мым выходом триггера режима, еди ничный вход которого подключен к вх ду задани  режима устройства , а нулевой вход - к входу сброса устройства и к первым входам N узлов хранени  признака автономности, нулевой выход триггера режима подключен к второму управл ющему входу первого шифратора, к вторым входам элементов И первой группы и к первому управл ющему входу второго шифратора , выходы которого соединены с первыми входами элементов ИЛИ второй группы , вторые входы которых соединены с выходами элементов И третьей группы, третьи входы - с выходами элементов И первой группы, а четвертые входы - с выходами элементов И четвертой группы, вторые входы которых соединены с вторыми выходами блока выработки адреса очередной -микрокоманды , выходы элементов ИЛИвторой группы через второй регистр адреса подключены к адресным входам второго блока пам ти микрокоманд, вторые .. входы N узлов хранени  признаков автономности соединены с информационными входами второго шифратора, соответствующими входами второго элемента ИЛИ, выход которого подключен к единичному входу первого триггера управлени , второй управл ющий вход второго шифратора соединен с выходом второго элемента И, второй вход которого соединен с вторым входом первого элемента И и с управл юсдам выходом третьего дешифратора,информационные входы которого соединены с третьими выходами N узлов хранени  признака автономности, информационные выходы третьего дешифратора соединены с первыми входами элементов И с п той по (.4)-ю групп, управл ющий вход третьего дешифратора соединен с первым входом третьего элемента И и с вь1ходом третьего элемен-. та ИЛИ, первый, вход которого подключен к пр мому выходу первого триггера управлени  и к первым входам элементов И третьей группы, второй вход третьего элемента ИЛИ подключен к пр мому выходу второго триггера управлени  и вторым входам элементов И второй группы, третьи входы которых соединены с третьими входами элементов И третьей группы и с выходом счетчика адреса, счетный вход 1 оторого соединен с выходом третьего элемента И, второй вход которого  вл етс  входом тактовых импульсов-устройства , управл ющий вход счетчика адреса подключен к выходу четвертого элемента ИЛИ, первый вход которого соединен с управл югдим выходом второ- го дешифратора и с нулевым входом первого триггера управлени , второй вход - с управл ющим выходом первого дешифратора и с нулевым входом второго триггера управлени ,единичный вход которого под5 лючен к выходу первого элемента ИЛИ, информационные входы счетчика адреса соединены с выходами элементов ИЛИ третьей группы, входы которых соединены с выходами элементов И от п той до (N+4)-ft групп, вторые входы которых подключены к входам записи-кода модификации адреса устройства, первый вход блока вьфаботки адреса очередной команды  вл етс  входом считывани  устройства, второй вход блока выработки адреса очередной команды  вл етс  входом кода операций устройства, вторые выходы первого и второго дешифраторов соединены соответственно с вторыми и третьими входами N узлов хранени  признака автономности ...

При этом каждый i-й узел хранени  признака автономности (i l,..-) содержит два триггера, шесть элементов И, два элемента ИЛИ и элемент И-НЕ, причем первый вход узла соединен с нулевыми входами первого и второго триггеров, единичный выход первого триггера соединен с первыми входами первого и второго элементов И, нулевой выход - с первыми входами элемента И-НЕ и третьего элемента И, второй вход которого соединен с вторым входом узла, вторым входом второго элемента И и первым входом четвертого элементаИ, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого с выходом второго элемента И, а выход  вл етс  первым выходом узла, второй выход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом первого элемента И, второй вход которого соединен с первыми входами п того и шестого элементов И и третьим входом узла, второй вход четвертого элемента И соединен с единичным выходом первого триггера и вторым входом шестого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход п того элемента И соединен с единичным входом первого триггера, выход третьего элемента И соединен с единичньзм входом второго триггера, нулевой выход которого соединен с вторыми входами п того элемента И и элемента И-НЕ, выход которого  вл етс  третьим выходом узла.

Увеличение производительности предлагаемого устройства достигаетс  за счет работы как в однопрограммном режиме (параллельно выполн етс  одна программа), так и в трех новых режимах: двухпрограммном (одновременно выполн ютс  две различные программы) двухпрограммном с увеличением эффективного быстродействи  (одновременно выполн ютс  две различные проrpaf .iJ№ii, при этом автономные микроnporpaMNtj . выполн ютс  в двух каналах один раз);однопрограммном с увеличением эффективного быстродействи  (параллельно выполн етс  одна про грамма , при этом кажда  автономна  микропрограмма выполн етс  один раз|.

На фиг.1 представлена функциональна  схема устройства микропрограммного управлени ; на фиг.2 - функциональна  схема узла хранени  признака ав0 тономности.

Устройство микропрограммного управлени  содержит блок 1 выработки адреса очередной микрокоманды, состо щий из регистра 2 адреса, блока

5 3 пам ти, информационного регистра 4, с полем 5 задани  адреса очередной микрокоманды первой программа А, полем б задани  адреса очередной микрокоманды второй программы .АЗ. полем 7 задани  адреса следующей адресной

0 микрокоманды, группу 8 элементов ИЛИ, регистр 9 адреса, блок 10 пам ти микрокоманд , регистр 11 микрокоманд, дешифратор 12 микрокоманд, коммутатор 13, шифратор 14, элемент И 15, ре5 гистр 16 состо ни , (Ы+4)-ю группу 171 элементов И (i 1,...,N), группу 18 элементов ИЛИ, счетчик 19 адресов, группу 20 элементов И, группу 21 элементов И, группу 22

0 элементов И, группу 23 элементов И, . группу 24 элементов ИЛИ, регистр 25 адреса, блок 26 пам ти микрокоманд, регистр 27 микрокоманд, дешифратор 28 микрокоманд, N узлов 29 хранени 

5 признака автономности, дешифратор 30, элемент И 31, шифратор 32, элеj eHT И 33, элемент ИЛИ 34, триггер 35 управлени , элемент ИЛИ 36, элемент ИЛИ 37, триггер 38 режима,эле0 мент ИЛИ 39, триггер 40 управлени , Bxojsi 41 и 42, выходы 43 и 44, выходы 45-49 устройства.

Узел 29 хранени  признака автономности состоит (фиг.2) из элемен5 тов И 50 и 51, элемента ИЛИ 52, триггера 5.3, элемента И 54, триггера 55, элемента И 56, элемента ИЛИ 57, элементов И 58 и 59, элемента И-НЕ 60, входа 61, выходов 62 и 63,вхо0 дов 64 и 65, выхода 66.

Устройство программного управлени  в однопрограммном режиме работает следующим образом.

В исходном состо нии все элементы пам ти устройства наход тс  в нулевом состо нии. На входы 45 устройства поступают информационные сигналы о состо нии работоспособности функциональных узлов устройства и управл емых им объектов. При этом на выходе регистра 16 формируютс  соответствующие управл ющие сигналы .

Пусть все функциональные узлы устройства и управл емых им объектов работоспособны . Тогда на управл ющие входы коммутатора 13 подаютс  управл ющие сигналы, обеспечивающие коммутацию первух выходов 43 коммутатора 13 и устройства с первыми входами , а вторых выходов 44 коммутатора и устройства с вторыми входами.

В блок 1 выработки адреса очередной микрокоманды через шестые входы 42 устройства подаетс  код операции. Код операции задает начальные адреса очередны} микрокоманд первой и второй программ. Адрес очередной микрокоманды первой программы считаетс  с первых выходов (пол  5 регистра 4) блока 1 выработки адреса очередноТй микрокоманды, адрес очередной микрокоманды второй программы с вторых выходов (пол  6 регистра 4) того же блока. Адрес очередной микрокоманды первой программы поступает через первую групп 8 элементов ИЛИ на первый регистр 9, а через четвертую группу 21 элементов И (на первые входы с вторых выходов триггера 38 режима поступает в однопрограммном режиме разрешающий сигнал) и вторую группу 24 элементов ИЛИ на второй регистр 25. Так как в однопрограммном режиме работы устройства на первом-выходе триггера 38 режима сигнал не формируетс , то через первую группу 20 элементов И, третью группу 22 элементов.И, вторую группу 23 элементов. И, опервый элемент И 15 и второй элемент И 31 коммутаци  не производитс . Следовательно , на вторые и третьи входы первой группы 8 элементов ИЛИ и на вторые, третьи и четвертые входы второй группы 24 элементов ИЛИ сигналы не поступают.

Адреса сформированных в регистрах 9 и 25 выполн емых очередных микрокоманд поступают соответственно на первый и второй блоки 10 и 26 пам ти микрокоманд. В соответствии с адресами выполн емых очередных микрокоманд из первого и второго блоков 10 и 26 выбираютс  выполн емые микрокоманды первой програмNw , которые поступают соответственно на первый и второй регистры 11 и

27микрокоманд. Далее сигналы с первого и второго регистров 11 и 27 микрокЪманд считываютс  соответственно на первый и второй дешифраторы 12 и

28микрокоманд, с информационных выходов которых .через ком1 татор 13 сигналы подаютс  соответственно на первый и второй выходы 43 и 44 устройства . Таким образом, последовательность микрокоманд первой программы поступает .на выходы 43 и 44 устройства , обеспечивает работу соответствующих объектов управлени  (операционных блоков, например).

в случае необходимости подачи последовательности микрокоманд первой программы только на первые выходы 43 устройства или только на вторые выходы 44 устройства измен ют код состо ни  работоспособности функциональных узлов устройства и управл емых им объектов, подаваемый на первые входы 45 устройства. При этом на выходах регистра 16 формируютс  сигналы, обеспечивающие соответствующую коммутацию в коммутаторе 13. После считывани  первой микрокоманды i-й автономной микропрограммы из первого и второго блоков 10

5 и 26 пам ти микрокоманд на информационных выходах первого и второго дешифраторов 12 и 28 микрокоманд в i-OM разр де пол  признака автономности считываетс  единица. В соответствии с этим на второй и третий входы 61 и 65 i-ro узла 29 хранени  признака автономности поступают сигналы , по которым через элементы И 54 и 58 осуществл етс  установка в единичное состо ние триггеров 53 и 55. Если затем в ходе выполнени  программ устройство вновь переходит к реализации i-й автономной микропрограммы , то на входы 61 и 65 узпа 29i

Q поступают сигналы, которые проход т через элементы И 51, ИЛИ 52 и И 56, . ИЛИ 57 на выходы 62 и- 63. Сигналы с этих выходов проход т на i-e информационные .входы шифраторов 14 и 32

с соответственно, которые выдают коды модификации адреса второго вида. В результате на регистрах 9 и 25 сформируютс  адреса очередных микрокоманд , которые определ ют .адреса начальных микрокоманд, следующих за

i-й автономной микропрограммой. Следовательно , повторное выполнение ранее встречающейс  автономной микропрограммы не происходит, что ускор ет реализацию всей программы в

5 целом. Далее устройство в этом режиме продолжает функционировать аналогично описанному. Если в процессе функционировани  выходит из стро  один из узлов устройства или управл емого блока, что фиксируетс  регистром 16, то на выходах коммутатора 13 формируютс  сигналы, которые блокируют прохождение микрокоманд от отказавшего канала или к отказавшему блоку.

Рассмотрим работу устройства в двухпрограммном режиме.

В этом случае каждый из каналов микропрограммного управлени  реали0 - зует свою программу. Двухпрограммному режиму соответствует единичное состо ние триггера 38,режима, На вход 42 поступает код операции, по которому блок выработки адреса

Claims (2)

1.Авторское свидетельство СССР 646333, кл.С 06 F 9/22, 1979.

2.Авторское свидетельство СССР 556439, кл.С 06 F 9/22, 1977 (прототип).