SU809398A1 - Запоминающее устройство с само-КОНТРОлЕМ - Google Patents

Description

(54) ЗАПОМИНАЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ

1

Изобретение относитс  к запоминающим устройствам.

Известно устройство, содержаще одноступенчатые сдвиговые регистры , выходы которых подключены :к входному регистру, счетчик, один из входов которого подключен к схеме управлени , двухступенчатый регистр, дешифратор, группу схем .управлени , входы которой подключены к выходам дешифратора, один из выходов - к другому входу счетчика , другие выходы - ко входам двухступенчатого регистра, выходы которого соединены с шинами сдвига и гсшени  одноступенчатых регистров , выход счетчика подсоединен ко входу дешифратора

Недостатком этого устройства  вл етс  низка  надежность его работы.

Наиболее близким техническим решением к предлагаемому  вл етс  запоминающее устройство с самоконтролем , содержащее р д сдвиговых накопителей, соединенных последовательно между собой, схему контрол ,, подключенную ко входу и выходу каждого накопител , и Олок управлени  t - Недостатком этого устройства  вл етс  то, что при наличии отказов в сдвиговых накопител х значительна  часть устройства не участвует в работе, что снижает надежность устройства.

Цель изобретени  - повышение надежности устройства.

Поставленна  цель достигаетс 

0 тем, что в запоминающее устройство с самоконтролем, содержащее накопители, блок управлени  и блок обнаружени  отказов, входы которого подключены к выходам, а одни из

5 выходов - ко входам кода отказа соответствующих накопителей, одни из выходов блока управлени  соединены соответственно с управл ющими входами накопителей и блока об0 наружени  отказов, адресный вход первого накопител  подключен ко входу устройства, введены коммутаторы , регистры сдвига и дешифраторы - по .числу накопителей,

5 и формирователь кодовых сигналов сдвига, причем первый вход каждого коммутатора соединен с выходом одноименного накопител , а выход каждого коммутатора кроме

0 последнего - со входом последук цего накопител , выход последнего коммутатора подключен к выходной шине устройства и входу первого накопител , вторые входы коммутаторов соединены с выходами одноименных дешифраторов, входы каждого из которых подключены к первому выходу одноименного регистра сдвига, первый вход каждог предыдущего регистра сдвига, кроме последнего, соединен со вторым выхо дом последующего регистра сдвига, первый вход последнего регистра сдв га подключен к выходу формировател  кодовых сигналов сдвига вход которого соединен с другим выходом блок обнаружени  отказов, вторые входы регистров сдвига и управл ющие вход коммутаторов, формировател  кодовых сигналов сдвига и дешифраторов подключены к другим выходам блока упра лени  соответственно. При этом формирователь кодовых сигналов сдвига целесообразно выпол нить содержащим два регистра, вычитатель , три элемента И, два триггера и счетчик, причем выходы регис ров подключены соответственно к пер вому и второму входам вычитател , первый выход которого соединен с пе выми входами первого и второго элементов И, выходы которых подключены соответственно ко входам первого триггера, единичный выход которого соединен со вторым входом второго элемента И,первым входом третьего элемента И и первым входом второго триггера, единичный выход которого подключен ко второму входу первого элемента И, выход третьего элемента И соединен с первым входом счетчика , вторые входы третьего элемента И и счетчика подключены ко второму выходу вычитател , входы регистров вторые вход второго триггера и выхо вычитател , третий вход вычитател  и выход счетчика соединены соответ ственно с входом, управл ющим входом и выходом формировател  кодовых сигналов сдвига. На фиг. 1 изображена функциональ на  схема предлагаемого устройства на фиг. 2 - схема формировател  кодовых сигналов сдвига. Устройство содержит (фиг. 1) на копители 1.1-1.N, коммутаторы 2.1блок 3 обнарух ени  отказов, формирователь 4 кодовых сигналов сдви га, регистры сдвига 5.1-5.N, дешифраторы 6.1-6.N и блок 7 управлени Входы блока 3 обнаружени  отказ , подключены к выходам, а одни из выходов - к входам кода отказа соответствующих накопителей 1.1-1.N. Одни из выходов блока 7 управлени  соединены соответственно с управл ющими входами накопителей 1.1-1. и блока 3 обнарухс-ени  отказов. Адресный вход первого накопител  1.1 подключен ко входу устройства. Первый вход каждого коммутатора 2.1-2.N соединен с выходом одноименного накопител  1.1-1.N, а выход ка5кдого коммутатора 2..N, кроме последнего - с входом последующего накопител  1.2-1.N. Выход последнего коммутатора 2.N подключен к выходной шине устройства и входу первого накопител  1.1. Вторые входы коммутаторов 2.1-2.N соединены с выходами одноименных дешифраторов 6.1-6.N, входы каждого из которых подключены к первому выходу одноименного регистра сдвига 5.1-5.N. Первый вход каждого предыдущего регистра сдвига 5.1-5.N, кроме последнего , соединен со вторым выходом каждого последующего регистра сдвига 5.2-5.N. Первый вход последнего регистра сдвига 5.N подключен к выходу формировател  4 кодовых сигна лов сдвига, вход которого соединен с другим выходом блока 3 обнаружени  отказов. Вторые входы регистров сдвига 5.1-5.N, управл ющие входы коммутаторов 2.1-2.N, формировател  4 кодовых сигналов сдвига и дешифраторов 6.1-6.N подключены к другим выходам блока 7 управлени  соответственно. При этом формирователь 4 кодовых сигналов сдвига выполнен содержащим (фиг. 2) первый 4.1 и второй 4.2 регистры, вычитатель 4.3, первый 4.4 и второй 4.5 элементы И первый триггер 4.6, третий элемент 4.7 И, второй триггер 4.8 и счетчик 4.9. Выходы регистров 4.1 и 4.2 подключены соотв.етственно к первому и второму входс1М вычитател  4.3, первый выход которого соединен с первыми входами первого 4.4 и второго 4.5 элементов И. Выходы элементов И 4.4 и 4.5 поключены соответственно к входам первого триггера 4.6, единичный выход которого соединен со вторым входом второго элемента 4.5 И, первым входом третьего элемента 4.7 И и первым входом второго триггера 4.8. Единичный выход второго триггера 4.8 подключен ко второму входу первого элемента 4.4 И. Выход третьего элемента 4.7 И соединен с первым; входом счетчика 4.9. Вторые входы третьего элемента 4.7 И и счетчика 4.9 подключены ко второму выходу вычитател  4.3. Входы регистров 4.1 и 4.2, вторые вход второго триггера 4.8 и выход вычитател  4.3, выход счетчика 4.9 и третий вход вычитател  4.3 соединены соответственно со входом, управл ющим входом и выходом формировател  4 кодовых сиг-налов сдвига. Устройство работает следующим образом.

Claims (2)

1.Авторское свидетельство СС ;Р № 450233, кл. G 11 С 19/00, 1975.

2.Патент США 3646536,

кл. 340-173, опублик. 1974 (прототип ) . ОтЗ KS.tf fut. 2 9т Т