SU425357A1 - Устройство для исследования надежности логических элементов - Google Patents

Устройство для исследования надежности логических элементов

Info

Publication number
SU425357A1
SU425357A1 SU1757472A SU1757472A SU425357A1 SU 425357 A1 SU425357 A1 SU 425357A1 SU 1757472 A SU1757472 A SU 1757472A SU 1757472 A SU1757472 A SU 1757472A SU 425357 A1 SU425357 A1 SU 425357A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
reliability
groups
outputs
research
Prior art date
Application number
SU1757472A
Other languages
English (en)
Original Assignee
В. В. Кривенков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by В. В. Кривенков filed Critical В. В. Кривенков
Priority to SU1757472A priority Critical patent/SU425357A1/ru
Application granted granted Critical
Publication of SU425357A1 publication Critical patent/SU425357A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

1
Изобретение относитс  к автоматике и вычислительной технике, в частности может быть использовано нри испытани х, проверках и исследовании надежности логических схем и элементов.
Известно устройство, содержащее генератор единичных и нулевых сигналов и переключатели перебора комбинаций сигналов.
Однако известное устройство имеет недостаточную достоверность исследовани .
Целью изобретени   вл етс  повышение достоверности исследовани .
Дл  этого логические элементы объединены в группы с равным числом суммарных единичных и нулевых значений выходных функций, выходы генератора единичных и нулевых сигналов через один переключатель перебора комбинаций сигналов подключены ко входам логических элементов первых групп, выходы которых через другие переключатели перебора комбинаций сигналов подключены ко входам других логических элементов вторых групп.
На чертеже приведена схема устройства, предназначенного, например, дл  исследоваПИЯ надежности элементов «ИЛИ и «ЗАПРЕТ .
Устройство дл  исследовани  надежности логических элементов содержит генератор единичных и нулевых сигналов 1, оба выхода
которого через переключатель перебора комбинаций 2 св заны с логическими элементами «ИЛИ 3 и 4 и с логическими элементами «ЗАПРЕТ 5 и 6. Элементы 3 и 5 через переключатель перебора комбинаций 7 соединены с элементами «ИЛИ 8 и «ЗАПРЕТ 9. Соответственно элементы 4 и 6 через переключатель перебора комбинаций 10 св заны с логически .ми элементами «Р1ЛИ 11 и «ЗАПРЕТ 12.
В данном случае в группу логических схем включены элементы «ИЛИ и «ЗАПРЕТ. Па чертеже изображены только две пары групп элементов перва  пара - элементы 3, 5 и 8, 9; втора  пара - элементы 4, 6 и 11, 12. Устройство контрол  на схеме не показано. Устройство работает следующим образом. Генератор 1 вырабатывает непрерывные серии «1 и «О. При последовательной смене положений переключател  2 па входы элементов первых групп будут последовательно подаватьс  комбинации 00, 01, 10, 11. Иначе говор , циклический перебор положений переключател  2 соответствует по влению кодовых пачек ООП (на одном из выходов переключател ) и 0101 (на другом выходе). Следовательно , на выходах элементов «ИЛИ 3 и 4 будут получены пачки 0111, а на выходах элементов «ЗАПРЕТ 5 и 6 - 0010. Таким образом , в сумме группа вырабатывает четыре
«1 и четыре «О. Переключатели комбинаций 7 и 10 мен ют гюеледовательность «О и «1 в кодовых пачках, вырабатываемых элементами первых групп. Это изменение производите  так, чтобы на входы элементов вторых групп подавалась та же последовательность комбинаций , что и к первым группам, т. е. 00, 01, 10, 11. На чертеже приведена последовательна  схема значений сигналов на выходах схем и переключателей при изменении положений переключателей.
Предмет изобретени 
Устройство дл  исследовани  надежности логических элементов, содержащее генератор
единичных и нулевых сигналов в переключатели перебора комбинаций сигналов, отличающеес  тем, что, с целью повышени  достоверности исследовани , логические элементы объединены в группы с равным числом суммарных единичных и нулевых значений выходных функций, выходы генератора единичных и нулевых сигналов через один переключатель перебора комбинаций сигналов подключены ко входам логических элементов первых групп, выходы которых через другие переключатели перебора комбинаций сигналов подключены ко входам других логических элементов вторых групп.
от
000}
0001
SU1757472A 1972-03-10 1972-03-10 Устройство для исследования надежности логических элементов SU425357A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1757472A SU425357A1 (ru) 1972-03-10 1972-03-10 Устройство для исследования надежности логических элементов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1757472A SU425357A1 (ru) 1972-03-10 1972-03-10 Устройство для исследования надежности логических элементов

Publications (1)

Publication Number Publication Date
SU425357A1 true SU425357A1 (ru) 1974-04-25

Family

ID=20505989

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1757472A SU425357A1 (ru) 1972-03-10 1972-03-10 Устройство для исследования надежности логических элементов

Country Status (1)

Country Link
SU (1) SU425357A1 (ru)

Similar Documents

Publication Publication Date Title
SU425357A1 (ru) Устройство для исследования надежности логических элементов
US3056108A (en) Error check circuit
GB1235571A (en) Improved ciphering machine
SU637810A1 (ru) Устройство дл сортировки разр дных чисел
SU667966A1 (ru) Устройство дл сравнени чисел
SU568195A1 (ru) Устройство выбора канала с экстремальным средним напр жением
SU690608A1 (ru) Умножитель частоты
SU571894A1 (ru) Устройство дл выделени импульсов
SU556500A1 (ru) Ячейка пам ти дл сдвигового регистра
SU1037261A1 (ru) Устройство дл контрол цифровых блоков
SU944105A1 (ru) Коммутатор
SU579698A1 (ru) Дискретный интегратор
US3109109A (en) Circuit employing negative resistance asymmetrically conducting devices connected inseries randomly or sequentially switched
SU144641A1 (ru) Двухтактный одноразр дный сумматор комбинационного типа
SU433483A1 (ru)
SU1273909A1 (ru) Генератор последовательности @ -чисел Фибоначчи
SU1103239A1 (ru) Устройство дл контрол параллельного кода на четность
SU502516A1 (ru) Устройство дл выделени рекуррентного синхросигнала с обнаружением ошибок
SU1141437A1 (ru) Устройство дл формировани команд телеуправлени
SU402154A1 (ru) Ан ссср
SU926784A1 (ru) Детектор частотно-манипулированных сигналов
SU1441384A1 (ru) Устройство сортировки чисел
SU1195428A1 (ru) Устройство дл формировани серий импульсов
SU473181A1 (ru) Устройство дл сравнени двоичных чисел
JPS57705A (en) Operating method of ladder circuit input part on column cycle system