SU913380A1

SU913380A1 - Устройство микропрограммного управления 1

Info

Publication number: SU913380A1
Application number: SU802955482A
Authority: SU
Inventors: Tejmuraz E Sharashenidze; Georgij G Revazishvili
Original assignee: Tbil Nii Priborostroeniya Sred
Priority date: 1980-06-11
Filing date: 1980-06-11
Publication date: 1982-03-15

Description

Изобретение относится к вычислительной технике и может быть использовано в системах управления ЭВМ.

Известно микропрограммное устройство управления, содержащее блоки памяти, блоки проверки условий, регистры адреса, триггеры (1) .

Наиболее близким по технической сущности и достигаемому результату к изобретению является микропрограммное устройство управления, содержащее два блока памяти, регистр адреса, два элемента и из.

Недостатком описанных устройств является узкая" область применения.

Цель изобретения - расширение области применения устройства за счет обеспечения возможности его работы с различными операционными системами.

Поставленная цель достигается тей, что в устройство микропрограммного управления, содержащее два блока памяти, регистр адреса,

2

блок элементов И, причем выход регистра адреса соединен с адресным входом первого блока памяти,выход которого является первым информационным выходом устройства, введены блок элементов ИЛИ, дешифратор, коммутатор, блок дешифраторов и третий блок памяти, причем выход второго блока памяти соединен с первым входом блока элементов И с входом коммутатора, группа входов которого соединена с группой выходов дешифратора, выход которого соединен со вторым входом блока элементов И, выход которбго является вторым информационным выходом устройства, информационный вход устройства соединен с входом дешифратора, группа выходов коммутатора соединена с груп* пой входов блока дешифраторов, труп-:-, па выходов которого соединена с входом третьего блока памяти, группа выходов которого соединена с группой входов блока элементов ИЛИ, выход

3 913380

4

которого соединен с входом регистра адреса.

На чертеже приведена структурная схема устройства.

Устройство содержит блок 1 памя- 5 ти, блок 2 элементов И, коммутатор 3, дешифратор 4, блок дешифраторов 5, блок 6 памяти, блок 7 элементов ИЛИ, регистр 8 адреса, блок 9 памяти , информационный вход 10 устройства, 10 информационный выход 11 устройства, информационный выход 12 устройства.

Устройство работает следующим образом.

По внешней уставке дешифратор 4 15

открывает соответствующий вход коммутатора 3 и обеспечивает подключение к блоку 1 Ι-γο дешифратора бло- . ка 5. Дешифратор 5 блока 5 по коду микрокоманды, поступающей из блока 20 ί, определяет адрес ячейки блока 6, где записан начальный адрес соответствующей микропрограммы. Этот адрес записывается в регистр адреса 8 через блок 7, и из блока 9 выби- 25 рается соответствующая микропрограмма.

При наличии того или иного математического обеспечения в блоке 1 аналогично выбирается соответ- 30

ствующий дешифратор блока 5 и ячейка в блоке 6, где записаны начальные адреса микропрограммы.

При «наличии в формате команд информационной части дешифратором 4 55

дается запрет на прохождение формата команд в блок 5, прекращается выборка коммутатора 3 и дается сигнал, которым открывается блок 2, и информация поступает на информаци- до онные шины машины.

Применение изобретения позволяет расширить область применения устройства за счет возможности его работы с разными -операционными системами.

Claims

Формула изобретения Устройство микропрограммного

управления, содержащее два блока памяти, регистр адреса, блок элементов причем выход регистра адреса соединен с адресным входом первого блока памяти, выход которого является первым информационным выходом устройства, отличающееся тем, что, с целью расширения области применения за счет обеспечения возможности его работы с различными операционными системами, содержит блок элементов ИЛИ, дешифратор, коммутатор, блок дешифраторов и третий блок памяти, причем выход второго блока памяти соединен с первым входом блока элементов И и с входом коммутатора, группа входов которого соединена с группой выходов дешифратора, выхо.д которого соединен с вторым входом блока элементов И, выход которого является вторым информационным выходом устройства, информационный вход устройства соединен с входом дешифратора, группа выходов коммутатора соединен^ с группой входов блока дешифраторов, группа выходов которого соединена с входом третьеего блока памяти, группа выходов которого соединена с группой входов блока элементов ИЛИ, выход которого соединен с входом регистра адреса.