SU497733A1 - Счетчик импульсов в телеграфном коде - Google Patents
Счетчик импульсов в телеграфном кодеInfo
- Publication number
- SU497733A1 SU497733A1 SU1822335A SU1822335A SU497733A1 SU 497733 A1 SU497733 A1 SU 497733A1 SU 1822335 A SU1822335 A SU 1822335A SU 1822335 A SU1822335 A SU 1822335A SU 497733 A1 SU497733 A1 SU 497733A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bit
- trigger
- zero
- inputs
- output
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к области вычислительной техники и может использоватьс дл подсчета поступающих импульсов в телеграфном коде.
Известен счетчик импульсов в телеграфном коде, содержащий п ть счетных разр дов и две схемы «И-НЕ/ИЛИ-НЕ, при этом каждый разр д выполнен в виде трех статических триггеров с раздельными входами, причем единичные выходы BTOpOjro и третьего тритгеров соединены с нулевым и единичным входами первого триггера, а нулевые выходы первого и второго триггеров соединены с нулевыми входами второго и третьего триггеров, на единичные входы которых и на вход второй схемы «И-НЕ/ИЛИ-НЕ подан тактовый сигнал.
Цель изобретени - повышение быстродействи счетчика.
Дл этого в предлагаемом счетчике нулевой выход второго трИ|Ггера первого разр да соединен с единичными входами вторых триггеров второго, третьего и п того разр дов, нулевой выход третьего триггера первого разр да соединен с единичными входами третьих триггеров третьего и п того разр дов и со входами обеих схем «И-НЕ/ИЛИ-НЕ, а единичный выход третьего триггера первого разр да соединен с единичными входами вторых триггеров второго, третьего и п того разр дов, нулевой выход второго триггера второго разр да соединен с единичным входом второго триггера третьего разр да, а единичный выход - с
нулевыми входами первого и второго триггеров п того разр да, нулевой выход третьего триггера второго разр да соединен с единичными входами третьего триггера четвертого разр да и второго триггера п того разр да, а единичный выход - с единичным входом второго триггера третьего разр да, нулевой выход второго триггера третьего разр да соединен со входом второй схемы «И-НЕ/ИЛИНЕ , а нулевой выход третьего триггера третьего разр да соединен с единичным входом второго триггера второго разр да, нулевой выход третьего триггера четвертого разр да соединен с единичным входом третьего «триггера первого разр да и со входом первой схемы «И-НЕ/ИЛИ-НЕ, выход которой соединен с единичным входом третьего триггера второго разр да, нулевой выход второго триггера п того разр да соединен с единичными входами третьего триггера первого разр да и третьего и второго триггеров третьего разр да , нулевой выход третьего триггера п того разр да соединен с единичными входами второго триггера первого разр да и третьего триггера четвертого разр да, а также со входом второй схемы «И-НЕ/ИЛИ-НЕ, выход которой соединен с нулевыми входами первого и второго триггеров третьего разр да и третьего триггера четвертого разр да, а также с единичным входом первого триггера четвертого разр да, а единичный выход третьего триггера п того разр да соединен с единичными входами третьего триггера первого разр да, второго и третьего триггеров третьего разр да, а также с нулевым входом первого триггера второго разр да.
На чертеже представлена функциональна схема предлагаемого счетчика.
Он состоит из п ти счетных разр дов 1-5, каждый из которых содержит по три статических триггера с раздельными входами. Первые статические триггеры каждого счетного разр да выполнены на схемах «И-НЕ/ ИЛИ-НЕ 6 и 7, 8 и 9, 10 и 11, 12 и 13, 14 и 15, вторые статические триггеры - на схемах «И-НЕ/ИЛИ-НЕ 16 и 17, 18 и 19, 20 и 21, 22 и 23, 24 и 25, а третьи статические триггеры- на схемах «И-НЕ/ИЛИ-НЕ 26 и 27, 28 и 29, 30 и 31, 32 и 33, 34 и 35. Счетчик также содержит дополнительно две схемы «И-НЕ/ИЛИ-НЕ 36 и 37 и шину 38 тактирующего сигнала.
Счетчик работает следующим образом.
Пусть состо ние счетчика 00001 (это соответствует в телеграфном коде № 2 цифре 5), т. е. на выходе схемы «И-НЕ/ИЛИ-НЕ 15 - логическа единица, а на выходах схем «И-НЕ/ИЛИ-НЕ 7, 9, 11 и 13 -логический нуль.
Поскольку тактирующий сигнал на шине 38 отсутствует (равен логическому нулю), то на выходах схем «И-НЕ/ИЛИ-НЕ 16, 26, 18, 28, 20, 30, 22, 32, 24 и 34 -логическа единица, следовательно на выходах схем «И-НЕ/ИЛИЛогические сигналы на выходах схем „И-НЕ/ИЛИ-НЕ«
НЕ 27, 29, 33, 25 будет логическа единица, а на выходах схем «И-НЕ/ИЛИ-НЕ 17, 19, 21, 23, 35 и 37 - логический нуль.
С приходом тактирующего импульса на выходах схем «И-НЕ/ИЛИ-НЕ 26 и 30 по вл етс сигнал, равный логическому нулю, который устанавливает первые триггеры, выполненные на схемах «И-НЕ/ИЛИ-НЕ 6, 7 и 10, 11, первого и третьего счетных разр дов 1 и 3 в единичное состо ние.
Поскольку сигнал, равный логическому нулю , с выхода схемы «И-НЕ/ИЛИ-НЕ 26 поступает на входы схем «И-НЕ/ИЛИ-НЕ 18, 20 и 24, то ложного срабатывани этих схем не происходит, хот триггеры и измен ют свое состо ние. Таким образом, в счетчике устанавливаетс код 10101.
По окончании действи счетного импульса на выходах схем «И-НЕ/ИЛИ-НЕ 16, 26, 18, 28, 20, 30, 22, 32, 24 и 34 снова будут логические единицы, а подготовленными дл срабатывани (дл формировани на выходах логического нул ) станут элементы «И-НЕ/ИЛИНЕ 28 и 24. Поэтому с приходом счетного импульса в счетчике устанавливаетс код 11100.
Аналогичным образом схема работает с приходом последующих импульсов счета.
Значени сигналов на выходах схем «И-НЕ/ИЛИ-НЕ дл всех возможных случаев работы предлагаемого счетчика приведены в табл.
Таблица
Предмет изобретени
Счетчик импульсов в телеграфном коде, содержащий п ть счетных разр дов и две схемы «И-НЕ/ИЛИ-НЕ, при этом каждый разр д выполнен в виде трех статических триггеров с раздельными входами, причем единичные выходы второго и третьего триггеров соединены с нулевым и единичным входами первого триггера, а нулевые выходы первого и второго триггеров соединены с нулевыми входами второго и третьего триггеров, на единичные входы которых и на вход второй схемы «И-НЕ/ИЛИ-НЕ подан тактовый сигнал, о тличающийс тем, что, с целью повышени быстродействи , нулевой выход второго триггера первого разр да соединен с единичными входами вторых триггеров второго, третьего и п того разр дов, нулевой выход третьего триггера первого разр да соединен с единичными входами третьих триггеров третьего и п того разр дов и со входами обеих схем «И-НЕ/ИЛИ-НЕ, а единичный выход третьего триггера первого разр да соединен с единичными входами вторых триггеров второго , третьего и п того разр дов, нулевой выход эторого триггера второго разр да соединен с единичным входом второго триггера третьего разр да, а единичный выход - с нулевыми входами первого и второго триггеров п того разр да, нулевой выход третьего триггера второго разр да соединен с единичными входами
третьего триггера четвертого разр да и второго триггера п того разр да, а единичный выход - с единичным входом второго триггера третьего разр да, нулевой выход второго триггера третьего разр да соединен со входом второй схемы «И-НЕ/ИЛИ-НЕ, а нулевой выход третьего триггера третьего разр да соединен с единичным входом второго триггера второго разр да, нулевой выход третьего триггера четвертого разр да соединен с единичным входом третьего триггера первого разр да и со входом первой схемы «И-НЕ/ИЛИ-НЕ, выход которой соединен с единичным входом третьего триггера второго разр да, нулевой выход второго триггера п того разр да соединен с единичными входами третьего триггера первого разр да и третьего и второго триггеров третьего разр да, нулевой выход третьего триггера п того разр да соединен с единичными входами второго триггера первого разр да и третьего триггера четвертого разр да, а со входом второй схемы «И-НЕ/ИЛИ-НЕ, выход которой соединен с нулевыми входами первого и второго триггеров третьего разр да и третьего триггера четвертого разр да, а также с единичным входом первого триггера четвертого разр да, а единичный выход третьего триггера п того разр да соединен с единичными входами третьего триггера первого разр да, второго и третьего триггеров третьего разр да, а также с нулевым входом первого триггера второго разр да.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1822335A SU497733A1 (ru) | 1972-08-25 | 1972-08-25 | Счетчик импульсов в телеграфном коде |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1822335A SU497733A1 (ru) | 1972-08-25 | 1972-08-25 | Счетчик импульсов в телеграфном коде |
Publications (1)
Publication Number | Publication Date |
---|---|
SU497733A1 true SU497733A1 (ru) | 1975-12-30 |
Family
ID=20525326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1822335A SU497733A1 (ru) | 1972-08-25 | 1972-08-25 | Счетчик импульсов в телеграфном коде |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU497733A1 (ru) |
-
1972
- 1972-08-25 SU SU1822335A patent/SU497733A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU497733A1 (ru) | Счетчик импульсов в телеграфном коде | |
SU473304A1 (ru) | Логический интегратор | |
SU411609A1 (ru) | ||
SU921094A1 (ru) | Дес тичный счетчик | |
SU1003359A1 (ru) | Однотактный кольцевой счетчик единичного кода | |
SU1166312A1 (ru) | Устройство декодировани | |
SU409386A1 (ru) | Десятичный счетчик | |
SU667966A1 (ru) | Устройство дл сравнени чисел | |
SU395987A1 (ru) | К АВТОРСКОМУ СВИДЕТЕЛЬСТВУМ. Кл. Н 03k 23/00УДК 681.3.055(088.8) | |
SU671034A1 (ru) | Делитель частоты импульсов на семь | |
SU416873A1 (ru) | ||
SU455493A1 (ru) | Реверсивный двоично-дес тичный счетчик | |
SU799120A1 (ru) | Устройство задержки и формировани иМпульСОВ | |
SU409385A1 (ru) | ||
SU117503A1 (ru) | Двоичный реверсивный счетчик с запуском триггеров по единичным входам | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
SU517164A1 (ru) | Счетчик импульсов с управл емым коэффициентом пересчета | |
SU447850A1 (ru) | Счетчик импульсов | |
SU394772A1 (ru) | Датчик времени | |
SU1522383A1 (ru) | Цифровой генератор импульсов | |
SU400037A1 (ru) | Десятичный счетчик | |
SU410560A1 (ru) | ||
SU425337A1 (ru) | Устройство для выделения одиночного импульсам\ | |
JPH0683066B2 (ja) | カウンタ回路 | |
SU411648A1 (ru) |