JPH04223530A - 以前の観察可能な外部事象の発生に関係する予め定められたデータ処理ルーチンの実行時間決定の阻止 - Google Patents
以前の観察可能な外部事象の発生に関係する予め定められたデータ処理ルーチンの実行時間決定の阻止Info
- Publication number
- JPH04223530A JPH04223530A JP3080707A JP8070791A JPH04223530A JP H04223530 A JPH04223530 A JP H04223530A JP 3080707 A JP3080707 A JP 3080707A JP 8070791 A JP8070791 A JP 8070791A JP H04223530 A JPH04223530 A JP H04223530A
- Authority
- JP
- Japan
- Prior art keywords
- routine
- predetermined
- execution
- data processing
- pseudoroutine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000903 blocking effect Effects 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims description 42
- 230000004044 response Effects 0.000 claims description 30
- 238000012544 monitoring process Methods 0.000 claims description 6
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/04—Digital computers in general; Data processing equipment in general programmed simultaneously with the introduction of data to be processed, e.g. on the same record carrier
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0813—Specific details related to card security
- G07F7/082—Features insuring the integrity of the data on or in the card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2123—Dummy operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Business, Economics & Management (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
- Selective Calling Equipment (AREA)
- Burglar Alarm Systems (AREA)
- Branch Pipes, Bends, And The Like (AREA)
- Fire Alarms (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にデータ処理、
特に「クロックアタック」として知られている手順によ
る秘密データ処理ルーチンの妥協の阻止に関する。
特に「クロックアタック」として知られている手順によ
る秘密データ処理ルーチンの妥協の阻止に関する。
【０００２】
【従来の技術】クロックアタックは秘密マイクロプロセ
ッサのような秘密データプロセッサ内で実行される予め
定められたデータ処理ルーチンに使用されている秘密デ
ータまたはコードへのアクセスを得るアタッカーにより
行われる手順である。それは予め定められたルーチンに
対する内部に発生された命令と同期させることを可能に
するために予め定められたルーチンに先行する観察可能
な外部事象の発生に関係する予め定められたデータ処理
ルーチンの実行時間を決定し、さらに秘密データおよび
、またはコードを外部的に繰返してアクセス可能にする
ように命令を改竄する非常に短いクロックサイクルを発
生させるために命令の１つのサイクルに対するクロック
サイクルを外部的に変化させることによって行われる。
ッサのような秘密データプロセッサ内で実行される予め
定められたデータ処理ルーチンに使用されている秘密デ
ータまたはコードへのアクセスを得るアタッカーにより
行われる手順である。それは予め定められたルーチンに
対する内部に発生された命令と同期させることを可能に
するために予め定められたルーチンに先行する観察可能
な外部事象の発生に関係する予め定められたデータ処理
ルーチンの実行時間を決定し、さらに秘密データおよび
、またはコードを外部的に繰返してアクセス可能にする
ように命令を改竄する非常に短いクロックサイクルを発
生させるために命令の１つのサイクルに対するクロック
サイクルを外部的に変化させることによって行われる。
【０００３】「観察可能な外部事象」はそれ自身を外部
的に明示する任意の内部状態転移として限定されるが、
内部プロセッサ実行に関係するか或いは影響される任意
のピンまたはピンの結合における電圧または電流の変化
に限定されることはない。
的に明示する任意の内部状態転移として限定されるが、
内部プロセッサ実行に関係するか或いは影響される任意
のピンまたはピンの結合における電圧または電流の変化
に限定されることはない。
【０００４】
【発明が解決しようとする課題】本発明は、予め定めら
れたルーチンの実行に先行する観察可能な外部事象の発
生に関係して予め定められたデータ処理ルーチンの実行
時間を決定させないことによって外部に発生された命令
との同期を阻止する方法を提供することでそのようなク
ロックアタックを阻止するものである。
れたルーチンの実行に先行する観察可能な外部事象の発
生に関係して予め定められたデータ処理ルーチンの実行
時間を決定させないことによって外部に発生された命令
との同期を阻止する方法を提供することでそのようなク
ロックアタックを阻止するものである。
【０００５】
【課題を解決するための手段】本発明の方法は観察可能
な外部事象の発生と予め定められたルーチンの実行の間
の期間をランダムに変化させるステップ（ａ）を含む。
な外部事象の発生と予め定められたルーチンの実行の間
の期間をランダムに変化させるステップ（ａ）を含む。
【０００６】「期間」はデータ処理クロックサイクルの
数により決定される。
数により決定される。
【０００７】用語「ランダム」は疑似ランダムおよび真
のランダムを含むものとして定義される。
のランダムを含むものとして定義される。
【０００８】本発明の１概念において、ステップ（ａ）
は観察可能な外部事象の発生と予め定められたルーチン
の実行との間で１つ以上の疑似データ処理ルーチンを実
行するステップ（ｂ）と、前記疑似ルーチンの期間をラ
ンダムに変化させるステップ（ｃ）を含む。本発明のこ
の概念において、ステップ（ｂ）および（ｃ）は前記実
行に対する前記ｍ個の疑似ルーチンを異なる期間を有す
るｎ個の記憶されたルーチンのグループからランダムに
組立てるステップ（ｄ）を含むことが好ましい。その場
合、ｍおよびｎは整数であり、ｎはｍよりも大きい。ま
たステップ（ｄ）は秘密メモリからの前記ｍ個の疑似ル
ーチンをランダムにアクセスするステップ（ｅ）或いは
前記ｍ個の疑似ルーチンに対するポインタを秘密メモリ
からランダムにアクセスするステップ（ｆ）と、前記ポ
インタに応答して前記ｍ個の疑似ルーチンをメモリから
アクセスするステップ（ｇ）とを含むことが好ましい。
は観察可能な外部事象の発生と予め定められたルーチン
の実行との間で１つ以上の疑似データ処理ルーチンを実
行するステップ（ｂ）と、前記疑似ルーチンの期間をラ
ンダムに変化させるステップ（ｃ）を含む。本発明のこ
の概念において、ステップ（ｂ）および（ｃ）は前記実
行に対する前記ｍ個の疑似ルーチンを異なる期間を有す
るｎ個の記憶されたルーチンのグループからランダムに
組立てるステップ（ｄ）を含むことが好ましい。その場
合、ｍおよびｎは整数であり、ｎはｍよりも大きい。ま
たステップ（ｄ）は秘密メモリからの前記ｍ個の疑似ル
ーチンをランダムにアクセスするステップ（ｅ）或いは
前記ｍ個の疑似ルーチンに対するポインタを秘密メモリ
からランダムにアクセスするステップ（ｆ）と、前記ポ
インタに応答して前記ｍ個の疑似ルーチンをメモリから
アクセスするステップ（ｇ）とを含むことが好ましい。
【０００９】本発明の別の概念において、ステップ（ａ
）は観察可能な外部事象の発生と予め定められたルーチ
ンの実行との間において前記マクロデータ処理ルーチン
の実行に必要なデータ処理ルーチンを含む１つ以上の疑
似データ処理ルーチンを実行するステップ（ｂ）と、前
記疑似ルーチンの期間をランダムに変化させるステップ
（ｃ）を含む。
）は観察可能な外部事象の発生と予め定められたルーチ
ンの実行との間において前記マクロデータ処理ルーチン
の実行に必要なデータ処理ルーチンを含む１つ以上の疑
似データ処理ルーチンを実行するステップ（ｂ）と、前
記疑似ルーチンの期間をランダムに変化させるステップ
（ｃ）を含む。
【００１０】本発明のさらに別の概念において、ステッ
プ（ａ）は前記観察可能な外部事象のそれぞれの発生に
関係して同時に繰返さない動的処理データに応答して前
記期間をランダムに変化させるステップ（ｂ）を含む。
プ（ａ）は前記観察可能な外部事象のそれぞれの発生に
関係して同時に繰返さない動的処理データに応答して前
記期間をランダムに変化させるステップ（ｂ）を含む。
【００１１】本発明のまたさらに別の概念において、ス
テップ（ａ）は前記観察可能な外部事象のそれぞれの発
生に関係して同時に繰返さない動的処理データと秘密メ
モリに記憶されたデータとの組合わせに応答して前記期
間をランダムに変化するステップ（ｂ）とを含む。
テップ（ａ）は前記観察可能な外部事象のそれぞれの発
生に関係して同時に繰返さない動的処理データと秘密メ
モリに記憶されたデータとの組合わせに応答して前記期
間をランダムに変化するステップ（ｂ）とを含む。
【００１２】本発明のさらに別の概念において、ステッ
プ（ａ）は観察可能な外部事象の発生と予め定められた
ルーチンの実行との間において１つ以上の疑似データ処
理ルーチンを実行するステップ（ｂ）と前記疑似ルーチ
ンの期間をランダムに変化させるステップ（ｃ）とを含
む。
プ（ａ）は観察可能な外部事象の発生と予め定められた
ルーチンの実行との間において１つ以上の疑似データ処
理ルーチンを実行するステップ（ｂ）と前記疑似ルーチ
ンの期間をランダムに変化させるステップ（ｃ）とを含
む。
【００１３】本発明の全ての概念において、方法はさら
に前記疑似ルーチンが改竄されているか否かを検出する
ために前記疑似ルーチンを監視するステップ（ｄ）と、
前記疑似ルーチンが改竄されていることの検出に応答し
て前記予め定められたルーチンの実行を阻止するステッ
プ（ｅ）とを含む。
に前記疑似ルーチンが改竄されているか否かを検出する
ために前記疑似ルーチンを監視するステップ（ｄ）と、
前記疑似ルーチンが改竄されていることの検出に応答し
て前記予め定められたルーチンの実行を阻止するステッ
プ（ｅ）とを含む。
【００１４】本発明はさらに観察可能な外部事象が前記
予め定められたルーチンの実行に関係して生じるような
予め定められたデータ処理ルーチンを実行する手段と、
観察可能な外部事象の発生と予め定められたルーチンの
実行との間の期間をランダムに変化させる手段とを含む
データ処理システムを提供する。それ故に、予め定めら
れたデータ処理ルーチンの実行時間は観察可能な外部事
象の発生に関係して決定されすることが阻止される。
予め定められたルーチンの実行に関係して生じるような
予め定められたデータ処理ルーチンを実行する手段と、
観察可能な外部事象の発生と予め定められたルーチンの
実行との間の期間をランダムに変化させる手段とを含む
データ処理システムを提供する。それ故に、予め定めら
れたデータ処理ルーチンの実行時間は観察可能な外部事
象の発生に関係して決定されすることが阻止される。
【００１５】
【実施例】本発明の好ましい実施例は、秘密メモリと、
秘密でないメモリと、秘密中央処理装置（ＣＰＵ）とを
有する秘密マイクロプロセッサ中に構成される。両メモ
リはランダムアクセスメモリ（ＲＡＭ）および読取り専
用メモリ（ＲＯＭ）の両方を含むことができる。用語「
秘密」は外部アクセス不可能を示す。
秘密でないメモリと、秘密中央処理装置（ＣＰＵ）とを
有する秘密マイクロプロセッサ中に構成される。両メモ
リはランダムアクセスメモリ（ＲＡＭ）および読取り専
用メモリ（ＲＯＭ）の両方を含むことができる。用語「
秘密」は外部アクセス不可能を示す。
【００１６】図１を参照にすると、本発明の好ましい１
実施例において、ＣＰＵ１０はＲＯＭ１８からアクセス
された命令（コード）に応答してデータ処理ルーチンの
グループ：“ルーチンＮ−１” １１ 、“ブランチ”
１２ 、“ルーチンＮ” １４ 、“改竄検出”１５
および“ルーチンＮ＋１” １６ を実行し、さらに秘
密ＲＡＭ２４からアクセスされた命令に応答して組立て
られた疑似ルーチンのメイズ（ｍａｚｅ）：“疑似ルー
チン１” ２０ 、“疑似ルーチン２” ２１．．．、
“疑似ルーチンｍ” ２２ を実行する。
実施例において、ＣＰＵ１０はＲＯＭ１８からアクセス
された命令（コード）に応答してデータ処理ルーチンの
グループ：“ルーチンＮ−１” １１ 、“ブランチ”
１２ 、“ルーチンＮ” １４ 、“改竄検出”１５
および“ルーチンＮ＋１” １６ を実行し、さらに秘
密ＲＡＭ２４からアクセスされた命令に応答して組立て
られた疑似ルーチンのメイズ（ｍａｚｅ）：“疑似ルー
チン１” ２０ 、“疑似ルーチン２” ２１．．．、
“疑似ルーチンｍ” ２２ を実行する。
【００１７】ルーチンＮ−１、ルーチンＮおよびルーチ
ンＮ＋１は繰返して行う全体の大きいデータ処理ルーチ
ンの本質的な連続サブルーチンであり、全体的な大きい
ルーチンの各シーケンス中において観察可能な外部事象
の発生に後続する。予め定められた保護されたルーチン
：“ルーチンＮ”を保護されたルーチン：“ルーチンＮ
”に反復して先行する観察可能な外部事象と同期させな
いために、ブランチルーチン１２はＣＰＵ１０をｍ個の
疑似ルーチンのメイズ：“疑似ルーチン１”、“疑似ル
ーチン２”、．．． “疑似ルーチンｍ”に分岐させる
。ｍ個の疑似ルーチンの全期間はランダム変数であり、
ｍ個の疑似ルーチンは異なる期間を有する。
ンＮ＋１は繰返して行う全体の大きいデータ処理ルーチ
ンの本質的な連続サブルーチンであり、全体的な大きい
ルーチンの各シーケンス中において観察可能な外部事象
の発生に後続する。予め定められた保護されたルーチン
：“ルーチンＮ”を保護されたルーチン：“ルーチンＮ
”に反復して先行する観察可能な外部事象と同期させな
いために、ブランチルーチン１２はＣＰＵ１０をｍ個の
疑似ルーチンのメイズ：“疑似ルーチン１”、“疑似ル
ーチン２”、．．． “疑似ルーチンｍ”に分岐させる
。ｍ個の疑似ルーチンの全期間はランダム変数であり、
ｍ個の疑似ルーチンは異なる期間を有する。
【００１８】疑似ルーチンのメイズへの分岐が採用され
ることを確実にするために、全体的な大きいルーチンに
臨界するサブルーチンはメイズの内部に埋込まれる。も
しこのルーチンが実行されないならば、実行された全体
的な大きいルーチン重要ではない。臨界サブルーチンは
予め定められた保護されたルーチン：“ルーチンＮ”に
対する命令がその先行する命令の後で存続しないように
命令を解体することによって埋込まれる。代りに、ブラ
ンチルーチン１２は疑似ルーチン２０，２１，２２のメ
イズの実行が終了するまでアクセスすることができない
秘密メモリ位置中の予め定められた保護されたルーチン
：“ルーチンＮ”に対する命令のアドレスを蓄積する。 予め定められた保護されたルーチン：“ルーチンＮ”に
対する命令のアドレスが記憶された後に、ＣＰＵ１０は
第１の疑似ルーチン：疑似ルーチン１を実行する。
ることを確実にするために、全体的な大きいルーチンに
臨界するサブルーチンはメイズの内部に埋込まれる。も
しこのルーチンが実行されないならば、実行された全体
的な大きいルーチン重要ではない。臨界サブルーチンは
予め定められた保護されたルーチン：“ルーチンＮ”に
対する命令がその先行する命令の後で存続しないように
命令を解体することによって埋込まれる。代りに、ブラ
ンチルーチン１２は疑似ルーチン２０，２１，２２のメ
イズの実行が終了するまでアクセスすることができない
秘密メモリ位置中の予め定められた保護されたルーチン
：“ルーチンＮ”に対する命令のアドレスを蓄積する。 予め定められた保護されたルーチン：“ルーチンＮ”に
対する命令のアドレスが記憶された後に、ＣＰＵ１０は
第１の疑似ルーチン：疑似ルーチン１を実行する。
【００１９】ＲＯＭ１８に記憶された命令のシーケンス
において、ブランチルーチン１２に対する命令後の次の
命令は改竄検出ルーチン１３である。通常の動作におい
て、ＣＰＵ１０は常に疑似ルーチンのメイズへ分岐する
ので、改竄検出ルーチン１３は実行されないであろう。 しかし、もしもアタッカーがブランチルーチン１２をバ
イパスしようとするならば、改竄検出ルーチン１３はア
タッカーの改竄企てを検出するために実行される。
において、ブランチルーチン１２に対する命令後の次の
命令は改竄検出ルーチン１３である。通常の動作におい
て、ＣＰＵ１０は常に疑似ルーチンのメイズへ分岐する
ので、改竄検出ルーチン１３は実行されないであろう。 しかし、もしもアタッカーがブランチルーチン１２をバ
イパスしようとするならば、改竄検出ルーチン１３はア
タッカーの改竄企てを検出するために実行される。
【００２０】疑似ルーチンを実行する目的はルーチンＮ
−１とルーチンＮとの間に可変期間遅延を与えることで
ある。各疑似ルーチンは図２に示されたように一度多数
のクロックサイクルがカウントされると終了されるよう
なループカウンタルーチンである。図２を参照にすると
、ループカウンタルーチンはサブルーチン２５，２６，
２７，２８，２９，３０ を含む。スタートサブルーチ
ン２５後、カウントされるべきクロックサイクルＤの数
は“Ｒ中へ遅延Ｄ負荷”サブルーチン２７中にＣＰＵ１
０により構成されたレジスタに負荷される。
−１とルーチンＮとの間に可変期間遅延を与えることで
ある。各疑似ルーチンは図２に示されたように一度多数
のクロックサイクルがカウントされると終了されるよう
なループカウンタルーチンである。図２を参照にすると
、ループカウンタルーチンはサブルーチン２５，２６，
２７，２８，２９，３０ を含む。スタートサブルーチ
ン２５後、カウントされるべきクロックサイクルＤの数
は“Ｒ中へ遅延Ｄ負荷”サブルーチン２７中にＣＰＵ１
０により構成されたレジスタに負荷される。
【００２１】クロックサイクルＤの数は秘密ＲＡＭ２４
からアクセスされたランダム数である。ランダムクロッ
クサイクル数は異なる疑似ルーチンに対する命令がアク
セスされるにより秘密ＲＡＭ２４の異なる部分において
設けられる。ランダムクロックサイクル数は物理的の（
本当の）ランダム現象によって生成された信号或いは疑
似ランダム数発生器のような疑似ランダム装置に応答し
てＲＡＭ２４に設けられる。
からアクセスされたランダム数である。ランダムクロッ
クサイクル数は異なる疑似ルーチンに対する命令がアク
セスされるにより秘密ＲＡＭ２４の異なる部分において
設けられる。ランダムクロックサイクル数は物理的の（
本当の）ランダム現象によって生成された信号或いは疑
似ランダム数発生器のような疑似ランダム装置に応答し
てＲＡＭ２４に設けられる。
【００２２】“Ｒ＞０？”サブルーチン２８はレジスタ
中の値が０より大きいか否かを決定する。大きいならば
、レジスタ中の値が０に等しくなるまで“減少Ｒ”サブ
ルーチン２９にしたがい１つのカウントずつ減少され、
０に等しくなると“出口”サブルーチン３０が実行され
る。
中の値が０より大きいか否かを決定する。大きいならば
、レジスタ中の値が０に等しくなるまで“減少Ｒ”サブ
ルーチン２９にしたがい１つのカウントずつ減少され、
０に等しくなると“出口”サブルーチン３０が実行され
る。
【００２３】“Ｒ中へ遅延Ｄ負荷”サブルーチン２７は
異なる疑似ルーチンの異なる時間で実行される。それ故
にアタッカーは“Ｒ中へ遅延Ｄ負荷”サブルーチン２７
が疑似ルーチンの１つの所定の時間に実行されるか否か
を決定した後に各疑似ルーチンに対して既知の遅延を設
定するように各疑似ルーチンの同じクロック中に実行さ
れるべき命令を改竄できない。
異なる疑似ルーチンの異なる時間で実行される。それ故
にアタッカーは“Ｒ中へ遅延Ｄ負荷”サブルーチン２７
が疑似ルーチンの１つの所定の時間に実行されるか否か
を決定した後に各疑似ルーチンに対して既知の遅延を設
定するように各疑似ルーチンの同じクロック中に実行さ
れるべき命令を改竄できない。
【００２４】各疑似ルーチン中において、“Ｒ中へ遅延
Ｄ負荷”サブルーチン２７はｉ番目のサブルーチンであ
る。改竄検出サブルーチン２６はそれぞれの疑似ルーチ
ンに対してＲ中へ遅延Ｄ負荷サブルーチン２７に先行し
て何度も繰返される。改竄検出ルーチン２６もまたサブ
ルーチンの予め定められた回数Ｐが実行されるまで“Ｒ
中へ遅延Ｄ負荷”サブルーチン２７に後続して何度も繰
返される。
Ｄ負荷”サブルーチン２７はｉ番目のサブルーチンであ
る。改竄検出サブルーチン２６はそれぞれの疑似ルーチ
ンに対してＲ中へ遅延Ｄ負荷サブルーチン２７に先行し
て何度も繰返される。改竄検出ルーチン２６もまたサブ
ルーチンの予め定められた回数Ｐが実行されるまで“Ｒ
中へ遅延Ｄ負荷”サブルーチン２７に後続して何度も繰
返される。
【００２５】各改竄検出サブルーチン２６は疑似ルーチ
ンが改竄されるか否かを検出するために疑似ルーチンを
監視する予め定められたトラップであり、疑似ルーチン
が改竄されていることの検出に応答して保護されたルー
チン：“ルーチンＮ”の実行を阻止する。
ンが改竄されるか否かを検出するために疑似ルーチンを
監視する予め定められたトラップであり、疑似ルーチン
が改竄されていることの検出に応答して保護されたルー
チン：“ルーチンＮ”の実行を阻止する。
【００２６】改竄はこれらの予め定められたトラップ中
の命令の改竄を検出することによって検出される。図３
を参照にすると、改竄検出サブルーチン２６はスタート
サブルーチン３３、“レジスタＲへの定数Ｃの負荷”サ
ブルーチン３４、“Ｃ＝Ｒ？”サブルーチン３５、“改
竄検出カウンタインクレメント”サブルーチン３６、“
カウント＞Ｔ？”サブルーチン３７、“阻止”サブルー
チン３８、“改竄検出デクレメント”カウンタサブルー
チン３９、および“出口”サブルーチン４０を含む。
の命令の改竄を検出することによって検出される。図３
を参照にすると、改竄検出サブルーチン２６はスタート
サブルーチン３３、“レジスタＲへの定数Ｃの負荷”サ
ブルーチン３４、“Ｃ＝Ｒ？”サブルーチン３５、“改
竄検出カウンタインクレメント”サブルーチン３６、“
カウント＞Ｔ？”サブルーチン３７、“阻止”サブルー
チン３８、“改竄検出デクレメント”カウンタサブルー
チン３９、および“出口”サブルーチン４０を含む。
【００２７】スタートサブルーチン３３後、定数Ｃは“
レジスタＲへの定数Ｃの負荷”サブルーチン３４中にＣ
ＰＵ１０により構成されたレジスタに負荷される。
レジスタＲへの定数Ｃの負荷”サブルーチン３４中にＣ
ＰＵ１０により構成されたレジスタに負荷される。
【００２８】“Ｃ＝Ｒ？”サブルーチン３５は疑似ルー
チン中に実行されるべき命令を改竄するように企てるア
タッカーの特徴を改竄したか否かを指示する。アタッカ
ーの企ての特徴は疑似ルーチンの既知の遅延を設定する
ためにその疑似ルーチンに対する遅延期間命令を負荷す
る命令を改竄することである。しかし、アタッカーが遅
延命令の期間が実行されている疑似ルーチンのサブルー
チンのシーケンスに位置する場所を正確に推測すること
ができないならば、その疑似ルーチンの遅延を負荷する
命令のアタッカーの企てた改竄は改竄検出サブルーチン
２６中においてレジスタへ入力される定数Ｃとは異なる
値が生じる。その場合においてレジスタ中の値Ｒは“Ｃ
＝Ｒ？”サブルーチン３５において定数Ｃに等しくない
。したがって、ＣはＲに等しくないとき、改竄は検出さ
れＣＰＵ１０により構成された改竄検出カウンタは“改
竄検出カウンタインクレメント”サブルーチン３６中に
構成される。
チン中に実行されるべき命令を改竄するように企てるア
タッカーの特徴を改竄したか否かを指示する。アタッカ
ーの企ての特徴は疑似ルーチンの既知の遅延を設定する
ためにその疑似ルーチンに対する遅延期間命令を負荷す
る命令を改竄することである。しかし、アタッカーが遅
延命令の期間が実行されている疑似ルーチンのサブルー
チンのシーケンスに位置する場所を正確に推測すること
ができないならば、その疑似ルーチンの遅延を負荷する
命令のアタッカーの企てた改竄は改竄検出サブルーチン
２６中においてレジスタへ入力される定数Ｃとは異なる
値が生じる。その場合においてレジスタ中の値Ｒは“Ｃ
＝Ｒ？”サブルーチン３５において定数Ｃに等しくない
。したがって、ＣはＲに等しくないとき、改竄は検出さ
れＣＰＵ１０により構成された改竄検出カウンタは“改
竄検出カウンタインクレメント”サブルーチン３６中に
構成される。
【００２９】改竄検出カウンタのカウントは“カウント
＞Ｔ？”サブルーチン３７中にしきい値Ｔと比較される
。 一度このしきい値Ｔが超過されると、“阻止”サブルー
チン３８が予め定められた保護されたルーチン：“ルー
チンＮ”の実行を阻止するために行われる。
＞Ｔ？”サブルーチン３７中にしきい値Ｔと比較される
。 一度このしきい値Ｔが超過されると、“阻止”サブルー
チン３８が予め定められた保護されたルーチン：“ルー
チンＮ”の実行を阻止するために行われる。
【００３０】“阻止”サブルーチン３８は幾つかの方法
で構成されることができる。例えば、秘密情報は消され
ることができ、或いは疑似ルーチンのメイズを改竄する
ことが可能であるため、出ることが不可能である。任意
の構成において、ＣＰＵ１０動作は無限ループに入力す
るので、情報は改竄が生じるときにクロックサイクルの
識別に関してアタッカーにより得られることができない
。
で構成されることができる。例えば、秘密情報は消され
ることができ、或いは疑似ルーチンのメイズを改竄する
ことが可能であるため、出ることが不可能である。任意
の構成において、ＣＰＵ１０動作は無限ループに入力す
るので、情報は改竄が生じるときにクロックサイクルの
識別に関してアタッカーにより得られることができない
。
【００３１】疑似改竄または疑似信号は“阻止”ルーチ
ン３８に入力されないので、“改竄検出カウンタデクレ
メント”サブルーチン３９は各“改竄検出カウンタ”サ
ブルーチン２６用の改竄検出カウンタをデクレメントさ
せる。 ＣはＲと等しくないという改竄の指示がない。“改竄検
出カウンタデクレメント”サブルーチン３９中にデクレ
メントされる改竄検出カウンタによるカウントは、“改
竄検出カウンタインクレメント”サブルーチン３６中に
インクレメントされる改竄検出カウンタによるカウント
に等しいか或いはそれより少ない。
ン３８に入力されないので、“改竄検出カウンタデクレ
メント”サブルーチン３９は各“改竄検出カウンタ”サ
ブルーチン２６用の改竄検出カウンタをデクレメントさ
せる。 ＣはＲと等しくないという改竄の指示がない。“改竄検
出カウンタデクレメント”サブルーチン３９中にデクレ
メントされる改竄検出カウンタによるカウントは、“改
竄検出カウンタインクレメント”サブルーチン３６中に
インクレメントされる改竄検出カウンタによるカウント
に等しいか或いはそれより少ない。
【００３２】改竄検出カウンタの値Ｃは“カウント＞Ｔ
？”サブルーチン３７中の値Ｒに等しい各改竄検出サブ
ルーチン２６に対して、“改竄検出”サブルーチン２６
は“出口”サブルーチン４０で終了する。
？”サブルーチン３７中の値Ｒに等しい各改竄検出サブ
ルーチン２６に対して、“改竄検出”サブルーチン２６
は“出口”サブルーチン４０で終了する。
【００３３】別の実施例において、改竄検出カウンタは
使用されず、図３の破線で示されたように“Ｃ＝Ｒ？”
サブルーチン３５中の定数Ｃに等しくないレジスタ中の
値Ｒで改竄が指示される毎に“阻止”サブルーチン３８
が入力される。この別の実施例において、“出口”サブ
ルーチン４０は図３の破線で示されたように“Ｃ＝Ｒ？
”サブルーチン３５中の定数Ｃに等しいレジスタ中の値
Ｒで改竄が指示されない毎に“阻止”サブルーチン３８
が入力される。
使用されず、図３の破線で示されたように“Ｃ＝Ｒ？”
サブルーチン３５中の定数Ｃに等しくないレジスタ中の
値Ｒで改竄が指示される毎に“阻止”サブルーチン３８
が入力される。この別の実施例において、“出口”サブ
ルーチン４０は図３の破線で示されたように“Ｃ＝Ｒ？
”サブルーチン３５中の定数Ｃに等しいレジスタ中の値
Ｒで改竄が指示されない毎に“阻止”サブルーチン３８
が入力される。
【００３４】疑似ルーチンは並列クロックサイクルを有
する命令を有するべきである。リセット中断が生じると
き、大抵のマイクロプロセッサは現在の命令の実行を終
了する。もし疑似ルーチンの遅延の量を指示する“Ｒ中
へ遅延Ｄ負荷”に対する命令と、“改竄検出”サブルー
チン２６に対する命令は同じサイクル長を正確に有しな
いならば、“Ｒ中へ遅延Ｄ負荷”サブルーチン２７は一
連のリセット中断および各リセット中断が処理されると
きの観察を与えることによって“改竄検出”サブルーチ
ン２６と区別されることが可能である。したがって、“
Ｒ中へ遅延Ｄ負荷”サブルーチン２７に対する命令は“
改竄検出”サブルーチン２６に対する命令として同じ期
間である。
する命令を有するべきである。リセット中断が生じると
き、大抵のマイクロプロセッサは現在の命令の実行を終
了する。もし疑似ルーチンの遅延の量を指示する“Ｒ中
へ遅延Ｄ負荷”に対する命令と、“改竄検出”サブルー
チン２６に対する命令は同じサイクル長を正確に有しな
いならば、“Ｒ中へ遅延Ｄ負荷”サブルーチン２７は一
連のリセット中断および各リセット中断が処理されると
きの観察を与えることによって“改竄検出”サブルーチ
ン２６と区別されることが可能である。したがって、“
Ｒ中へ遅延Ｄ負荷”サブルーチン２７に対する命令は“
改竄検出”サブルーチン２６に対する命令として同じ期
間である。
【００３５】疑似ルーチンのメイズの実行が終了する際
に、ＣＰＵ１０はブランチルーチン１２を実行したとき
にＣＰＵ１０により省略された保護されたルーチン：“
ルーチンＮ”の命令のアドレスをアクセスした後に保護
されたルーチン：“ルーチンＮ”を実行する。
に、ＣＰＵ１０はブランチルーチン１２を実行したとき
にＣＰＵ１０により省略された保護されたルーチン：“
ルーチンＮ”の命令のアドレスをアクセスした後に保護
されたルーチン：“ルーチンＮ”を実行する。
【００３６】全ての疑似ルーチンの最大の可能な期間お
よび予め定められた保護されたルーチン：“ルーチンＮ
”の期間を含むための十分な期間の観察可能な外部事象
の発生後に、アタッカーが予め定められた保護されたル
ーチン：“ルーチンＮ”をアクセスするように企てる技
術により予め定められた保護されたルーチン：“ルーチ
ンＮ”をアクセスすることを阻止するために、改竄検出
ルーチン１５は予め定められた保護されたルーチン：“
ルーチンＮ”の実行に後続して実行され、予め定められ
た保護されたルーチン：“ルーチンＮ”がアクセスされ
るまで全体のデータ処理ルーチンの各連続するサイクル
において１つのクロックサイクルを早くさせる。そのよ
うなアタックはそのようなアドレスがアクセスされるこ
とができる前に改竄検出ルーチン１５による改竄の検出
および“阻止”ルーチンの実行を生じさせる。
よび予め定められた保護されたルーチン：“ルーチンＮ
”の期間を含むための十分な期間の観察可能な外部事象
の発生後に、アタッカーが予め定められた保護されたル
ーチン：“ルーチンＮ”をアクセスするように企てる技
術により予め定められた保護されたルーチン：“ルーチ
ンＮ”をアクセスすることを阻止するために、改竄検出
ルーチン１５は予め定められた保護されたルーチン：“
ルーチンＮ”の実行に後続して実行され、予め定められ
た保護されたルーチン：“ルーチンＮ”がアクセスされ
るまで全体のデータ処理ルーチンの各連続するサイクル
において１つのクロックサイクルを早くさせる。そのよ
うなアタックはそのようなアドレスがアクセスされるこ
とができる前に改竄検出ルーチン１５による改竄の検出
および“阻止”ルーチンの実行を生じさせる。
【００３７】改竄検出ルーチン１５の実行後に、ＣＰＵ
はルーチンＮ＋１を実行する。
はルーチンＮ＋１を実行する。
【００３８】図４を参照にすると、本発明の別の好まし
い実施例では図１の好ましい実施例よりも必要な秘密Ｒ
ＡＭ容量が少ない。ＣＰＵ４４はＲＯＭ５１からアクセ
スされた命令（コード）に応答してデータ処理ルーチン
のグループ：“ルーチンＮ−１”４６ 、“ブランチ”
４７、“組立および実行疑似ルーチン”４８、“ルーチ
ンＮ” ４９ 、および“ルーチンＮ＋１” ５０ を
実行する。ルーチン：“ルーチンＮ−１”４６ 、“ル
ーチンＮ” ４９ 、“ルーチンＮ＋１” ５０ は全
体的な大きいデータ処理ルーチンの本質的な連続サブル
ーチンであり、全体的な大きいルーチンの各シーケンス
中の観察可能な外部事象の発生に後続する。ルーチン：
“ルーチンＮ”を繰返して先行する観察可能な外部事象
と同期させないように、ブランチルーチンはＣＰＵ４４
がＲＯＭ５１に記憶されたｎ個の疑似ルーチン：“疑似
ルーチン１”５４ 、“疑似ルーチン２” ５５．．．
、“疑似ルーチンｎ” ５６ のグループから組立てら
れたｍ個の疑似ルーチンのメイズに分岐させる。ｍ個の
疑似ルーチンは秘密ＲＡＭ６０からアクセスされたポイ
ンタ５８に応答するｎ個の疑似ルーチンのグループから
組立てられる。ｍおよびｎは整数であり、ｎはｍよりも
大きい。ｎｍ 可能な疑似ルーチンのメイズが存在する
。ｎ個の疑似ルーチンは異なる期間を有し、所定のデー
タ処理シーケンス中に実行するために組立てられるｍ個
の疑似ルーチンの選択およびシーケンスは疑似ルーチン
の全期間をランダム変数にさせるために１つのシーケン
スから次のシーケンスへランダムに変化する。疑似ルー
チンの異なる期間の値は、多くのｎｍ 可能な疑似ルー
チンのメイズが異なる全期間を有するように分布される
。
い実施例では図１の好ましい実施例よりも必要な秘密Ｒ
ＡＭ容量が少ない。ＣＰＵ４４はＲＯＭ５１からアクセ
スされた命令（コード）に応答してデータ処理ルーチン
のグループ：“ルーチンＮ−１”４６ 、“ブランチ”
４７、“組立および実行疑似ルーチン”４８、“ルーチ
ンＮ” ４９ 、および“ルーチンＮ＋１” ５０ を
実行する。ルーチン：“ルーチンＮ−１”４６ 、“ル
ーチンＮ” ４９ 、“ルーチンＮ＋１” ５０ は全
体的な大きいデータ処理ルーチンの本質的な連続サブル
ーチンであり、全体的な大きいルーチンの各シーケンス
中の観察可能な外部事象の発生に後続する。ルーチン：
“ルーチンＮ”を繰返して先行する観察可能な外部事象
と同期させないように、ブランチルーチンはＣＰＵ４４
がＲＯＭ５１に記憶されたｎ個の疑似ルーチン：“疑似
ルーチン１”５４ 、“疑似ルーチン２” ５５．．．
、“疑似ルーチンｎ” ５６ のグループから組立てら
れたｍ個の疑似ルーチンのメイズに分岐させる。ｍ個の
疑似ルーチンは秘密ＲＡＭ６０からアクセスされたポイ
ンタ５８に応答するｎ個の疑似ルーチンのグループから
組立てられる。ｍおよびｎは整数であり、ｎはｍよりも
大きい。ｎｍ 可能な疑似ルーチンのメイズが存在する
。ｎ個の疑似ルーチンは異なる期間を有し、所定のデー
タ処理シーケンス中に実行するために組立てられるｍ個
の疑似ルーチンの選択およびシーケンスは疑似ルーチン
の全期間をランダム変数にさせるために１つのシーケン
スから次のシーケンスへランダムに変化する。疑似ルー
チンの異なる期間の値は、多くのｎｍ 可能な疑似ルー
チンのメイズが異なる全期間を有するように分布される
。
【００３９】ルーチン：“ルーチンＮ−１”の実行に続
いて、“ブランチルーチン”４７はＣＰＵ４４に“組立
および実行疑似ルーチン”４８の分岐をさせる。“組立
および実行疑似ルーチン”４８はサブルーチン：“第１
のポインタ取出し”６２、“ポインタにより識別された
疑似ルーチン実行”６３、“Ｍポインタの取出し？”６
４、および“第２のポインタ取出し”６５を含む。
いて、“ブランチルーチン”４７はＣＰＵ４４に“組立
および実行疑似ルーチン”４８の分岐をさせる。“組立
および実行疑似ルーチン”４８はサブルーチン：“第１
のポインタ取出し”６２、“ポインタにより識別された
疑似ルーチン実行”６３、“Ｍポインタの取出し？”６
４、および“第２のポインタ取出し”６５を含む。
【００４０】ポインタは“疑似ルーチン１用のポインタ
”６７、“疑似ルーチン２用のポインタ”６８．．．
、“疑似ルーチンｍ用のポインタ”６９を含む。ポイン
タ６７，６８，６９は所定のデータ処理シーケンス中に
アクセスされるｍ個のポインタの選択およびシーケンス
を除いて一定である。所定のデータ処理シーケンスは疑
似ルーチンの全期間をランダムに変化させるために１つ
の全体のデータ処理サイクルから次の全体のデータ処理
サイクルへランダムに変化される。ｍ個のポインタの選
択およびシーケンスはノイジーダイオードのような物理
的の（本当の）ランダム現象によって生成された信号に
応答するか或いは疑似ランダム数発生器のような疑似ラ
ンダム装置に応答して各全データ処理サイクル中に行わ
れる。
”６７、“疑似ルーチン２用のポインタ”６８．．．
、“疑似ルーチンｍ用のポインタ”６９を含む。ポイン
タ６７，６８，６９は所定のデータ処理シーケンス中に
アクセスされるｍ個のポインタの選択およびシーケンス
を除いて一定である。所定のデータ処理シーケンスは疑
似ルーチンの全期間をランダムに変化させるために１つ
の全体のデータ処理サイクルから次の全体のデータ処理
サイクルへランダムに変化される。ｍ個のポインタの選
択およびシーケンスはノイジーダイオードのような物理
的の（本当の）ランダム現象によって生成された信号に
応答するか或いは疑似ランダム数発生器のような疑似ラ
ンダム装置に応答して各全データ処理サイクル中に行わ
れる。
【００４１】“第１のポインタ取出し”ルーチン６２中
において、ＣＰＵ４４はＲＡＭ６０から“疑似ルーチン
１用のポインタ”を取出し、疑似ルーチン１に対する命
令をＲＯＭ５１からアクセスするためにそのようなポイ
ンタを使用する。
において、ＣＰＵ４４はＲＡＭ６０から“疑似ルーチン
１用のポインタ”を取出し、疑似ルーチン１に対する命
令をＲＯＭ５１からアクセスするためにそのようなポイ
ンタを使用する。
【００４２】“ポインタにより指示された疑似ルーチン
実行”６３中において、ＣＰＵ４４はポインタ５８に応
答するＲＯＭ５１からアクセスされたルーチン５２を実
行する。
実行”６３中において、ＣＰＵ４４はポインタ５８に応
答するＲＯＭ５１からアクセスされたルーチン５２を実
行する。
【００４３】“ポインタにより指示された疑似ルーチン
実行”６３の各実行に続いて、ＣＰＵ４４はｍ個の“ポ
インタの取出し？”ルーチン６４を実行する。もしｍ個
のポインタがまだＲＡＭ６０から取出されていないなら
ば、ＣＰＵ４４は別のポインタ５８をＲＡＭ６０から取
出し、新しく取出されたポインタ５８によって指示され
た疑似ルーチン５２を使用する“ポインタで指示された
疑似ルーチン実行”６３を実行するために“第２のポイ
ンタルーチン取出し”６５を実行する。
実行”６３の各実行に続いて、ＣＰＵ４４はｍ個の“ポ
インタの取出し？”ルーチン６４を実行する。もしｍ個
のポインタがまだＲＡＭ６０から取出されていないなら
ば、ＣＰＵ４４は別のポインタ５８をＲＡＭ６０から取
出し、新しく取出されたポインタ５８によって指示され
た疑似ルーチン５２を使用する“ポインタで指示された
疑似ルーチン実行”６３を実行するために“第２のポイ
ンタルーチン取出し”６５を実行する。
【００４４】一度、ｍ個の“ポインタの取出し？”ルー
チン６４がｍ個のポインタ５８のＲＡＭ６０から取出さ
れたことを指示すると、ＣＰＵ４４は予め定められた保
護されたルーチン：“ルーチンＮ”を実行する。
チン６４がｍ個のポインタ５８のＲＡＭ６０から取出さ
れたことを指示すると、ＣＰＵ４４は予め定められた保
護されたルーチン：“ルーチンＮ”を実行する。
【００４５】各疑似ルーチン５２は図２に関係して上記
されたようなループカウンタルーチンである。
されたようなループカウンタルーチンである。
【００４６】図４の好ましい実施例はまた図１乃至図３
を参照にして記載された“改竄検出”ルーチン１５およ
び２６のような改竄検出ルーチンと、図１を参照にして
記載された“改竄検出”ルーチン１３のような改竄検出
ルーチンとを含むことができる。
を参照にして記載された“改竄検出”ルーチン１５およ
び２６のような改竄検出ルーチンと、図１を参照にして
記載された“改竄検出”ルーチン１３のような改竄検出
ルーチンとを含むことができる。
【００４７】図５は疑似ルーチンの別の好ましい実施例
を示す。この疑似ルーチンにおいて、観察可能な外部事
象の発生と予め定められた保護されたルーチンとの間の
期間は観察可能な外部事象のそれぞれの発生に関係して
同時に繰返さない動的処理データおよび秘密メモリに記
憶されたデータに応答してランダムに変化される。
を示す。この疑似ルーチンにおいて、観察可能な外部事
象の発生と予め定められた保護されたルーチンとの間の
期間は観察可能な外部事象のそれぞれの発生に関係して
同時に繰返さない動的処理データおよび秘密メモリに記
憶されたデータに応答してランダムに変化される。
【００４８】図５の疑似ルーチンは全体的な大きいデー
タ処理ルーチンの共通繰返し臨界ルーチンを備える。こ
の実施例において、臨界ルーチンは目的地へのソースデ
ータの移動である。ソースデータは全体的な大きいデー
タ処理ルーチン中で動的に処理されるデータである。図
５の疑似ルーチンは観察可能な外部事象の個々の発生と
予め定められた保護されたルーチンとの間で実行される
。
タ処理ルーチンの共通繰返し臨界ルーチンを備える。こ
の実施例において、臨界ルーチンは目的地へのソースデ
ータの移動である。ソースデータは全体的な大きいデー
タ処理ルーチン中で動的に処理されるデータである。図
５の疑似ルーチンは観察可能な外部事象の個々の発生と
予め定められた保護されたルーチンとの間で実行される
。
【００４９】図５の疑似ルーチンは以下示されるサブル
ーチン：“スタート”７２、“初期化”７３、“Ｘのｉ
番目のビット＝１？”７４、“Ｙのｉ番目のビットを１
へセット”７５、“ｉインクレメント”７６、“ｉ＞ソ
ースデータのワードサイズ？”７７、“目的地データ＝
Ｙ＋ソースデータ”７８、“新しい秘密データ書込み”
７９、および“出口８０”を含む。図５の疑似ルーチン
はまた“初期化”サブルーチン７３および“新しい秘密
データ書込み”サブルーチン７９の両方に先行し後続す
る上述の“改竄検出”ルーチン２６のような“改竄検出
”ルーチン（図示せず）を含む。図５の疑似ルーチンに
対する命令はＲＯＭに記憶され、図１に示されたのと同
じようにＣＰＵによって実行される。
ーチン：“スタート”７２、“初期化”７３、“Ｘのｉ
番目のビット＝１？”７４、“Ｙのｉ番目のビットを１
へセット”７５、“ｉインクレメント”７６、“ｉ＞ソ
ースデータのワードサイズ？”７７、“目的地データ＝
Ｙ＋ソースデータ”７８、“新しい秘密データ書込み”
７９、および“出口８０”を含む。図５の疑似ルーチン
はまた“初期化”サブルーチン７３および“新しい秘密
データ書込み”サブルーチン７９の両方に先行し後続す
る上述の“改竄検出”ルーチン２６のような“改竄検出
”ルーチン（図示せず）を含む。図５の疑似ルーチンに
対する命令はＲＯＭに記憶され、図１に示されたのと同
じようにＣＰＵによって実行される。
【００５０】スタートサブルーチン７２の後、ＣＰＵは
レジスタＸが秘密ＲＡＭからアクセスされた秘密データ
と排他的オア処理される動的ソースデータの結果と共に
負荷されている初期化サブルーチン７３を実行する。レ
ジスタＹは０にセットされ、カウンタｉもまた０にセッ
トされる。ソースデータの目的先のアドレスはまた初期
化サブルーチン７３中に記憶される。
レジスタＸが秘密ＲＡＭからアクセスされた秘密データ
と排他的オア処理される動的ソースデータの結果と共に
負荷されている初期化サブルーチン７３を実行する。レ
ジスタＹは０にセットされ、カウンタｉもまた０にセッ
トされる。ソースデータの目的先のアドレスはまた初期
化サブルーチン７３中に記憶される。
【００５１】ＣＰＵは次に“Ｘのｉ番目のビット＝１？
”サブルーチン７４を実行し、Ｘレジスタのｉ番目のビ
ット位置がビット１であるか否かを決定する。このサブ
ルーチン７４が実行される毎に、この決定は下位桁ビッ
ト位置で開始してＸレジスタの異なるビット位置ｉに関
係して行われる。
”サブルーチン７４を実行し、Ｘレジスタのｉ番目のビ
ット位置がビット１であるか否かを決定する。このサブ
ルーチン７４が実行される毎に、この決定は下位桁ビッ
ト位置で開始してＸレジスタの異なるビット位置ｉに関
係して行われる。
【００５２】Ｙレジスタのｉ番目のビット位置はビット
１であるときにはいつでも“Ｘのｉ番目のビットを１へ
セット”サブルーチン７５はＹレジスタのｉ番目のビッ
ト位置を１にセットするために実行される。“ｉインク
レメント”サブルーチン７６が実行されｉレジスタを１
つのカウントずつインクレメントさせる。
１であるときにはいつでも“Ｘのｉ番目のビットを１へ
セット”サブルーチン７５はＹレジスタのｉ番目のビッ
ト位置を１にセットするために実行される。“ｉインク
レメント”サブルーチン７６が実行されｉレジスタを１
つのカウントずつインクレメントさせる。
【００５３】Ｙレジスタのｉ番目のビット位置は０ビッ
トであるときにはいつでも“ｉインクレメント”サブル
ーチン７６が実行されｉレジスタを１つのカウントずつ
インクレメントする。
トであるときにはいつでも“ｉインクレメント”サブル
ーチン７６が実行されｉレジスタを１つのカウントずつ
インクレメントする。
【００５４】“ｉ＞ソースデータのワードサイズ？”サ
ブルーチンが“Ｘのｉ番目のビット＝１？”サブルーチ
ン７４は全てのＸレジスタのｉ番目のビット位置に実行
された否かを決定する。もしそうでなければ、サブルー
チン７４は繰返される。
ブルーチンが“Ｘのｉ番目のビット＝１？”サブルーチ
ン７４は全てのＸレジスタのｉ番目のビット位置に実行
された否かを決定する。もしそうでなければ、サブルー
チン７４は繰返される。
【００５５】“Ｘのｉ番目のビット＝１？”サブルーチ
ン７４はＸレジスタの全てのｉ番目のビット位置に実行
されたとき、ＣＰＵは“目的地データ＝Ｙ＋秘密データ
”サブルーチン７８を実行する。Ｙレジスタの内容は図
５の疑似ルーチンに対する命令中で指示された目的地に
移動される目的地データを提供するためにＲＡＭからア
クセスされた秘密データと排他的オア処理される。
ン７４はＸレジスタの全てのｉ番目のビット位置に実行
されたとき、ＣＰＵは“目的地データ＝Ｙ＋秘密データ
”サブルーチン７８を実行する。Ｙレジスタの内容は図
５の疑似ルーチンに対する命令中で指示された目的地に
移動される目的地データを提供するためにＲＡＭからア
クセスされた秘密データと排他的オア処理される。
【００５６】類似ルーチンの全期間を既知の値にしよう
とする図５の類似ルーチンによるアタッカーによる改竄
は目的地データの内容を変える必要があり、それによっ
て全体のより大きなデータ処理が適切に実行されること
が阻止される。もしもソースデータが正確に目的地に移
動されなければ、全体の大きなデータ処理ルーチンの残
部は不正確なデータを使用して実行され、正確な結果を
生じない。
とする図５の類似ルーチンによるアタッカーによる改竄
は目的地データの内容を変える必要があり、それによっ
て全体のより大きなデータ処理が適切に実行されること
が阻止される。もしもソースデータが正確に目的地に移
動されなければ、全体の大きなデータ処理ルーチンの残
部は不正確なデータを使用して実行され、正確な結果を
生じない。
【００５７】図５の疑似ルーチンの全期間は“初期化”
サブルーチン７３中にＸレジスタに負荷された１ビット
の数に依存する。Ｘレジスタのｉ番目のビットが１に等
しいとき“Ｘのｉ番目のビットを１にセット”サブルー
チン７５だけが実行される。したがって、図５の疑似ル
ーチンの期間の変化範囲はＸレジスタのビット位置の数
とサブルーチン７５に必要なクロックサイクルの数の積
である。サブルーチンが実行される回数は動的処理され
たソースデータおよびＲＡＭ中の秘密データの内容に依
存するので、図５の疑似ルーチンの全期間は観察側に知
られていないランダム変数である。
サブルーチン７３中にＸレジスタに負荷された１ビット
の数に依存する。Ｘレジスタのｉ番目のビットが１に等
しいとき“Ｘのｉ番目のビットを１にセット”サブルー
チン７５だけが実行される。したがって、図５の疑似ル
ーチンの期間の変化範囲はＸレジスタのビット位置の数
とサブルーチン７５に必要なクロックサイクルの数の積
である。サブルーチンが実行される回数は動的処理され
たソースデータおよびＲＡＭ中の秘密データの内容に依
存するので、図５の疑似ルーチンの全期間は観察側に知
られていないランダム変数である。
【００５８】図５の疑似ルーチンの全期間のランダムは
さらに“新しい秘密データ書込み”サブルーチン７８の
実行によって調整され、“初期化”サブルーチン７３中
にＲＡＭ中の秘密データを改竄させる。それ故に、図５
の疑似ルーチンが実行される度に、そのような秘密デー
タは異なることができる。秘密データはノイジーダイオ
ードのような物理的の（本当の）ランダム現象により生
成された信号に応答するか或いは疑似ランダム数発生器
のような疑似ランダム装置に応答してＲＡＭ中に設ける
ことができる。
さらに“新しい秘密データ書込み”サブルーチン７８の
実行によって調整され、“初期化”サブルーチン７３中
にＲＡＭ中の秘密データを改竄させる。それ故に、図５
の疑似ルーチンが実行される度に、そのような秘密デー
タは異なることができる。秘密データはノイジーダイオ
ードのような物理的の（本当の）ランダム現象により生
成された信号に応答するか或いは疑似ランダム数発生器
のような疑似ランダム装置に応答してＲＡＭ中に設ける
ことができる。
【００５９】図５の疑似ルーチンは他の疑似ルーチンの
組合わせて実行する必要がなく、全体的な大きいデータ
処理ルーチンに結合されることができるので、いつでも
臨界データは１つの位置（ソース）から別の位置（目的
先）へ移動される。
組合わせて実行する必要がなく、全体的な大きいデータ
処理ルーチンに結合されることができるので、いつでも
臨界データは１つの位置（ソース）から別の位置（目的
先）へ移動される。
【００６０】本発明の方法およびシステムはまた前記予
め定められたルーチンの実行に先行する観察可能な外部
事象の発生に関係して決定される繰返し行う全体的な大
きいデータ処理ルーチンに含まれない予め定められたデ
ータ処理ルーチンの実行時間を阻止するのに適用可能で
ある。
め定められたルーチンの実行に先行する観察可能な外部
事象の発生に関係して決定される繰返し行う全体的な大
きいデータ処理ルーチンに含まれない予め定められたデ
ータ処理ルーチンの実行時間を阻止するのに適用可能で
ある。
【００６１】本発明の方法およびシステムは加入者通信
ネットワークの加入者の占有のデスクランブラーにより
スクランブルされた情報信号のデスクランブルを制御す
るマイクロプロセッサの構成に特に適切である。
ネットワークの加入者の占有のデスクランブラーにより
スクランブルされた情報信号のデスクランブルを制御す
るマイクロプロセッサの構成に特に適切である。
【図１】本発明のデータ処理システムの好ましい１実施
例のブロック図。
例のブロック図。
【図２】図１のシステムで行われる疑似ルーチンの好ま
しい実施例のフローチャート。
しい実施例のフローチャート。
【図３】図２の疑似ルーチンで行われた改竄検出ルーチ
ンのフローチャート。
ンのフローチャート。
【図４】本発明のデータ処理システムの別の好ましい実
施例のブロック図。
施例のブロック図。
【図５】疑似ルーチンの別の好ましい実施例のフローチ
ャート。
ャート。
１０，４４ …ＣＰＵ、１４，４９ …データ処理ルー
チン、１８…ＲＯＭ、２０，２１，２２，５２ …疑似
ルーチン、２４…秘密ＲＡＭ、２６…サブルーチン、５
１…メモリ、５８…ポインタ、６０…秘密メモリ。
チン、１８…ＲＯＭ、２０，２１，２２，５２ …疑似
ルーチン、２４…秘密ＲＡＭ、２６…サブルーチン、５
１…メモリ、５８…ポインタ、６０…秘密メモリ。
Claims (34)
- 【請求項１】 予め定められたデータ処理ルーチンの
実行時間が前記予め定められたルーチンの実行に先行す
る観察可能な外部事象の発生に関係して決定されること
を阻止する方法において、 （ａ）観察可能な外部事象の発生と予め定められたルー
チンの実行との間の期間をランダムに変化させるステッ
プを含む方法。 - 【請求項２】 ステップ（ａ）は、（ｂ）観察可能な
外部事象の発生と予め定められたルーチンの実行との間
において１つ以上の疑似データ処理ルーチンを実行し、
（ｃ）前記疑似ルーチンの期間をランダムに変化させる
ステップを含む請求項１記載の方法。 - 【請求項３】 前記ステップ（ｂ）および（ｃ）は、
（ｄ）ｍおよびｎは整数であり、ｎはｍよりも大きい場
合において、前記実行したｍ個の疑似ルーチンを異なる
期間を有するｎ個の記憶されたルーチンのグループから
ランダムに組立てるステップを含む請求項２記載の方法
。 - 【請求項４】 前記ステップ（ｄ）は、（ｅ）前記ｍ
個の疑似ルーチンを秘密メモリからランダムにアクセス
するステップを含む請求項３記載の方法。 - 【請求項５】 前記ステップ（ｄ）は、（ｅ）前記ｍ
個の疑似ルーチンに対するポインタを秘密メモリからラ
ンダムにアクセスし、 （ｆ）前記ポインタに応答して前記ｍ個の疑似ルーチン
をメモリからアクセスするステップを含む請求項３記載
の方法。 - 【請求項６】 前記ステップ（ｃ）は、（ｄ）異なる
疑似ルーチンの異なるクロックサイクル中に各疑似ルー
チンに対する遅延期間に影響する命令を各疑似ルーチン
中に与えるステップを含む請求項２記載の方法。 - 【請求項７】 （ｅ）前記疑似ルーチンを変更させる
企てが行われていることを検出するように遅延期間の命
令が与えられる前記疑似ルーチンのサブルーチンに先行
しおよび後続する前記疑似ルーチンのサブルーチンを監
視し、 （ｆ）前記疑似ルーチンの前記企ての検出に応答して前
記予め定められたルーチンの実行を阻止するステップを
含む請求項６記載の方法。 - 【請求項８】 （ｄ）前記疑似ルーチンの変更される
ことを検出するために前記疑似ルーチンを監視し、（ｅ
）前記疑似ルーチンの改竄の検出に応答して前記予め定
められたルーチンの実行を阻止するステップを含む請求
項２記載の方法。 - 【請求項９】 前記ステップ（ｅ）は、（ｆ）検出さ
れる前記疑似ルーチンの変更の発生をカウントし、（ｇ
）予め定められたしきい値を超過する前記カウントに応
答して前記予め定められたルーチンの実行を阻止するス
テップを含む請求項８記載の方法。 - 【請求項１０】 前記ステップ（ｅ）はさらに、（ｈ
）検出される前記疑似ルーチンを変更せずに実行されて
いる前記疑似ルーチンに応答して前記カウントをデクレ
メントするステップを含む請求項９記載の方法。 - 【請求項１１】 前記ステップ（ｂ）および（ｄ）は
同じ期間を有する命令に応答して実行される請求項８記
載の方法。 - 【請求項１２】 （ｄ）全ての疑似ルーチンの最大の
可能な全期間および予め定められたルーチンの期間を含
む十分な期間の観察可能な外部事象の発生後、アタッカ
ーが開始時にアクセスを企てる技術により予め定められ
たルーチンをアクセスするか否かを検出するように前記
予め定められたルーチンの実行に後続する前記予め定め
られたデータ処理ルーチンを監視し、予め定められたル
ーチン：“ルーチンＮ”がアクセスされるまで、予め定
められたデータ処理ルーチンの各連続するサイクルはそ
のような企ての１クロックサイクルを早くさせ、（ｅ）
前記企ての検出に応答して前記予め定められたルーチン
の実行を阻止するステップを含む請求項２記載の方法。 - 【請求項１３】 予め定められたデータ処理ルーチン
は全体的に大きいデータ処理ルーチンの１部分であり、
さらにステップ（ａ）は、 （ｂ）観察可能な外部事象の発生と予め定められたルー
チンの実行との間において前記全体的に大きいデータ処
理ルーチンの実行に臨界するデータ処理ルーチンを含む
１つ以上の疑似データ処理ルーチンを実行し、（ｃ）前
記疑似ルーチンの期間をランダムに変化するステップを
含む請求項１記載の方法。 - 【請求項１４】 前記ステップ（ａ）は、（ｂ）前記
観察可能な外部事象の個々の発生に関係して同時に繰返
さない動的に処理されたデータに応答して前記期間をラ
ンダムに変化させるステップを含む請求項１記載の方法
。 - 【請求項１５】 前記ステップ（ｂ）は、（ｃ）臨界
サブルーチンの期間が前記動的処理データの内容に依存
して、前記動的処理データを使用する前記予め定められ
たデータ処理ルーチンの臨界サブルーチンを実行するス
テップを含む請求項１４記載の方法。 - 【請求項１６】 前記臨界サブルーチンは、（ｄ）前
記動的処理データをソースから目的地へ移動させるステ
ップを含む請求項１５記載の方法。 - 【請求項１７】 前記ステップ（ａ）は、前記観察可
能な外部事象の個々の発生に関係して同時に繰返さない
動的処理されたデータおよび秘密メモリに記憶されたデ
ータの組合わせに応答して前記期間をランダムに変化さ
せるステップを含む請求項１記載の方法。 - 【請求項１８】 観察可能な外部事象は予め定められ
たルーチンの実行に先行するように予め定められたデー
タ処理ルーチンを実行する手段と、観察可能な外部事象
の発生と予め定められたルーチンの実行との間の期間を
ランダムに変化させ、予め定められたデータ処理ルーチ
ンの実行時間が観察可能な外部事象の発生に関係して決
定されることを阻止する手段とを具備しているデータ処
理システム。 - 【請求項１９】 期間を変化させる手段は、観察可能
な外部事象の発生と予め定められたルーチンの実行との
間において１つ以上の疑似データ処理ルーチンを実行す
る手段と、前記疑似ルーチンの期間をランダムに変化す
る手段とを具備している請求項１８記載のシステム。 - 【請求項２０】 期間を変化させる手段は、ｍおよび
ｎが整数でありｎはｍよりも大きい場合において、前記
実行したｍ個の疑似ルーチンを異なる期間を有するｎ個
の記憶されたルーチンのグループからランダムに組立て
る手段を具備している請求項１９記載のシステム。 - 【請求項２１】 組立手段は、前記ｍ個の疑似ルーチ
ンを秘密メモリからランダムにアクセスする手段を具備
している請求項２０記載のシステム。 - 【請求項２２】 組立手段は、前記ｍ個の疑似ルーチ
ンに対するポインタを秘密メモリからランダムにアクセ
スする手段と、前記ポインタに応答して前記ｍ個の疑似
ルーチンをメモリからアクセスする手段とを具備してい
る請求項２０記載のシステム。 - 【請求項２３】 期間を変化させる手段は、異なる疑
似ルーチンの異なるクロックサイクル中に各疑似ルーチ
ンの遅延期間に影響を与える命令を各疑似ルーチン中に
与える手段を具備している請求項１９記載のシステム。 - 【請求項２４】 さらに、前記疑似ルーチンを変更し
ようとする企てを検出するために遅延期間の命令が与え
られるように前記疑似ルーチンのサブルーチンに先行し
および後続する前記各疑似ルーチンのサブルーチンを監
視する手段と、前記疑似ルーチンを変更しようとする前
記企ての検出に応答して前記予め定められたルーチンの
実行を阻止する手段とを具備している請求項２３記載の
システム。 - 【請求項２５】 さらに、前記疑似ルーチンが改竄さ
れたことを検出するために前記疑似ルーチンを監視する
手段と、改竄されている前記疑似ルーチンの検出に応答
して前記予め定められたルーチンの実行を阻止する手段
とを具備している請求項１９記載のシステム。 - 【請求項２６】 阻止する手段は、検出されている前
記疑似ルーチンの改竄の発生をカウントする手段と、予
め定められたしきい値を超過する前記カウントに応答し
て前記予め定められたルーチンの実行を阻止する手段と
を具備している請求項２５記載のシステム。 - 【請求項２７】 検出されている前記疑似ルーチンを
改竄せずに実行される前記疑似ルーチンに応答して前記
カウントをデクレメントさせる手段を具備している請求
項２６記載のシステム。 - 【請求項２８】 実行手段および監視手段は同じ期間
を有する命令に応答する請求項２５記載のシステム。 - 【請求項２９】 全ての疑似ルーチンの最大の全期間
および予め定められたルーチンの期間を含む十分な期間
の観察可能な外部事象の発生後、アタッカーは開始時に
アクセスを企てる技術により予め定められたルーチンを
アクセスするか否かを検出するように前記予め定められ
たルーチンの実行に後続する前記予め定められたデータ
処理ルーチンを監視する手段を具備し、予め定められた
ルーチン：“ルーチンＮ”がアクセスされるまで、予め
定められたデータ処理ルーチンの各連続するサイクルが
そのような企ての１クロックサイクルを早くさせ、前記
企ての検出に応答して前記予め定められたルーチンの実
行を阻止する手段を具備している請求項１９記載のシス
テム。 - 【請求項３０】 予め定められたデータ処理ルーチン
は全体的な大きいデータ処理ルーチンの１部分であり、
期間を変化させる手段は、観察可能な外部事象の発生と
予め定められたルーチンの実行との間において前記全体
的な大きいデータ処理ルーチンの実行に臨界するデータ
処理ルーチンを含む１つ以上の疑似データ処理ルーチン
を実行する手段と、前記疑似ルーチンの期間をランダム
に変化させる手段とを具備している請求項１８記載のシ
ステム。 - 【請求項３１】 期間を変化させる手段は、前記観察
可能な外部事象の個々の発生に関係して同時に繰返さな
い動的処理データに応答して前記期間をランダムに変化
する手段を具備している請求項１８記載のシステム。 - 【請求項３２】 前記臨界サブルーチンの期間が前記
動的処理データの内容に依存するように、期間を変化さ
せる手段は前記動的処理データを使用する前記予め定め
られたデータ処理ルーチンの臨界サブルーチンを実行す
る手段を具備している請求項３１記載のシステム。 - 【請求項３３】 臨界サブルーチン実行手段は、前記
動的処理データをソースから目的地へ移動させる手段を
具備している請求項３２記載のシステム。 - 【請求項３４】 期間を変化させる手段は、前記観察
可能な外部事象の個々の発生に関係して同時に繰返さな
い動的処理データと秘密メモリに記憶されたデータとの
組合わせに応答して前記期間をランダムに変化する手段
を具備している請求項１８記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US49701290A | 1990-03-20 | 1990-03-20 | |
| US497012 | 1990-03-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04223530A true JPH04223530A (ja) | 1992-08-13 |
| JP3611867B2 JP3611867B2 (ja) | 2005-01-19 |
Family
ID=23975105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08070791A Expired - Fee Related JP3611867B2 (ja) | 1990-03-20 | 1991-03-19 | 以前の観察可能な外部事象の発生に関係する予め定められたデータ処理ルーチンの実行時間決定の阻止 |
Country Status (11)
| Country | Link |
|---|---|
| EP (1) | EP0448262B1 (ja) |
| JP (1) | JP3611867B2 (ja) |
| KR (1) | KR100216937B1 (ja) |
| AT (1) | ATE152530T1 (ja) |
| AU (1) | AU637677B2 (ja) |
| CA (1) | CA2037857C (ja) |
| DE (1) | DE69125881T2 (ja) |
| DK (1) | DK0448262T3 (ja) |
| ES (1) | ES2100207T3 (ja) |
| GR (1) | GR3023851T3 (ja) |
| IE (1) | IE74155B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000501541A (ja) * | 1997-06-26 | 2000-02-08 | ブル・セー・ペー・８ | 予測不可能なマイクロプロセッサまたはマイクロコンピュータ |
| JP2003523549A (ja) * | 1999-02-25 | 2003-08-05 | エステーミクロエレクトロニクス ソシエテ アノニム | アルゴリズムを実行する過程で電子回路により遂行される一連の有効オペレーションの安全性を確保する方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2745924B1 (fr) * | 1996-03-07 | 1998-12-11 | Bull Cp8 | Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre |
| CA2885956C (en) * | 1998-05-18 | 2016-07-12 | Giesecke & Devrient Gmbh | Access-protected data carrier |
| JP2002522929A (ja) | 1998-07-31 | 2002-07-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 秘密の特性値を検出する分析方法を無効にする手段を備えるデータ処理装置 |
| DE19837808A1 (de) * | 1998-08-20 | 2000-02-24 | Orga Kartensysteme Gmbh | Verfahren zur Ausführung eines Verschlüsselungsprogramms zur Verschlüsselung von Daten in einem mikroprozessorgestützten, tragbaren Datenträger |
| FR2784763B1 (fr) * | 1998-10-16 | 2001-10-19 | Gemplus Card Int | Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees |
| JP2000165375A (ja) * | 1998-11-30 | 2000-06-16 | Hitachi Ltd | 情報処理装置、ｉｃカード |
| US6408075B1 (en) | 1998-11-30 | 2002-06-18 | Hitachi, Ltd. | Information processing equipment and IC card |
| JP4317607B2 (ja) | 1998-12-14 | 2009-08-19 | 株式会社日立製作所 | 情報処理装置、耐タンパ処理装置 |
| FR2787900B1 (fr) | 1998-12-28 | 2001-02-09 | Bull Cp8 | Circuit integre intelligent |
| JP2001118042A (ja) * | 1999-10-19 | 2001-04-27 | Hitachi Ltd | カード監視方法 |
| FR2849232B1 (fr) * | 2002-12-24 | 2005-02-25 | Trusted Logic | Procede pour la securisation des systemes informatiques incorporant un module d'interpretation de code |
| US20040162993A1 (en) * | 2003-02-13 | 2004-08-19 | Yannick Teglia | Antifraud method of an algorithm executed by an integrated circuit |
| DE10307797B4 (de) * | 2003-02-24 | 2010-11-11 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Ermitteln einer Unregelmäßigkeit in einem Ablauf eines Nutzprogramms |
| IL171963A0 (en) | 2005-11-14 | 2006-04-10 | Nds Ltd | Secure read-write storage device |
| WO2017183099A1 (ja) | 2016-04-19 | 2017-10-26 | 三菱電機株式会社 | 中継装置 |
| FR3075430B1 (fr) * | 2017-12-20 | 2020-08-07 | Oberthur Technologies | Procede de traitement de donnees et dispositif electronique associe |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4494114B1 (en) * | 1983-12-05 | 1996-10-15 | Int Electronic Tech | Security arrangement for and method of rendering microprocessor-controlled electronic equipment inoperative after occurrence of disabling event |
| JPS60207957A (ja) * | 1984-03-31 | 1985-10-19 | Toshiba Corp | デ−タ保護方式 |
-
1991
- 1991-03-08 CA CA002037857A patent/CA2037857C/en not_active Expired - Fee Related
- 1991-03-11 DE DE69125881T patent/DE69125881T2/de not_active Expired - Fee Related
- 1991-03-11 DK DK91301984.0T patent/DK0448262T3/da active
- 1991-03-11 ES ES91301984T patent/ES2100207T3/es not_active Expired - Lifetime
- 1991-03-11 EP EP91301984A patent/EP0448262B1/en not_active Expired - Lifetime
- 1991-03-11 AT AT91301984T patent/ATE152530T1/de not_active IP Right Cessation
- 1991-03-14 IE IE85191A patent/IE74155B1/en not_active IP Right Cessation
- 1991-03-14 AU AU72915/91A patent/AU637677B2/en not_active Ceased
- 1991-03-18 KR KR1019910004230A patent/KR100216937B1/ko not_active IP Right Cessation
- 1991-03-19 JP JP08070791A patent/JP3611867B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-20 GR GR970401490T patent/GR3023851T3/el unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000501541A (ja) * | 1997-06-26 | 2000-02-08 | ブル・セー・ペー・８ | 予測不可能なマイクロプロセッサまたはマイクロコンピュータ |
| JP2003523549A (ja) * | 1999-02-25 | 2003-08-05 | エステーミクロエレクトロニクス ソシエテ アノニム | アルゴリズムを実行する過程で電子回路により遂行される一連の有効オペレーションの安全性を確保する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0448262B1 (en) | 1997-05-02 |
| ES2100207T3 (es) | 1997-06-16 |
| AU7291591A (en) | 1991-09-26 |
| CA2037857A1 (en) | 1991-09-21 |
| DE69125881D1 (de) | 1997-06-05 |
| EP0448262A3 (en) | 1992-09-30 |
| IE74155B1 (en) | 1997-07-02 |
| IE910851A1 (en) | 1991-09-25 |
| DK0448262T3 (da) | 1997-10-27 |
| AU637677B2 (en) | 1993-06-03 |
| JP3611867B2 (ja) | 2005-01-19 |
| KR910017304A (ko) | 1991-11-05 |
| ATE152530T1 (de) | 1997-05-15 |
| DE69125881T2 (de) | 1997-08-14 |
| GR3023851T3 (en) | 1997-09-30 |
| CA2037857C (en) | 2001-01-16 |
| EP0448262A2 (en) | 1991-09-25 |
| KR100216937B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5249294A (en) | Determination of time of execution of predetermined data processing routing in relation to occurrence of prior externally observable event | |
| JPH04223530A (ja) | 以前の観察可能な外部事象の発生に関係する予め定められたデータ処理ルーチンの実行時間決定の阻止 | |
| US9887833B2 (en) | Systems and methods to counter side channel attacks | |
| US5727167A (en) | Thresholding support in performance monitoring | |
| EP1076855B1 (en) | Non-intrusive performance monitoring | |
| US20130179966A1 (en) | Password authentication circuit and method | |
| US4979177A (en) | Enhanced counter/timer resolution in a logic analyzer | |
| US5313622A (en) | Timing apparatus and method for generating instruction signals | |
| US5671394A (en) | Microcomputer having ROM data protection function | |
| US5948102A (en) | Method and device to improve the security of an integrated circuit | |
| US3585606A (en) | File protect circuit and method | |
| KR102515381B1 (ko) | 반복적인 사이드 채널 공격 대응책 | |
| RU2249247C2 (ru) | Защита ядра вычислительного устройства от несанкционированных изменений извне | |
| US5983333A (en) | High speed module address generator | |
| EP2942732A1 (en) | Dynamic change of security configurations | |
| US4176402A (en) | Apparatus for simultaneously measuring a plurality of digital events employing a random number table | |
| US4764894A (en) | Multiple FIFO NMR acquisition system | |
| US5384713A (en) | Apparatus and method for acquiring and detecting stale data | |
| JPH04242450A (ja) | メモリ・アクセス・システムおよび方法 | |
| US4888553A (en) | Multiple FIFO NMR acquistion system | |
| EP0188052B1 (en) | A multiple fifo nmr acquisition system | |
| US3964059A (en) | Method and apparatus for statistical counting | |
| JP3068317B2 (ja) | マイクロコンピュータ | |
| SU650071A1 (ru) | Устройство дл группового сравнени двоичных чисел | |
| CN111124869A (zh) | 程序被加速检测方法、存储介质、设备及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040825 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041021 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |