JPH04223530A - 以前の観察可能な外部事象の発生に関係する予め定められたデータ処理ルーチンの実行時間決定の阻止 - Google Patents
以前の観察可能な外部事象の発生に関係する予め定められたデータ処理ルーチンの実行時間決定の阻止Info
- Publication number
- JPH04223530A JPH04223530A JP3080707A JP8070791A JPH04223530A JP H04223530 A JPH04223530 A JP H04223530A JP 3080707 A JP3080707 A JP 3080707A JP 8070791 A JP8070791 A JP 8070791A JP H04223530 A JPH04223530 A JP H04223530A
- Authority
- JP
- Japan
- Prior art keywords
- routine
- predetermined
- execution
- data processing
- pseudoroutine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000903 blocking effect Effects 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims description 42
- 230000004044 response Effects 0.000 claims description 30
- 238000012544 monitoring process Methods 0.000 claims description 6
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/04—Digital computers in general; Data processing equipment in general programmed simultaneously with the introduction of data to be processed, e.g. on the same record carrier
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0813—Specific details related to card security
- G07F7/082—Features insuring the integrity of the data on or in the card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2123—Dummy operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
- Selective Calling Equipment (AREA)
- Branch Pipes, Bends, And The Like (AREA)
- Fire Alarms (AREA)
- Burglar Alarm Systems (AREA)
- Retry When Errors Occur (AREA)
Abstract
め要約のデータは記録されません。
Description
特に「クロックアタック」として知られている手順によ
る秘密データ処理ルーチンの妥協の阻止に関する。
ッサのような秘密データプロセッサ内で実行される予め
定められたデータ処理ルーチンに使用されている秘密デ
ータまたはコードへのアクセスを得るアタッカーにより
行われる手順である。それは予め定められたルーチンに
対する内部に発生された命令と同期させることを可能に
するために予め定められたルーチンに先行する観察可能
な外部事象の発生に関係する予め定められたデータ処理
ルーチンの実行時間を決定し、さらに秘密データおよび
、またはコードを外部的に繰返してアクセス可能にする
ように命令を改竄する非常に短いクロックサイクルを発
生させるために命令の1つのサイクルに対するクロック
サイクルを外部的に変化させることによって行われる。
的に明示する任意の内部状態転移として限定されるが、
内部プロセッサ実行に関係するか或いは影響される任意
のピンまたはピンの結合における電圧または電流の変化
に限定されることはない。
れたルーチンの実行に先行する観察可能な外部事象の発
生に関係して予め定められたデータ処理ルーチンの実行
時間を決定させないことによって外部に発生された命令
との同期を阻止する方法を提供することでそのようなク
ロックアタックを阻止するものである。
な外部事象の発生と予め定められたルーチンの実行の間
の期間をランダムに変化させるステップ(a)を含む。
数により決定される。
のランダムを含むものとして定義される。
は観察可能な外部事象の発生と予め定められたルーチン
の実行との間で1つ以上の疑似データ処理ルーチンを実
行するステップ(b)と、前記疑似ルーチンの期間をラ
ンダムに変化させるステップ(c)を含む。本発明のこ
の概念において、ステップ(b)および(c)は前記実
行に対する前記m個の疑似ルーチンを異なる期間を有す
るn個の記憶されたルーチンのグループからランダムに
組立てるステップ(d)を含むことが好ましい。その場
合、mおよびnは整数であり、nはmよりも大きい。ま
たステップ(d)は秘密メモリからの前記m個の疑似ル
ーチンをランダムにアクセスするステップ(e)或いは
前記m個の疑似ルーチンに対するポインタを秘密メモリ
からランダムにアクセスするステップ(f)と、前記ポ
インタに応答して前記m個の疑似ルーチンをメモリから
アクセスするステップ(g)とを含むことが好ましい。
)は観察可能な外部事象の発生と予め定められたルーチ
ンの実行との間において前記マクロデータ処理ルーチン
の実行に必要なデータ処理ルーチンを含む1つ以上の疑
似データ処理ルーチンを実行するステップ(b)と、前
記疑似ルーチンの期間をランダムに変化させるステップ
(c)を含む。
プ(a)は前記観察可能な外部事象のそれぞれの発生に
関係して同時に繰返さない動的処理データに応答して前
記期間をランダムに変化させるステップ(b)を含む。
テップ(a)は前記観察可能な外部事象のそれぞれの発
生に関係して同時に繰返さない動的処理データと秘密メ
モリに記憶されたデータとの組合わせに応答して前記期
間をランダムに変化するステップ(b)とを含む。
プ(a)は観察可能な外部事象の発生と予め定められた
ルーチンの実行との間において1つ以上の疑似データ処
理ルーチンを実行するステップ(b)と前記疑似ルーチ
ンの期間をランダムに変化させるステップ(c)とを含
む。
に前記疑似ルーチンが改竄されているか否かを検出する
ために前記疑似ルーチンを監視するステップ(d)と、
前記疑似ルーチンが改竄されていることの検出に応答し
て前記予め定められたルーチンの実行を阻止するステッ
プ(e)とを含む。
予め定められたルーチンの実行に関係して生じるような
予め定められたデータ処理ルーチンを実行する手段と、
観察可能な外部事象の発生と予め定められたルーチンの
実行との間の期間をランダムに変化させる手段とを含む
データ処理システムを提供する。それ故に、予め定めら
れたデータ処理ルーチンの実行時間は観察可能な外部事
象の発生に関係して決定されすることが阻止される。
秘密でないメモリと、秘密中央処理装置(CPU)とを
有する秘密マイクロプロセッサ中に構成される。両メモ
リはランダムアクセスメモリ(RAM)および読取り専
用メモリ(ROM)の両方を含むことができる。用語「
秘密」は外部アクセス不可能を示す。
実施例において、CPU10はROM18からアクセス
された命令(コード)に応答してデータ処理ルーチンの
グループ:“ルーチンN−1” 11 、“ブランチ”
12 、“ルーチンN” 14 、“改竄検出”15
および“ルーチンN+1” 16 を実行し、さらに秘
密RAM24からアクセスされた命令に応答して組立て
られた疑似ルーチンのメイズ(maze):“疑似ルー
チン1” 20 、“疑似ルーチン2” 21...、
“疑似ルーチンm” 22 を実行する。
ンN+1は繰返して行う全体の大きいデータ処理ルーチ
ンの本質的な連続サブルーチンであり、全体的な大きい
ルーチンの各シーケンス中において観察可能な外部事象
の発生に後続する。予め定められた保護されたルーチン
:“ルーチンN”を保護されたルーチン:“ルーチンN
”に反復して先行する観察可能な外部事象と同期させな
いために、ブランチルーチン12はCPU10をm個の
疑似ルーチンのメイズ:“疑似ルーチン1”、“疑似ル
ーチン2”、... “疑似ルーチンm”に分岐させる
。m個の疑似ルーチンの全期間はランダム変数であり、
m個の疑似ルーチンは異なる期間を有する。
ることを確実にするために、全体的な大きいルーチンに
臨界するサブルーチンはメイズの内部に埋込まれる。も
しこのルーチンが実行されないならば、実行された全体
的な大きいルーチン重要ではない。臨界サブルーチンは
予め定められた保護されたルーチン:“ルーチンN”に
対する命令がその先行する命令の後で存続しないように
命令を解体することによって埋込まれる。代りに、ブラ
ンチルーチン12は疑似ルーチン20,21,22のメ
イズの実行が終了するまでアクセスすることができない
秘密メモリ位置中の予め定められた保護されたルーチン
:“ルーチンN”に対する命令のアドレスを蓄積する。 予め定められた保護されたルーチン:“ルーチンN”に
対する命令のアドレスが記憶された後に、CPU10は
第1の疑似ルーチン:疑似ルーチン1を実行する。
において、ブランチルーチン12に対する命令後の次の
命令は改竄検出ルーチン13である。通常の動作におい
て、CPU10は常に疑似ルーチンのメイズへ分岐する
ので、改竄検出ルーチン13は実行されないであろう。 しかし、もしもアタッカーがブランチルーチン12をバ
イパスしようとするならば、改竄検出ルーチン13はア
タッカーの改竄企てを検出するために実行される。
−1とルーチンNとの間に可変期間遅延を与えることで
ある。各疑似ルーチンは図2に示されたように一度多数
のクロックサイクルがカウントされると終了されるよう
なループカウンタルーチンである。図2を参照にすると
、ループカウンタルーチンはサブルーチン25,26,
27,28,29,30 を含む。スタートサブルーチ
ン25後、カウントされるべきクロックサイクルDの数
は“R中へ遅延D負荷”サブルーチン27中にCPU1
0により構成されたレジスタに負荷される。
からアクセスされたランダム数である。ランダムクロッ
クサイクル数は異なる疑似ルーチンに対する命令がアク
セスされるにより秘密RAM24の異なる部分において
設けられる。ランダムクロックサイクル数は物理的の(
本当の)ランダム現象によって生成された信号或いは疑
似ランダム数発生器のような疑似ランダム装置に応答し
てRAM24に設けられる。
中の値が0より大きいか否かを決定する。大きいならば
、レジスタ中の値が0に等しくなるまで“減少R”サブ
ルーチン29にしたがい1つのカウントずつ減少され、
0に等しくなると“出口”サブルーチン30が実行され
る。
異なる疑似ルーチンの異なる時間で実行される。それ故
にアタッカーは“R中へ遅延D負荷”サブルーチン27
が疑似ルーチンの1つの所定の時間に実行されるか否か
を決定した後に各疑似ルーチンに対して既知の遅延を設
定するように各疑似ルーチンの同じクロック中に実行さ
れるべき命令を改竄できない。
D負荷”サブルーチン27はi番目のサブルーチンであ
る。改竄検出サブルーチン26はそれぞれの疑似ルーチ
ンに対してR中へ遅延D負荷サブルーチン27に先行し
て何度も繰返される。改竄検出ルーチン26もまたサブ
ルーチンの予め定められた回数Pが実行されるまで“R
中へ遅延D負荷”サブルーチン27に後続して何度も繰
返される。
ンが改竄されるか否かを検出するために疑似ルーチンを
監視する予め定められたトラップであり、疑似ルーチン
が改竄されていることの検出に応答して保護されたルー
チン:“ルーチンN”の実行を阻止する。
の命令の改竄を検出することによって検出される。図3
を参照にすると、改竄検出サブルーチン26はスタート
サブルーチン33、“レジスタRへの定数Cの負荷”サ
ブルーチン34、“C=R?”サブルーチン35、“改
竄検出カウンタインクレメント”サブルーチン36、“
カウント>T?”サブルーチン37、“阻止”サブルー
チン38、“改竄検出デクレメント”カウンタサブルー
チン39、および“出口”サブルーチン40を含む。
レジスタRへの定数Cの負荷”サブルーチン34中にC
PU10により構成されたレジスタに負荷される。
チン中に実行されるべき命令を改竄するように企てるア
タッカーの特徴を改竄したか否かを指示する。アタッカ
ーの企ての特徴は疑似ルーチンの既知の遅延を設定する
ためにその疑似ルーチンに対する遅延期間命令を負荷す
る命令を改竄することである。しかし、アタッカーが遅
延命令の期間が実行されている疑似ルーチンのサブルー
チンのシーケンスに位置する場所を正確に推測すること
ができないならば、その疑似ルーチンの遅延を負荷する
命令のアタッカーの企てた改竄は改竄検出サブルーチン
26中においてレジスタへ入力される定数Cとは異なる
値が生じる。その場合においてレジスタ中の値Rは“C
=R?”サブルーチン35において定数Cに等しくない
。したがって、CはRに等しくないとき、改竄は検出さ
れCPU10により構成された改竄検出カウンタは“改
竄検出カウンタインクレメント”サブルーチン36中に
構成される。
>T?”サブルーチン37中にしきい値Tと比較される
。 一度このしきい値Tが超過されると、“阻止”サブルー
チン38が予め定められた保護されたルーチン:“ルー
チンN”の実行を阻止するために行われる。
で構成されることができる。例えば、秘密情報は消され
ることができ、或いは疑似ルーチンのメイズを改竄する
ことが可能であるため、出ることが不可能である。任意
の構成において、CPU10動作は無限ループに入力す
るので、情報は改竄が生じるときにクロックサイクルの
識別に関してアタッカーにより得られることができない
。
ン38に入力されないので、“改竄検出カウンタデクレ
メント”サブルーチン39は各“改竄検出カウンタ”サ
ブルーチン26用の改竄検出カウンタをデクレメントさ
せる。 CはRと等しくないという改竄の指示がない。“改竄検
出カウンタデクレメント”サブルーチン39中にデクレ
メントされる改竄検出カウンタによるカウントは、“改
竄検出カウンタインクレメント”サブルーチン36中に
インクレメントされる改竄検出カウンタによるカウント
に等しいか或いはそれより少ない。
?”サブルーチン37中の値Rに等しい各改竄検出サブ
ルーチン26に対して、“改竄検出”サブルーチン26
は“出口”サブルーチン40で終了する。
使用されず、図3の破線で示されたように“C=R?”
サブルーチン35中の定数Cに等しくないレジスタ中の
値Rで改竄が指示される毎に“阻止”サブルーチン38
が入力される。この別の実施例において、“出口”サブ
ルーチン40は図3の破線で示されたように“C=R?
”サブルーチン35中の定数Cに等しいレジスタ中の値
Rで改竄が指示されない毎に“阻止”サブルーチン38
が入力される。
する命令を有するべきである。リセット中断が生じると
き、大抵のマイクロプロセッサは現在の命令の実行を終
了する。もし疑似ルーチンの遅延の量を指示する“R中
へ遅延D負荷”に対する命令と、“改竄検出”サブルー
チン26に対する命令は同じサイクル長を正確に有しな
いならば、“R中へ遅延D負荷”サブルーチン27は一
連のリセット中断および各リセット中断が処理されると
きの観察を与えることによって“改竄検出”サブルーチ
ン26と区別されることが可能である。したがって、“
R中へ遅延D負荷”サブルーチン27に対する命令は“
改竄検出”サブルーチン26に対する命令として同じ期
間である。
に、CPU10はブランチルーチン12を実行したとき
にCPU10により省略された保護されたルーチン:“
ルーチンN”の命令のアドレスをアクセスした後に保護
されたルーチン:“ルーチンN”を実行する。
よび予め定められた保護されたルーチン:“ルーチンN
”の期間を含むための十分な期間の観察可能な外部事象
の発生後に、アタッカーが予め定められた保護されたル
ーチン:“ルーチンN”をアクセスするように企てる技
術により予め定められた保護されたルーチン:“ルーチ
ンN”をアクセスすることを阻止するために、改竄検出
ルーチン15は予め定められた保護されたルーチン:“
ルーチンN”の実行に後続して実行され、予め定められ
た保護されたルーチン:“ルーチンN”がアクセスされ
るまで全体のデータ処理ルーチンの各連続するサイクル
において1つのクロックサイクルを早くさせる。そのよ
うなアタックはそのようなアドレスがアクセスされるこ
とができる前に改竄検出ルーチン15による改竄の検出
および“阻止”ルーチンの実行を生じさせる。
はルーチンN+1を実行する。
い実施例では図1の好ましい実施例よりも必要な秘密R
AM容量が少ない。CPU44はROM51からアクセ
スされた命令(コード)に応答してデータ処理ルーチン
のグループ:“ルーチンN−1”46 、“ブランチ”
47、“組立および実行疑似ルーチン”48、“ルーチ
ンN” 49 、および“ルーチンN+1” 50 を
実行する。ルーチン:“ルーチンN−1”46 、“ル
ーチンN” 49 、“ルーチンN+1” 50 は全
体的な大きいデータ処理ルーチンの本質的な連続サブル
ーチンであり、全体的な大きいルーチンの各シーケンス
中の観察可能な外部事象の発生に後続する。ルーチン:
“ルーチンN”を繰返して先行する観察可能な外部事象
と同期させないように、ブランチルーチンはCPU44
がROM51に記憶されたn個の疑似ルーチン:“疑似
ルーチン1”54 、“疑似ルーチン2” 55...
、“疑似ルーチンn” 56 のグループから組立てら
れたm個の疑似ルーチンのメイズに分岐させる。m個の
疑似ルーチンは秘密RAM60からアクセスされたポイ
ンタ58に応答するn個の疑似ルーチンのグループから
組立てられる。mおよびnは整数であり、nはmよりも
大きい。nm 可能な疑似ルーチンのメイズが存在する
。n個の疑似ルーチンは異なる期間を有し、所定のデー
タ処理シーケンス中に実行するために組立てられるm個
の疑似ルーチンの選択およびシーケンスは疑似ルーチン
の全期間をランダム変数にさせるために1つのシーケン
スから次のシーケンスへランダムに変化する。疑似ルー
チンの異なる期間の値は、多くのnm 可能な疑似ルー
チンのメイズが異なる全期間を有するように分布される
。
いて、“ブランチルーチン”47はCPU44に“組立
および実行疑似ルーチン”48の分岐をさせる。“組立
および実行疑似ルーチン”48はサブルーチン:“第1
のポインタ取出し”62、“ポインタにより識別された
疑似ルーチン実行”63、“Mポインタの取出し?”6
4、および“第2のポインタ取出し”65を含む。
”67、“疑似ルーチン2用のポインタ”68...
、“疑似ルーチンm用のポインタ”69を含む。ポイン
タ67,68,69は所定のデータ処理シーケンス中に
アクセスされるm個のポインタの選択およびシーケンス
を除いて一定である。所定のデータ処理シーケンスは疑
似ルーチンの全期間をランダムに変化させるために1つ
の全体のデータ処理サイクルから次の全体のデータ処理
サイクルへランダムに変化される。m個のポインタの選
択およびシーケンスはノイジーダイオードのような物理
的の(本当の)ランダム現象によって生成された信号に
応答するか或いは疑似ランダム数発生器のような疑似ラ
ンダム装置に応答して各全データ処理サイクル中に行わ
れる。
において、CPU44はRAM60から“疑似ルーチン
1用のポインタ”を取出し、疑似ルーチン1に対する命
令をROM51からアクセスするためにそのようなポイ
ンタを使用する。
実行”63中において、CPU44はポインタ58に応
答するROM51からアクセスされたルーチン52を実
行する。
実行”63の各実行に続いて、CPU44はm個の“ポ
インタの取出し?”ルーチン64を実行する。もしm個
のポインタがまだRAM60から取出されていないなら
ば、CPU44は別のポインタ58をRAM60から取
出し、新しく取出されたポインタ58によって指示され
た疑似ルーチン52を使用する“ポインタで指示された
疑似ルーチン実行”63を実行するために“第2のポイ
ンタルーチン取出し”65を実行する。
チン64がm個のポインタ58のRAM60から取出さ
れたことを指示すると、CPU44は予め定められた保
護されたルーチン:“ルーチンN”を実行する。
されたようなループカウンタルーチンである。
を参照にして記載された“改竄検出”ルーチン15およ
び26のような改竄検出ルーチンと、図1を参照にして
記載された“改竄検出”ルーチン13のような改竄検出
ルーチンとを含むことができる。
を示す。この疑似ルーチンにおいて、観察可能な外部事
象の発生と予め定められた保護されたルーチンとの間の
期間は観察可能な外部事象のそれぞれの発生に関係して
同時に繰返さない動的処理データおよび秘密メモリに記
憶されたデータに応答してランダムに変化される。
タ処理ルーチンの共通繰返し臨界ルーチンを備える。こ
の実施例において、臨界ルーチンは目的地へのソースデ
ータの移動である。ソースデータは全体的な大きいデー
タ処理ルーチン中で動的に処理されるデータである。図
5の疑似ルーチンは観察可能な外部事象の個々の発生と
予め定められた保護されたルーチンとの間で実行される
。
ーチン:“スタート”72、“初期化”73、“Xのi
番目のビット=1?”74、“Yのi番目のビットを1
へセット”75、“iインクレメント”76、“i>ソ
ースデータのワードサイズ?”77、“目的地データ=
Y+ソースデータ”78、“新しい秘密データ書込み”
79、および“出口80”を含む。図5の疑似ルーチン
はまた“初期化”サブルーチン73および“新しい秘密
データ書込み”サブルーチン79の両方に先行し後続す
る上述の“改竄検出”ルーチン26のような“改竄検出
”ルーチン(図示せず)を含む。図5の疑似ルーチンに
対する命令はROMに記憶され、図1に示されたのと同
じようにCPUによって実行される。
レジスタXが秘密RAMからアクセスされた秘密データ
と排他的オア処理される動的ソースデータの結果と共に
負荷されている初期化サブルーチン73を実行する。レ
ジスタYは0にセットされ、カウンタiもまた0にセッ
トされる。ソースデータの目的先のアドレスはまた初期
化サブルーチン73中に記憶される。
”サブルーチン74を実行し、Xレジスタのi番目のビ
ット位置がビット1であるか否かを決定する。このサブ
ルーチン74が実行される毎に、この決定は下位桁ビッ
ト位置で開始してXレジスタの異なるビット位置iに関
係して行われる。
1であるときにはいつでも“Xのi番目のビットを1へ
セット”サブルーチン75はYレジスタのi番目のビッ
ト位置を1にセットするために実行される。“iインク
レメント”サブルーチン76が実行されiレジスタを1
つのカウントずつインクレメントさせる。
トであるときにはいつでも“iインクレメント”サブル
ーチン76が実行されiレジスタを1つのカウントずつ
インクレメントする。
ブルーチンが“Xのi番目のビット=1?”サブルーチ
ン74は全てのXレジスタのi番目のビット位置に実行
された否かを決定する。もしそうでなければ、サブルー
チン74は繰返される。
ン74はXレジスタの全てのi番目のビット位置に実行
されたとき、CPUは“目的地データ=Y+秘密データ
”サブルーチン78を実行する。Yレジスタの内容は図
5の疑似ルーチンに対する命令中で指示された目的地に
移動される目的地データを提供するためにRAMからア
クセスされた秘密データと排他的オア処理される。
とする図5の類似ルーチンによるアタッカーによる改竄
は目的地データの内容を変える必要があり、それによっ
て全体のより大きなデータ処理が適切に実行されること
が阻止される。もしもソースデータが正確に目的地に移
動されなければ、全体の大きなデータ処理ルーチンの残
部は不正確なデータを使用して実行され、正確な結果を
生じない。
サブルーチン73中にXレジスタに負荷された1ビット
の数に依存する。Xレジスタのi番目のビットが1に等
しいとき“Xのi番目のビットを1にセット”サブルー
チン75だけが実行される。したがって、図5の疑似ル
ーチンの期間の変化範囲はXレジスタのビット位置の数
とサブルーチン75に必要なクロックサイクルの数の積
である。サブルーチンが実行される回数は動的処理され
たソースデータおよびRAM中の秘密データの内容に依
存するので、図5の疑似ルーチンの全期間は観察側に知
られていないランダム変数である。
さらに“新しい秘密データ書込み”サブルーチン78の
実行によって調整され、“初期化”サブルーチン73中
にRAM中の秘密データを改竄させる。それ故に、図5
の疑似ルーチンが実行される度に、そのような秘密デー
タは異なることができる。秘密データはノイジーダイオ
ードのような物理的の(本当の)ランダム現象により生
成された信号に応答するか或いは疑似ランダム数発生器
のような疑似ランダム装置に応答してRAM中に設ける
ことができる。
組合わせて実行する必要がなく、全体的な大きいデータ
処理ルーチンに結合されることができるので、いつでも
臨界データは1つの位置(ソース)から別の位置(目的
先)へ移動される。
め定められたルーチンの実行に先行する観察可能な外部
事象の発生に関係して決定される繰返し行う全体的な大
きいデータ処理ルーチンに含まれない予め定められたデ
ータ処理ルーチンの実行時間を阻止するのに適用可能で
ある。
ネットワークの加入者の占有のデスクランブラーにより
スクランブルされた情報信号のデスクランブルを制御す
るマイクロプロセッサの構成に特に適切である。
例のブロック図。
しい実施例のフローチャート。
ンのフローチャート。
施例のブロック図。
ャート。
チン、18…ROM、20,21,22,52 …疑似
ルーチン、24…秘密RAM、26…サブルーチン、5
1…メモリ、58…ポインタ、60…秘密メモリ。
Claims (34)
- 【請求項1】 予め定められたデータ処理ルーチンの
実行時間が前記予め定められたルーチンの実行に先行す
る観察可能な外部事象の発生に関係して決定されること
を阻止する方法において、 (a)観察可能な外部事象の発生と予め定められたルー
チンの実行との間の期間をランダムに変化させるステッ
プを含む方法。 - 【請求項2】 ステップ(a)は、(b)観察可能な
外部事象の発生と予め定められたルーチンの実行との間
において1つ以上の疑似データ処理ルーチンを実行し、
(c)前記疑似ルーチンの期間をランダムに変化させる
ステップを含む請求項1記載の方法。 - 【請求項3】 前記ステップ(b)および(c)は、
(d)mおよびnは整数であり、nはmよりも大きい場
合において、前記実行したm個の疑似ルーチンを異なる
期間を有するn個の記憶されたルーチンのグループから
ランダムに組立てるステップを含む請求項2記載の方法
。 - 【請求項4】 前記ステップ(d)は、(e)前記m
個の疑似ルーチンを秘密メモリからランダムにアクセス
するステップを含む請求項3記載の方法。 - 【請求項5】 前記ステップ(d)は、(e)前記m
個の疑似ルーチンに対するポインタを秘密メモリからラ
ンダムにアクセスし、 (f)前記ポインタに応答して前記m個の疑似ルーチン
をメモリからアクセスするステップを含む請求項3記載
の方法。 - 【請求項6】 前記ステップ(c)は、(d)異なる
疑似ルーチンの異なるクロックサイクル中に各疑似ルー
チンに対する遅延期間に影響する命令を各疑似ルーチン
中に与えるステップを含む請求項2記載の方法。 - 【請求項7】 (e)前記疑似ルーチンを変更させる
企てが行われていることを検出するように遅延期間の命
令が与えられる前記疑似ルーチンのサブルーチンに先行
しおよび後続する前記疑似ルーチンのサブルーチンを監
視し、 (f)前記疑似ルーチンの前記企ての検出に応答して前
記予め定められたルーチンの実行を阻止するステップを
含む請求項6記載の方法。 - 【請求項8】 (d)前記疑似ルーチンの変更される
ことを検出するために前記疑似ルーチンを監視し、(e
)前記疑似ルーチンの改竄の検出に応答して前記予め定
められたルーチンの実行を阻止するステップを含む請求
項2記載の方法。 - 【請求項9】 前記ステップ(e)は、(f)検出さ
れる前記疑似ルーチンの変更の発生をカウントし、(g
)予め定められたしきい値を超過する前記カウントに応
答して前記予め定められたルーチンの実行を阻止するス
テップを含む請求項8記載の方法。 - 【請求項10】 前記ステップ(e)はさらに、(h
)検出される前記疑似ルーチンを変更せずに実行されて
いる前記疑似ルーチンに応答して前記カウントをデクレ
メントするステップを含む請求項9記載の方法。 - 【請求項11】 前記ステップ(b)および(d)は
同じ期間を有する命令に応答して実行される請求項8記
載の方法。 - 【請求項12】 (d)全ての疑似ルーチンの最大の
可能な全期間および予め定められたルーチンの期間を含
む十分な期間の観察可能な外部事象の発生後、アタッカ
ーが開始時にアクセスを企てる技術により予め定められ
たルーチンをアクセスするか否かを検出するように前記
予め定められたルーチンの実行に後続する前記予め定め
られたデータ処理ルーチンを監視し、予め定められたル
ーチン:“ルーチンN”がアクセスされるまで、予め定
められたデータ処理ルーチンの各連続するサイクルはそ
のような企ての1クロックサイクルを早くさせ、(e)
前記企ての検出に応答して前記予め定められたルーチン
の実行を阻止するステップを含む請求項2記載の方法。 - 【請求項13】 予め定められたデータ処理ルーチン
は全体的に大きいデータ処理ルーチンの1部分であり、
さらにステップ(a)は、 (b)観察可能な外部事象の発生と予め定められたルー
チンの実行との間において前記全体的に大きいデータ処
理ルーチンの実行に臨界するデータ処理ルーチンを含む
1つ以上の疑似データ処理ルーチンを実行し、(c)前
記疑似ルーチンの期間をランダムに変化するステップを
含む請求項1記載の方法。 - 【請求項14】 前記ステップ(a)は、(b)前記
観察可能な外部事象の個々の発生に関係して同時に繰返
さない動的に処理されたデータに応答して前記期間をラ
ンダムに変化させるステップを含む請求項1記載の方法
。 - 【請求項15】 前記ステップ(b)は、(c)臨界
サブルーチンの期間が前記動的処理データの内容に依存
して、前記動的処理データを使用する前記予め定められ
たデータ処理ルーチンの臨界サブルーチンを実行するス
テップを含む請求項14記載の方法。 - 【請求項16】 前記臨界サブルーチンは、(d)前
記動的処理データをソースから目的地へ移動させるステ
ップを含む請求項15記載の方法。 - 【請求項17】 前記ステップ(a)は、前記観察可
能な外部事象の個々の発生に関係して同時に繰返さない
動的処理されたデータおよび秘密メモリに記憶されたデ
ータの組合わせに応答して前記期間をランダムに変化さ
せるステップを含む請求項1記載の方法。 - 【請求項18】 観察可能な外部事象は予め定められ
たルーチンの実行に先行するように予め定められたデー
タ処理ルーチンを実行する手段と、観察可能な外部事象
の発生と予め定められたルーチンの実行との間の期間を
ランダムに変化させ、予め定められたデータ処理ルーチ
ンの実行時間が観察可能な外部事象の発生に関係して決
定されることを阻止する手段とを具備しているデータ処
理システム。 - 【請求項19】 期間を変化させる手段は、観察可能
な外部事象の発生と予め定められたルーチンの実行との
間において1つ以上の疑似データ処理ルーチンを実行す
る手段と、前記疑似ルーチンの期間をランダムに変化す
る手段とを具備している請求項18記載のシステム。 - 【請求項20】 期間を変化させる手段は、mおよび
nが整数でありnはmよりも大きい場合において、前記
実行したm個の疑似ルーチンを異なる期間を有するn個
の記憶されたルーチンのグループからランダムに組立て
る手段を具備している請求項19記載のシステム。 - 【請求項21】 組立手段は、前記m個の疑似ルーチ
ンを秘密メモリからランダムにアクセスする手段を具備
している請求項20記載のシステム。 - 【請求項22】 組立手段は、前記m個の疑似ルーチ
ンに対するポインタを秘密メモリからランダムにアクセ
スする手段と、前記ポインタに応答して前記m個の疑似
ルーチンをメモリからアクセスする手段とを具備してい
る請求項20記載のシステム。 - 【請求項23】 期間を変化させる手段は、異なる疑
似ルーチンの異なるクロックサイクル中に各疑似ルーチ
ンの遅延期間に影響を与える命令を各疑似ルーチン中に
与える手段を具備している請求項19記載のシステム。 - 【請求項24】 さらに、前記疑似ルーチンを変更し
ようとする企てを検出するために遅延期間の命令が与え
られるように前記疑似ルーチンのサブルーチンに先行し
および後続する前記各疑似ルーチンのサブルーチンを監
視する手段と、前記疑似ルーチンを変更しようとする前
記企ての検出に応答して前記予め定められたルーチンの
実行を阻止する手段とを具備している請求項23記載の
システム。 - 【請求項25】 さらに、前記疑似ルーチンが改竄さ
れたことを検出するために前記疑似ルーチンを監視する
手段と、改竄されている前記疑似ルーチンの検出に応答
して前記予め定められたルーチンの実行を阻止する手段
とを具備している請求項19記載のシステム。 - 【請求項26】 阻止する手段は、検出されている前
記疑似ルーチンの改竄の発生をカウントする手段と、予
め定められたしきい値を超過する前記カウントに応答し
て前記予め定められたルーチンの実行を阻止する手段と
を具備している請求項25記載のシステム。 - 【請求項27】 検出されている前記疑似ルーチンを
改竄せずに実行される前記疑似ルーチンに応答して前記
カウントをデクレメントさせる手段を具備している請求
項26記載のシステム。 - 【請求項28】 実行手段および監視手段は同じ期間
を有する命令に応答する請求項25記載のシステム。 - 【請求項29】 全ての疑似ルーチンの最大の全期間
および予め定められたルーチンの期間を含む十分な期間
の観察可能な外部事象の発生後、アタッカーは開始時に
アクセスを企てる技術により予め定められたルーチンを
アクセスするか否かを検出するように前記予め定められ
たルーチンの実行に後続する前記予め定められたデータ
処理ルーチンを監視する手段を具備し、予め定められた
ルーチン:“ルーチンN”がアクセスされるまで、予め
定められたデータ処理ルーチンの各連続するサイクルが
そのような企ての1クロックサイクルを早くさせ、前記
企ての検出に応答して前記予め定められたルーチンの実
行を阻止する手段を具備している請求項19記載のシス
テム。 - 【請求項30】 予め定められたデータ処理ルーチン
は全体的な大きいデータ処理ルーチンの1部分であり、
期間を変化させる手段は、観察可能な外部事象の発生と
予め定められたルーチンの実行との間において前記全体
的な大きいデータ処理ルーチンの実行に臨界するデータ
処理ルーチンを含む1つ以上の疑似データ処理ルーチン
を実行する手段と、前記疑似ルーチンの期間をランダム
に変化させる手段とを具備している請求項18記載のシ
ステム。 - 【請求項31】 期間を変化させる手段は、前記観察
可能な外部事象の個々の発生に関係して同時に繰返さな
い動的処理データに応答して前記期間をランダムに変化
する手段を具備している請求項18記載のシステム。 - 【請求項32】 前記臨界サブルーチンの期間が前記
動的処理データの内容に依存するように、期間を変化さ
せる手段は前記動的処理データを使用する前記予め定め
られたデータ処理ルーチンの臨界サブルーチンを実行す
る手段を具備している請求項31記載のシステム。 - 【請求項33】 臨界サブルーチン実行手段は、前記
動的処理データをソースから目的地へ移動させる手段を
具備している請求項32記載のシステム。 - 【請求項34】 期間を変化させる手段は、前記観察
可能な外部事象の個々の発生に関係して同時に繰返さな
い動的処理データと秘密メモリに記憶されたデータとの
組合わせに応答して前記期間をランダムに変化する手段
を具備している請求項18記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US49701290A | 1990-03-20 | 1990-03-20 | |
US497012 | 1990-03-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04223530A true JPH04223530A (ja) | 1992-08-13 |
JP3611867B2 JP3611867B2 (ja) | 2005-01-19 |
Family
ID=23975105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08070791A Expired - Fee Related JP3611867B2 (ja) | 1990-03-20 | 1991-03-19 | 以前の観察可能な外部事象の発生に関係する予め定められたデータ処理ルーチンの実行時間決定の阻止 |
Country Status (11)
Country | Link |
---|---|
EP (1) | EP0448262B1 (ja) |
JP (1) | JP3611867B2 (ja) |
KR (1) | KR100216937B1 (ja) |
AT (1) | ATE152530T1 (ja) |
AU (1) | AU637677B2 (ja) |
CA (1) | CA2037857C (ja) |
DE (1) | DE69125881T2 (ja) |
DK (1) | DK0448262T3 (ja) |
ES (1) | ES2100207T3 (ja) |
GR (1) | GR3023851T3 (ja) |
IE (1) | IE74155B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000501541A (ja) * | 1997-06-26 | 2000-02-08 | ブル・セー・ペー・8 | 予測不可能なマイクロプロセッサまたはマイクロコンピュータ |
JP2003523549A (ja) * | 1999-02-25 | 2003-08-05 | エステーミクロエレクトロニクス ソシエテ アノニム | アルゴリズムを実行する過程で電子回路により遂行される一連の有効オペレーションの安全性を確保する方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2745924B1 (fr) * | 1996-03-07 | 1998-12-11 | Bull Cp8 | Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre |
CA2332350C (en) * | 1998-05-18 | 2015-07-07 | Giesecke & Devrient Gmbh | Access-protected data carrier |
DE69942574D1 (de) * | 1998-07-31 | 2010-08-26 | Nxp Bv | Datenverarbeitungsgerät mit mitteln zum entgegenwirken von analyseverfahren zur entdeckung eines geheimen charakteristischen wertes |
DE19837808A1 (de) * | 1998-08-20 | 2000-02-24 | Orga Kartensysteme Gmbh | Verfahren zur Ausführung eines Verschlüsselungsprogramms zur Verschlüsselung von Daten in einem mikroprozessorgestützten, tragbaren Datenträger |
FR2784763B1 (fr) * | 1998-10-16 | 2001-10-19 | Gemplus Card Int | Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees |
US6408075B1 (en) | 1998-11-30 | 2002-06-18 | Hitachi, Ltd. | Information processing equipment and IC card |
JP2000165375A (ja) * | 1998-11-30 | 2000-06-16 | Hitachi Ltd | 情報処理装置、icカード |
JP4317607B2 (ja) * | 1998-12-14 | 2009-08-19 | 株式会社日立製作所 | 情報処理装置、耐タンパ処理装置 |
FR2787900B1 (fr) | 1998-12-28 | 2001-02-09 | Bull Cp8 | Circuit integre intelligent |
JP2001118042A (ja) * | 1999-10-19 | 2001-04-27 | Hitachi Ltd | カード監視方法 |
FR2849232B1 (fr) * | 2002-12-24 | 2005-02-25 | Trusted Logic | Procede pour la securisation des systemes informatiques incorporant un module d'interpretation de code |
US20040162993A1 (en) * | 2003-02-13 | 2004-08-19 | Yannick Teglia | Antifraud method of an algorithm executed by an integrated circuit |
DE10307797B4 (de) * | 2003-02-24 | 2010-11-11 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Ermitteln einer Unregelmäßigkeit in einem Ablauf eines Nutzprogramms |
IL171963A0 (en) | 2005-11-14 | 2006-04-10 | Nds Ltd | Secure read-write storage device |
JP6391889B2 (ja) | 2016-04-19 | 2018-09-19 | 三菱電機株式会社 | 中継装置 |
FR3075430B1 (fr) * | 2017-12-20 | 2020-08-07 | Oberthur Technologies | Procede de traitement de donnees et dispositif electronique associe |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4494114B1 (en) * | 1983-12-05 | 1996-10-15 | Int Electronic Tech | Security arrangement for and method of rendering microprocessor-controlled electronic equipment inoperative after occurrence of disabling event |
JPS60207957A (ja) * | 1984-03-31 | 1985-10-19 | Toshiba Corp | デ−タ保護方式 |
-
1991
- 1991-03-08 CA CA002037857A patent/CA2037857C/en not_active Expired - Fee Related
- 1991-03-11 DK DK91301984.0T patent/DK0448262T3/da active
- 1991-03-11 ES ES91301984T patent/ES2100207T3/es not_active Expired - Lifetime
- 1991-03-11 DE DE69125881T patent/DE69125881T2/de not_active Expired - Fee Related
- 1991-03-11 EP EP91301984A patent/EP0448262B1/en not_active Expired - Lifetime
- 1991-03-11 AT AT91301984T patent/ATE152530T1/de not_active IP Right Cessation
- 1991-03-14 AU AU72915/91A patent/AU637677B2/en not_active Ceased
- 1991-03-14 IE IE85191A patent/IE74155B1/en not_active IP Right Cessation
- 1991-03-18 KR KR1019910004230A patent/KR100216937B1/ko not_active IP Right Cessation
- 1991-03-19 JP JP08070791A patent/JP3611867B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-20 GR GR970401490T patent/GR3023851T3/el unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000501541A (ja) * | 1997-06-26 | 2000-02-08 | ブル・セー・ペー・8 | 予測不可能なマイクロプロセッサまたはマイクロコンピュータ |
JP2003523549A (ja) * | 1999-02-25 | 2003-08-05 | エステーミクロエレクトロニクス ソシエテ アノニム | アルゴリズムを実行する過程で電子回路により遂行される一連の有効オペレーションの安全性を確保する方法 |
Also Published As
Publication number | Publication date |
---|---|
AU7291591A (en) | 1991-09-26 |
ATE152530T1 (de) | 1997-05-15 |
IE74155B1 (en) | 1997-07-02 |
KR910017304A (ko) | 1991-11-05 |
KR100216937B1 (ko) | 1999-09-01 |
EP0448262A3 (en) | 1992-09-30 |
IE910851A1 (en) | 1991-09-25 |
CA2037857C (en) | 2001-01-16 |
DE69125881T2 (de) | 1997-08-14 |
GR3023851T3 (en) | 1997-09-30 |
EP0448262A2 (en) | 1991-09-25 |
JP3611867B2 (ja) | 2005-01-19 |
DK0448262T3 (da) | 1997-10-27 |
DE69125881D1 (de) | 1997-06-05 |
CA2037857A1 (en) | 1991-09-21 |
EP0448262B1 (en) | 1997-05-02 |
ES2100207T3 (es) | 1997-06-16 |
AU637677B2 (en) | 1993-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5249294A (en) | Determination of time of execution of predetermined data processing routing in relation to occurrence of prior externally observable event | |
JPH04223530A (ja) | 以前の観察可能な外部事象の発生に関係する予め定められたデータ処理ルーチンの実行時間決定の阻止 | |
US9887833B2 (en) | Systems and methods to counter side channel attacks | |
WO1999057640A1 (en) | Non-intrusive performance monitoring | |
US8990578B2 (en) | Password authentication circuit and method | |
US4979177A (en) | Enhanced counter/timer resolution in a logic analyzer | |
US5313622A (en) | Timing apparatus and method for generating instruction signals | |
CN112131075A (zh) | 一种用于存储监控数据异常检测的方法及设备 | |
US5671394A (en) | Microcomputer having ROM data protection function | |
US3585606A (en) | File protect circuit and method | |
US7036002B1 (en) | System and method for using multiple working memories to improve microprocessor security | |
KR102515381B1 (ko) | 반복적인 사이드 채널 공격 대응책 | |
RU2249247C2 (ru) | Защита ядра вычислительного устройства от несанкционированных изменений извне | |
US20050066189A1 (en) | Methods and structure for scan testing of secure systems | |
US5287362A (en) | Mechanism for implementing multiple time-outs | |
EP2942732A1 (en) | Dynamic change of security configurations | |
US4176402A (en) | Apparatus for simultaneously measuring a plurality of digital events employing a random number table | |
US4764894A (en) | Multiple FIFO NMR acquisition system | |
US5903915A (en) | Cache detection using timing differences | |
US5384713A (en) | Apparatus and method for acquiring and detecting stale data | |
JPH04242450A (ja) | メモリ・アクセス・システムおよび方法 | |
US6889349B2 (en) | Digital event sampling circuit and method | |
US4888553A (en) | Multiple FIFO NMR acquistion system | |
EP0188052B1 (en) | A multiple fifo nmr acquisition system | |
US3964059A (en) | Method and apparatus for statistical counting |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041021 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |