RU2249247C2 - Защита ядра вычислительного устройства от несанкционированных изменений извне - Google Patents

Защита ядра вычислительного устройства от несанкционированных изменений извне Download PDF

Info

Publication number
RU2249247C2
RU2249247C2 RU2001130347/09A RU2001130347A RU2249247C2 RU 2249247 C2 RU2249247 C2 RU 2249247C2 RU 2001130347/09 A RU2001130347/09 A RU 2001130347/09A RU 2001130347 A RU2001130347 A RU 2001130347A RU 2249247 C2 RU2249247 C2 RU 2249247C2
Authority
RU
Russia
Prior art keywords
checksum
command
execution
contents
processor
Prior art date
Application number
RU2001130347/09A
Other languages
English (en)
Other versions
RU2001130347A (ru
Inventor
Михаэль БАЛЬДИШВАЙЛЕР (DE)
Михаэль БАЛЬДИШВАЙЛЕР
Original Assignee
Гизеке Унд Девриент Гмбх
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Гизеке Унд Девриент Гмбх filed Critical Гизеке Унд Девриент Гмбх
Publication of RU2001130347A publication Critical patent/RU2001130347A/ru
Application granted granted Critical
Publication of RU2249247C2 publication Critical patent/RU2249247C2/ru

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2101—Auditing as a secondary aspect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Storage Device Security (AREA)
  • Detection And Correction Of Errors (AREA)
  • Saccharide Compounds (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Information Transfer Systems (AREA)
  • Hardware Redundancy (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

Изобретение относится к защите данных вычислительного устройства от несанкционированных изменений извне и, прежде всего, к защите данных, хранящихся в ядре вычислительного устройства, соответственно центрального процессора (ЦП), и может найти применение, в частности, в чип-картах. Его использование позволяет получить технический результат в виде повышения степени защиты вычислительного устройства от несанкционированных изменений. Технический результат достигается за счет того, что на основании содержимого регистров ЦП, получаемого в конце выполнения этим процессором какой-либо команды, путем математической логической операции формируют и сохраняют в памяти некоторую конечную контрольную сумму, а на основании содержимого регистров, получаемого перед началом выполнения указанным процессором непосредственно следующей команды, формируют некоторую начальную контрольную сумму, при этом при несовпадении начальной контрольной суммы с конечной контрольной суммой выдают сообщение об ошибке, что может сопровождаться приостановкой работы процессора или же блокировкой чип-карты с ее изъятием из обращения. 2 с. и 12 з.п. ф-лы, 2 ил.

Description

Настоящее изобретение относится к защите данных вычислительного устройства от несанкционированных изменений извне, прежде всего к защите данных, хранящихся в ядре вычислительного устройства, соответственно центрального процессора (ЦП). Изобретение может найти применение, в частности, в чип-картах, поскольку их данные должны быть особенно надежно защищены от несанкционированных изменений извне.
Известно, что области памяти вычислительного устройства защищают от несанкционированных изменений, например, путем кодирования передаваемых по шине данных, кодирования хранящихся в памяти данных и т.п. Из DE 3709524 С2 известна, например, программа для контроля содержимого ячеек программной памяти. В соответствии с этой программой каждый раз в начале или в ходе выполнения программы на основании содержимого ячеек памяти вычисляется контрольная сумма, которая затем сравнивается с предварительно сохраненной в программной памяти контрольной суммой, что позволяет выявлять наличие изменений первоначального содержимого ячеек памяти или же изменений, возникающих лишь в процессе работы устройства, и при наличии таких изменений выдавать сообщение об ошибке.
В основу настоящего изобретения была положения задача разработать более эффективный подход по защите данных вычислительного устройства от несанкционированных изменений извне.
Указанная задача решается согласно изобретению с помощью способа, центрального процессора для осуществления этого способа и вычислительного устройства, соответственно чип-карты, которые оснащены подобным центральным процессором, в соответствии с отличительными признаками независимых пунктов формулы изобретения. Предпочтительные варианты осуществления изобретения представлены в соответствующих зависимых пунктах формулы.
Основная идея изобретения состоит в том, что защита данных, хранящихся в ядре вычислительного устройства, т.е. в его центральном процессоре (ЦП), от несанкционированного изменения извне позволяет повысить степень защиты этого вычислительного устройства, поскольку данные хранятся в ядре вычислительного устройства в незакодированном виде и поэтому легко подвержены несанкционированным изменениям.
Для распознавания подобных несанкционированных изменений после отработки центральным процессором какой-либо команды на основании содержимого нескольких регистров ЦП с помощью математической логической операции, например операции исключающее ИЛИ, определяется контрольная сумма, которая сохраняется в памяти в качестве конечной контрольной суммы. Перед отработкой процессором следующей команды вновь вычисляется контрольная сумма, которая является начальной контрольной суммой. Сравнение начальной и конечной контрольных сумм, которые должны совпадать, позволяет определить, вносились ли в содержимое регистров ЦП после выполнения последней команды несанкционированные изменения. В качестве содержимого регистров рассматривается содержимое тех областей памяти ЦП, которые могут принимать состояние, отличное от состояния логического 0, таких, например, как накапливающий регистр, двоичный накапливающий регистр, указатели данных (DPTR, DPL, DPH), регистры (Р0-Р7) банков регистров, регистр слова состояния программы (PSW), указатель стека (SP), регистр специальных функций (SPR) и т.п. в процессоре типа 8051.
В целях дальнейшего повышения защиты от несанкционированного доступа дополнительно при вводе команды можно запускать счетчик, подсчитывающий количество тактов, необходимое для отработки или выполнения команды. Счетчик при этом предпочтительно выполняют на аппаратном уровне.
Логическая схема, которая на основании кода операции выполняемой команды получает информацию о количестве тактов, необходимых для выполнения команды, преобразует эту информацию в показание счетчика. После этого счетчик работает параллельно с выполняемой командой.
Кроме того, проверяется, укладывается ли выполнение отрабатываемой команды в пределы указанного количества тактов. В том случае, если команда не была выполнена в пределах заданного промежутка времени, то, например, прекращается подача тактовых импульсов, что делает невозможным дальнейшее выполнение команд. В другом варианте может также инициироваться сброс и возврат таким образом центрального процессора в исходное состояние.
Аналогичные меры могут приниматься и при преждевременном завершении выполнения команды, т.е. в случае, если счетчик команд еще не достиг порогового значения в тот момент, когда уже был зарегистрирован код новой операции.
Логическая связь между важными для защиты данных регистров может быть реализована на аппаратном или программном уровне. Так, например, формирование контрольной суммы в промежутке времени между двумя последовательными командами может происходить на основании случайных или некоторых определенных событий либо вычисление такой контрольной суммы может происходить постоянно.
Ниже изобретение более подробно рассмотрено со ссылкой на прилагаемые чертежи, на которых показано:
на фиг.1 - структура микроконтроллера на примере процессора 8051 и
на фиг.2 - логическая схема для логического сопряжения нескольких областей памяти центрального процессора.
На фиг.1 показана структура процессора 8051, представляющего собой 8-разрядный процессор. Поскольку известные методы кодирования предусматривают защиту данных от несанкционированного изменения путем их кодирования при передаче по шине или при хранении в памяти, данные хранятся в ядре вычислительного устройства, т.е. в центральном процессоре, в незакодированном виде. Предлагаемый в изобретении способ позволяет определить наличие несанкционированных изменений в одном или нескольких регистрах ЦП.
На фиг.2 в качестве примера показаны подобные важные для защиты данных области памяти ЦП, данные в которых потенциально могут быть подвергнуты несанкционированным изменениям, а именно указатель стека SP, накапливающий регистр АС, двоичный накапливающий регистр ВАС, регистры R0-R7, указатели данных DPL и DPH соответственно для нижней и верхней областей памяти внутреннего запоминающего устройства с произвольной выборкой (ЗУПВ). Эти регистры логически соединяют друг с другом с целью формирования контрольной суммы. Согласно фиг.2 по два 8-разрядных регистра логически связаны между собой вентилем Исключающее ИЛИ (XOR). Так, в частности, благодаря выполнению логической операции Исключающее ИЛИ над содержимым регистров R0 и R2 образуется новая 8-разрядная кодовая комбинация, которая в свою очередь логически объединяется в вентиле Исключающее ИЛИ с 8-разрядной кодовой комбинацией, которая образуется в результате выполнения логической операции Исключающее ИЛИ над содержимым регистров R1 и R7. В результате выполнения последующих логических операций Исключающее ИЛИ над соответствующими 8-разрядными кодовыми комбинациями в результате получают 8-разрядную кодовую комбинацию, которая служит в качестве контрольной суммы и обозначена на фиг.2 как "начальная контрольная сумма" (НКС). Для формирования контрольной суммы вместо логической операции Исключающее ИЛИ, которая является предпочтительной прежде всего с учетом малого объема вычислений, можно, как очевидно, использовать и другие варианты.
В том случае, когда логические операции выполняются над содержимым регистров на аппаратном уровне с помощью логических элементов, контрольная сумма изменяется непосредственно с изменением содержимого регистра. Иными словами, в процессе выполнения отрабатываемой ЦП команды контрольная сумма при необходимости многократно изменяется. Однако решающее значение для осуществления способа имеет только контрольная сумма, полученная после выполнения какой-либо команды и перед выполнением непосредственно следующей команды, поскольку обе эти контрольные суммы (конечная контрольная сумма (ККС), полученная для определенной команды, и начальная контрольная сумма для непосредственно следующей команды) сравниваются между собой в компараторе.
Указанное сравнение осуществляется следующим образом. Контрольная сумма, получаемая в конце выполнения первой команды, сохраняется в качестве конечной контрольной суммы в памяти ЦП. С целью установить, не произошло ли после выполнения первой команды и перед загрузкой в ЦП следующей, второй команды несанкционированного изменения данных в процессоре, параллельно с вводом этой второй команды формируется, как указано в начале описания, начальная контрольная сумма. При этом на первом шаге а) начальная контрольная сумма сравнивается компаратором с хранящейся в памяти конечной контрольной суммой, полученной для выполненной перед этим первой команды.
Если данные в ЦП не подвергались несанкционированному изменению, то начальная и конечная контрольные суммы будут совпадать, а полученное в результате их сравнения значение будет равно нулю. При этом компаратор выдает сигнал, на основании которого на втором шаге б) после выполнения второй команды имеющаяся на данный момент контрольная сумма сохраняется в памяти в качестве новой конечной контрольной суммы, т.е. выполнение второй команды в этом случае не прерывается. Если же в противном случае значение, полученное при сравнении начальной и конечной контрольных сумм, окажется отличным от нуля, то этот факт будет свидетельствовать о несанкционированном изменении хранящихся в ЦП данных. В этом случае по выходному сигналу компаратора вместо выполнения второго шага б) осуществляется переход к шагу в), на котором выдается сообщение об ошибке, по которому в представленном на фиг.2 случае прекращается обработка команд. При этом, например, может быть приостановлена работа процессора, активизирован датчик защиты или блокировки либо в случае чип-карты она может быть заблокирована в терминале.
Описанный выше механизм защиты может быть реализован и исключительно на программном уровне за счет формирования и сравнения друг с другом контрольных сумм, во-первых, в конце выполнения команды, а во-вторых, в начале выполнения следующей команды. Соответствующая программа может храниться в постоянном запоминающем устройстве (ПЗУ), соответственно в стираемом программируемом ПЗУ (СППЗУ) процессора, а конечную контрольную сумму можно сохранять в ЗУПВ процессора, имеющем побитовую адресацию.
Рассмотренный выше способ не обязательно осуществлять перед выполнением каждой команды. В одном из вариантов предусмотрена возможность осуществления способа в зависимости от наступления какого-либо случайного или некоторого определенного события. Согласно одному из вариантов осуществление способа может начинаться в зависимости от времени.
В другом варианте выполнение предусмотренных предлагаемым способом операций может начинаться при соответствии содержимого одного или нескольких регистров ЦП какой-либо предварительно заданной кодовой комбинации.
В другом варианте осуществление способа может начинаться после выполнения некоторого заданного количества команд.
Осуществление способа предпочтительно начинать лишь при условии, когда между командой, после выполнения которой контрольная сумма была сохранена в памяти в качестве конечной контрольной суммы, и начальной контрольной суммой, полученной в начале выполнения непосредственно следующей команды, проходит определенный, достаточно длительный промежуток времени. Такой подход позволяет снизить нагрузку на вычислительное устройство при выполнении программы, предусматривающей выполнение большого количества команд. Если исходить из того, что несанкционированное изменение данных в ЦП, прежде всего в случае чип-карт, будет происходить не во время выполнения программы, а при изъятой из соответствующего терминала чип-карте, то и в этом случае обеспечивается надежное выявление несанкционированных изменений данных в ЦП.

Claims (14)

1. Способ защиты имеющего центральный процессор (ЦП) вычислительного устройства от несанкционированных изменений извне хранящихся в его памяти данных, отличающийся тем, что на основании содержимого регистров ЦП, получаемого в конце выполнения этим процессором какой-либо команды, путем математической логической операции формируют и сохраняют в памяти некоторую конечную контрольную сумму, а на основании содержимого регистров, получаемого перед началом выполнения указанным процессором непосредственно следующей команды, формируют некоторую начальную контрольную сумму, при этом при несовпадении начальной контрольной суммы с конечной контрольной суммой выдают сообщение об ошибке.
2. Способ по п.1, отличающийся тем, что по вводу команды запускают счетчик, подсчитывающий количество тактов, необходимое для выполнения команды, и выдающий сигнал ошибки в том случае, если это количество тактов отличается от заданного количества тактов в большую или меньшую сторону.
3. Способ по п.2, отличающийся тем, что по сигналу ошибки инициируется прерывание или прекращается подача тактовых импульсов.
4. Способ по п.2 или 3, отличающийся тем, что данные о количестве тактов, необходимом для выполнения команды, получают с помощью логической схемы на основании кода операции выполняемой команды.
5. Способ по любому из пп.1-3, отличающийся тем, что математическая логическая операция заключается в выполнении операции Исключающее ИЛИ над содержимым регистров.
6. Способ по любому из пп.1-3, отличающийся тем, что выполнение предусмотренных способом операций начинается при наступлении случайных или некоторых заданных событий.
7. Способ по п.6, отличающийся тем, что выполнение предусмотренных способом операций начинается в зависимости от времени.
8. Способ по п.6, отличающийся тем, что выполнение предусмотренных способом операций начинается в том случае, когда содержимое одного или нескольких регистров ЦП соответствует некоторой предварительно заданной кодовой комбинации.
9. Способ по п.6, отличающийся тем, что выполнение предусмотренных способом операций начинается каждый раз после выполнения заданного количества команд.
10. Центральный процессор (ЦП) вычислительного устройства для осуществления способа по п.1, имеющий схему выполнения логических операций над содержимым нескольких регистров ЦП с помощью логических элементов для формирования контрольной суммы, память для хранения формируемой с помощью логических элементов первой контрольной суммы, компаратор для сравнения сформированной с помощью логических элементов второй контрольной суммы с хранящейся в указанной памяти первой контрольной суммой и устройство управления, предназначенное для управления сохранением первой контрольной суммы в предусмотренной для ее хранения памяти и для управления компаратором.
11. Центральный процессор по п.10, отличающийся тем, что он имеет счетчик, предназначенный для подсчета количества тактов, необходимого для выполнения команд.
12. Центральный процессор по п.10 или 11, отличающийся тем, что он имеет логическую схему для определения на основании кода операции выполняемой команды количества тактов, необходимого для отработки этой команды.
13. Центральный процессор по любому из пп.10-12, отличающийся тем, что он предназначен для применения в вычислительном устройстве.
14. Центральный процессор по любому из пп.10-12, отличающийся тем, что он предназначен для применения в чип-карте.
RU2001130347/09A 1999-04-23 2000-04-19 Защита ядра вычислительного устройства от несанкционированных изменений извне RU2249247C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19918620A DE19918620A1 (de) 1999-04-23 1999-04-23 Sicherung eines Rechnerkerns gegen äußere Manipulationen
DE19918620.0 1999-04-23

Publications (2)

Publication Number Publication Date
RU2001130347A RU2001130347A (ru) 2003-08-20
RU2249247C2 true RU2249247C2 (ru) 2005-03-27

Family

ID=7905707

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001130347/09A RU2249247C2 (ru) 1999-04-23 2000-04-19 Защита ядра вычислительного устройства от несанкционированных изменений извне

Country Status (10)

Country Link
US (1) US6959391B1 (ru)
EP (1) EP1190319B1 (ru)
JP (1) JP4693245B2 (ru)
CN (1) CN1173264C (ru)
AT (1) ATE235082T1 (ru)
AU (1) AU4552600A (ru)
DE (2) DE19918620A1 (ru)
ES (1) ES2190966T3 (ru)
RU (1) RU2249247C2 (ru)
WO (1) WO2000065442A1 (ru)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2327048A1 (en) * 2000-11-28 2002-05-28 Olivier Benoit Method for verifying data integrity in electronic device data processing
DE10105987A1 (de) 2001-02-09 2002-08-29 Infineon Technologies Ag Datenverarbeitungsvorrichtung
DE10122505A1 (de) * 2001-05-10 2002-11-14 Giesecke & Devrient Gmbh Verfahren zum Schützen eines Rechners gegen Manipulation von Registerinhalten und Rechner zum Durchführen des Verfahrens
US7363547B2 (en) * 2003-07-09 2008-04-22 Stmicroeletronics S.A. Error-detection cell for an integrated processor
DE102004021088A1 (de) * 2004-04-29 2005-11-17 Giesecke & Devrient Gmbh Verfahren zum Schützen von Daten eines Datenträgers gegen DFA-Angriffe
KR20060067584A (ko) * 2004-12-15 2006-06-20 삼성전자주식회사 해킹 방지 기능이 있는 스마트 카드
DE102005016801B4 (de) * 2005-04-12 2018-04-26 Robert Bosch Gmbh Verfahren und Rechnereinheit zur Fehlererkennung und Fehlerprotokollierung in einem Speicher
DE102006037810A1 (de) 2006-08-11 2008-02-14 Giesecke & Devrient Gmbh Sichere Programmcodeausführung
US20090187507A1 (en) * 2006-12-20 2009-07-23 Brown Kerry D Secure financial transaction network
US8549260B2 (en) * 2009-01-29 2013-10-01 Infineon Technologies Ag Apparatus for processing data and method for generating manipulated and re-manipulated configuration data for processor
EP2262259A1 (en) 2009-06-08 2010-12-15 Nagravision S.A. Method for monitoring execution of data processing program instructions in a security module
CN105117298A (zh) * 2015-08-10 2015-12-02 中颖电子股份有限公司 一种用于显屏驱动芯片的静电释放保护系统以及方法
US11386234B2 (en) * 2019-12-17 2022-07-12 Nuvoton Technology Corporation Security systems and methods for integrated circuits

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727544A (en) 1986-06-05 1988-02-23 Bally Manufacturing Corporation Memory integrity checking system for a gaming device
DE3644248A1 (de) * 1986-12-23 1988-07-07 Siemens Ag Verfahren zur ueberwachung des programmlaufs eines mikroprozessors
JPH03124278A (ja) * 1989-10-04 1991-05-27 Fukoku:Kk 超音波モータ
JPH052654A (ja) * 1991-06-25 1993-01-08 Nissan Motor Co Ltd マイクロコンピユータの故障検知方法および回路
JP3013868B2 (ja) * 1992-09-02 2000-02-28 船井電機株式会社 コードレス電話におけるメモリ揮発防止システム
DE19610976A1 (de) * 1995-04-05 1996-10-17 Siemens Ag Verfahren zum Erkennen von Computerviren
WO1997004394A1 (en) * 1995-07-14 1997-02-06 Christopher Nathan Drake Computer software authentication, protection, and security system

Also Published As

Publication number Publication date
WO2000065442A1 (de) 2000-11-02
CN1173264C (zh) 2004-10-27
DE50001510D1 (de) 2003-04-24
AU4552600A (en) 2000-11-10
US6959391B1 (en) 2005-10-25
JP4693245B2 (ja) 2011-06-01
EP1190319A1 (de) 2002-03-27
JP2002543492A (ja) 2002-12-17
ES2190966T3 (es) 2003-09-01
ATE235082T1 (de) 2003-04-15
DE19918620A1 (de) 2000-10-26
EP1190319B1 (de) 2003-03-19
CN1348562A (zh) 2002-05-08

Similar Documents

Publication Publication Date Title
RU2249247C2 (ru) Защита ядра вычислительного устройства от несанкционированных изменений извне
US6202176B1 (en) Method of monitoring the correct execution of software programs
US5860099A (en) Stored program system with protected memory and secure signature extraction
CA1153474A (en) Hardware memory write lock circuit
US4405982A (en) Arrangement for monitoring the function of a programmable electronic switching circuit
US5249294A (en) Determination of time of execution of predetermined data processing routing in relation to occurrence of prior externally observable event
US20070136565A1 (en) Stack underflow debug with sticky base
US5559992A (en) Apparatus and method for protecting data in a memory address range
US7228463B2 (en) Method to secure the execution of a program against attacks by radiation or other
CA2037857C (en) Prevention of determination of time of execution of predetermined data processing routine in relation to occurrence of prior observable external event
KR20010042797A (ko) 액세스 제어 기능을 가지는 주변 장치
KR100578459B1 (ko) 예측 불가능 마이크로프로세서 또는 마이크로컴퓨터
US7451485B2 (en) Information processing unit having tamper-resistant system
RU2001130347A (ru) Защита ядра вычислительного устройства от несанкционированных изменений извне
US8161293B2 (en) Protection of the execution of a program executed by an integrated circuit
CN114641769A (zh) 一种处理器的安全度量装置及方法
US5440604A (en) Counter malfunction detection using prior, current and predicted parity
US7533412B2 (en) Processor secured against traps
JP7247638B2 (ja) 電子情報記憶媒体、ｉｃカード、改竄チェック方法、及びプログラム
JPS62106552A (ja) ル−プ検出装置
CN113434247B (zh) 一种java卡虚拟机的安全防护方法
JPS6051141B2 (ja) プログラム暴走検出方式
US20210049261A1 (en) Method for activating sensors in a multi-unit device
JPS63163943A (ja) メモリ書き込み制御方法
JPS6177939A (ja) 情報処理システム

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20070420