JP3013868B2 - コードレス電話におけるメモリ揮発防止システム - Google Patents
コードレス電話におけるメモリ揮発防止システムInfo
- Publication number
- JP3013868B2 JP3013868B2 JP4260749A JP26074992A JP3013868B2 JP 3013868 B2 JP3013868 B2 JP 3013868B2 JP 4260749 A JP4260749 A JP 4260749A JP 26074992 A JP26074992 A JP 26074992A JP 3013868 B2 JP3013868 B2 JP 3013868B2
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- ram
- stored
- data
- slave unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、メモリ揮発防止シス
テムに関し、さらに詳しくは、電源の瞬断やノイズ等に
よりメモリに記憶されているデータが破壊されてもその
影響を簡単な構成により回避できるメモリ揮発防止シス
テムに関するものである。
テムに関し、さらに詳しくは、電源の瞬断やノイズ等に
よりメモリに記憶されているデータが破壊されてもその
影響を簡単な構成により回避できるメモリ揮発防止シス
テムに関するものである。
【０００２】
【従来の技術】図５は、従来のメモリ揮発防止システム
の構成を示すブロック図である。図５において、５１は
システム電源発生部であり、ＡＣ１００Ｖの交流電力を
安定化された例えば５Ｖの直流電力に変換する。５２は
電源断検出回路であり、前記ＡＣ１００Ｖの交流電力あ
るいは５Ｖの直流電力の瞬断を検出しメモリプロテクト
信号や図示していないＣＰＵに割込信号を出力する回路
である。５３はバックアップ用バッテリ、５４は電源切
替回路であり、前記電源断検出回路５２から出力される
メモリプロテクト信号を基に前記システム電源発生部５
１の出力している直流電力を前記バックアップ用バッテ
リ５３の出力する直流電力に切り替え、ＲＡＭ５５に供
給する回路である。
の構成を示すブロック図である。図５において、５１は
システム電源発生部であり、ＡＣ１００Ｖの交流電力を
安定化された例えば５Ｖの直流電力に変換する。５２は
電源断検出回路であり、前記ＡＣ１００Ｖの交流電力あ
るいは５Ｖの直流電力の瞬断を検出しメモリプロテクト
信号や図示していないＣＰＵに割込信号を出力する回路
である。５３はバックアップ用バッテリ、５４は電源切
替回路であり、前記電源断検出回路５２から出力される
メモリプロテクト信号を基に前記システム電源発生部５
１の出力している直流電力を前記バックアップ用バッテ
リ５３の出力する直流電力に切り替え、ＲＡＭ５５に供
給する回路である。
【０００３】このメモリ揮発防止システムでは、ＡＣ１
００Ｖの交流電力あるいは５Ｖの直流電力の瞬断を電源
断検出回路５２が検出すると、電源断検出回路５２はメ
モリプロテクト信号を電源切替回路５４とＲＡＭ５５に
出力し、ＲＡＭ５５をアクセス出来ないようにしてＲＡ
Ｍ５５に記憶されたデータを保護すると共に、電源切替
回路５４によりＲＡＭ５５に供給する電力をシステム電
源発生部５１の出力している直流電力からバックアップ
用バッテリ５３の出力する直流電力に切り替える。ある
いはまた、ＣＰＵに割込信号を出力し、ＣＰＵに割込を
発生させ、ＣＰＵが全ての処理を終了した時点でメモリ
プロテクト信号によりＲＡＭ５５をアクセス不能にして
ＲＡＭ５５に記憶されたデータを保護し、瞬断等の異常
が解消した時点で再スタートする。
００Ｖの交流電力あるいは５Ｖの直流電力の瞬断を電源
断検出回路５２が検出すると、電源断検出回路５２はメ
モリプロテクト信号を電源切替回路５４とＲＡＭ５５に
出力し、ＲＡＭ５５をアクセス出来ないようにしてＲＡ
Ｍ５５に記憶されたデータを保護すると共に、電源切替
回路５４によりＲＡＭ５５に供給する電力をシステム電
源発生部５１の出力している直流電力からバックアップ
用バッテリ５３の出力する直流電力に切り替える。ある
いはまた、ＣＰＵに割込信号を出力し、ＣＰＵに割込を
発生させ、ＣＰＵが全ての処理を終了した時点でメモリ
プロテクト信号によりＲＡＭ５５をアクセス不能にして
ＲＡＭ５５に記憶されたデータを保護し、瞬断等の異常
が解消した時点で再スタートする。
【０００４】
【発明が解決しようとする課題】従来のメモリ揮発防止
システムは以上のように構成されているので、電源の瞬
断やラインノイズによるプログラムの暴走等の異常に対
処するために複雑な回路を構成しなければならない問題
点があった。
システムは以上のように構成されているので、電源の瞬
断やラインノイズによるプログラムの暴走等の異常に対
処するために複雑な回路を構成しなければならない問題
点があった。
【０００５】また電源の瞬断やシステムに影響を与える
ほどのラインノイズが発生したときにＲＡＭをリセット
する方法もあるが、このような方法では、ＣＰＵもリセ
ットされるのでプログラムの先頭から再スタートするこ
とになり、それまで行われていた動作が中断してしまう
問題点があった。
ほどのラインノイズが発生したときにＲＡＭをリセット
する方法もあるが、このような方法では、ＣＰＵもリセ
ットされるのでプログラムの先頭から再スタートするこ
とになり、それまで行われていた動作が中断してしまう
問題点があった。
【０００６】この発明は上記のような課題を解決するた
めになされたもので、電源の瞬断等によるメモリに記憶
されているデータの破壊による影響を簡単な構成により
回避できると共に、見掛け上電源の瞬断やラインノイズ
に影響を受けないメモリ揮発防止システムを提供するこ
とを目的とする。
めになされたもので、電源の瞬断等によるメモリに記憶
されているデータの破壊による影響を簡単な構成により
回避できると共に、見掛け上電源の瞬断やラインノイズ
に影響を受けないメモリ揮発防止システムを提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るコードレ
ス電話におけるメモり揮発防止システムは、親機と子機
とから成り、子機には親機との間で無線回線を設定する
際の各部の制御を行うための、ＣＰＵ、ＲＯＭおよびＲ
ＡＭから成る子機制御部を備えるコードレス電話におい
て、前記子機制御部は、ＲＯＭ内のプログラムを順次実
行完了する毎に、当該命令の実行結果を前記ＲＡＭ内の
動作状態格納エリアとデータ格納エリアに格納すると共
に、動作状態格納エリアとデータ格納エリアに格納され
ている各種データのチェックサムを作成して前記ＲＡＭ
内のチェックサム格納エリアに格納する動作状態記憶手
段と、異常が解消した後、前記ＲＡＭに格納されている
データの誤りを上記チェックサムを基に判定する判定手
段と、その判定手段の判定結果を基に上記データの誤り
がなかったときには上記ＲＡＭ内の動作状態格納エリア
とデータ格納エリアとに記憶された上記異常発生前の動
作状態から子機を再始動し、上記データの誤りが検出さ
れたときには上記ＲＡＭをクリアして前記ＲＯＭ内に格
納されたプログラムの最初に戻って再スタートする再始
動手段とを備えたコードレス電話におけるメモリ揮発防
止システムである。
ス電話におけるメモり揮発防止システムは、親機と子機
とから成り、子機には親機との間で無線回線を設定する
際の各部の制御を行うための、ＣＰＵ、ＲＯＭおよびＲ
ＡＭから成る子機制御部を備えるコードレス電話におい
て、前記子機制御部は、ＲＯＭ内のプログラムを順次実
行完了する毎に、当該命令の実行結果を前記ＲＡＭ内の
動作状態格納エリアとデータ格納エリアに格納すると共
に、動作状態格納エリアとデータ格納エリアに格納され
ている各種データのチェックサムを作成して前記ＲＡＭ
内のチェックサム格納エリアに格納する動作状態記憶手
段と、異常が解消した後、前記ＲＡＭに格納されている
データの誤りを上記チェックサムを基に判定する判定手
段と、その判定手段の判定結果を基に上記データの誤り
がなかったときには上記ＲＡＭ内の動作状態格納エリア
とデータ格納エリアとに記憶された上記異常発生前の動
作状態から子機を再始動し、上記データの誤りが検出さ
れたときには上記ＲＡＭをクリアして前記ＲＯＭ内に格
納されたプログラムの最初に戻って再スタートする再始
動手段とを備えたコードレス電話におけるメモリ揮発防
止システムである。
【０００８】
【作用】この発明におけるメモリ揮発防止システムは、
ＲＡＭに格納されている異常発生前の動作状態に応じた
データと他のデータなどのチェックサムを上記ＲＡＭ内
の所定のエリアに記憶しておき、異常が解消した後、上
記ＲＡＭに格納されているデータの誤りを上記チェック
サムを基に判定し、上記データの誤りがなかったときに
は上記ＲＡＭに記憶された上記異常発生前の動作状態か
ら再始動し、あるいは上記データの誤りが検出されたと
きには上記ＲＡＭをクリアしてプログラムの最初から再
スタートする。
ＲＡＭに格納されている異常発生前の動作状態に応じた
データと他のデータなどのチェックサムを上記ＲＡＭ内
の所定のエリアに記憶しておき、異常が解消した後、上
記ＲＡＭに格納されているデータの誤りを上記チェック
サムを基に判定し、上記データの誤りがなかったときに
は上記ＲＡＭに記憶された上記異常発生前の動作状態か
ら再始動し、あるいは上記データの誤りが検出されたと
きには上記ＲＡＭをクリアしてプログラムの最初から再
スタートする。
【０００９】
【実施例】以下、この発明の一実施例を図について説明
する。図１は、この発明の一実施例のメモリ揮発防止シ
ステムが用いられているコードレス電話機装置の構成を
示すブロック図である。図１において、１はコードレス
電話機装置における親機、２は子機である。
する。図１は、この発明の一実施例のメモリ揮発防止シ
ステムが用いられているコードレス電話機装置の構成を
示すブロック図である。図１において、１はコードレス
電話機装置における親機、２は子機である。
【００１０】親機１は、制御部１ａとインターフェース
回路１ｂと受信部１ｃとシンセサイザー部１ｄと送信部
１ｅと送受信アンテナ１ｆを備えている。また、子機は
ＣＰＵ（２ａ―１）とＲＡＭ（２ａ―２）やＲＯＭ（２
ａ―３）から構成される子機制御部２ａ、さらには操作
部２ｂと子機送信部２ｃと子機シンセサイザー部２ｄと
子機受信部２ｅと子機送受信アンテナ２ｆを備えてい
る。
回路１ｂと受信部１ｃとシンセサイザー部１ｄと送信部
１ｅと送受信アンテナ１ｆを備えている。また、子機は
ＣＰＵ（２ａ―１）とＲＡＭ（２ａ―２）やＲＯＭ（２
ａ―３）から構成される子機制御部２ａ、さらには操作
部２ｂと子機送信部２ｃと子機シンセサイザー部２ｄと
子機受信部２ｅと子機送受信アンテナ２ｆを備えてい
る。
【００１１】親機１の制御部１ａは、子機２との間で無
線回線を設定する際の各部の制御を行うための回路であ
り、受信部１ｃ，シンセサイザー部１ｄ，送信部１ｅを
制御する。インターフェース回路１ｂは、電話回線との
接続等を行う回路である。
線回線を設定する際の各部の制御を行うための回路であ
り、受信部１ｃ，シンセサイザー部１ｄ，送信部１ｅを
制御する。インターフェース回路１ｂは、電話回線との
接続等を行う回路である。
【００１２】一方、子機制御部２ａは、親機１との間で
無線回線を設定する際の各部の制御を行うための回路で
あり、子機送信部２ｃ，子機シンセサイザー部２ｄ，子
機受信部２ｅを制御する。操作部２ｂは、図示していな
いテンキー等の操作キー群や送話器や受話器から構成さ
れている。
無線回線を設定する際の各部の制御を行うための回路で
あり、子機送信部２ｃ，子機シンセサイザー部２ｄ，子
機受信部２ｅを制御する。操作部２ｂは、図示していな
いテンキー等の操作キー群や送話器や受話器から構成さ
れている。
【００１３】図２は、上記子機２に用いられているメモ
リ揮発防止システムの一実施例の構成を示すブロック図
である。図２において、１はシステム電源発生部、２２
は電源断検出回路であり、前記システム電源発生部１か
ら供給される直流電力の瞬断を検出しＣＰＵリセット信
号を出力する回路である。３はバックアップ用バッテリ
である。
リ揮発防止システムの一実施例の構成を示すブロック図
である。図２において、１はシステム電源発生部、２２
は電源断検出回路であり、前記システム電源発生部１か
ら供給される直流電力の瞬断を検出しＣＰＵリセット信
号を出力する回路である。３はバックアップ用バッテリ
である。
【００１４】ＲＯＭ（２ａ―３）にはＣＰＵ（２ａ―
１）が子機２全体を制御するための通常動作を規定する
プログラムや、図４に示すメモリ揮発防止システムの動
作プログラムが格納されている。
１）が子機２全体を制御するための通常動作を規定する
プログラムや、図４に示すメモリ揮発防止システムの動
作プログラムが格納されている。
【００１５】図３は、ＲＡＭ（２ａ―２）に設定される
データ格納エリアを示す説明図であり、１１は現在の動
作状態を示す各種のデータを格納するための動作状態格
納エリアであり、動作状態格納エリアに格納される現在
の動作状態を示す各種のデータとは、スタックポインタ
により指定されているプログラムの現在の実行アドレス
データやＣＰＵ（２ａ―１）内の各種のレジスタ内に格
納されている各種のデータである。
データ格納エリアを示す説明図であり、１１は現在の動
作状態を示す各種のデータを格納するための動作状態格
納エリアであり、動作状態格納エリアに格納される現在
の動作状態を示す各種のデータとは、スタックポインタ
により指定されているプログラムの現在の実行アドレス
データやＣＰＵ（２ａ―１）内の各種のレジスタ内に格
納されている各種のデータである。
【００１６】１２はチェックサム格納エリアであり、動
作状態格納エリア１１とデータ格納エリア１３に格納さ
れているデータのチェックサムが格納されるエリアであ
る。
作状態格納エリア１１とデータ格納エリア１３に格納さ
れているデータのチェックサムが格納されるエリアであ
る。
【００１７】次に動作について図４に示すフローチャー
トを基に説明する。図４は、この実施例のメモリ揮発防
止システムの動作を示すフローチャートである。
トを基に説明する。図４は、この実施例のメモリ揮発防
止システムの動作を示すフローチャートである。
【００１８】まず、通常動作では、ＲＯＭ（２ａ―３）
に格納されている子機２全体を制御するためのプログラ
ムから順次命令を読み出す。そして、読み出してきた命
令を順次実行するわけであるが、ステップＳ４において
実行した１つの命令が完了する毎に、その命令の実行し
た結果の「動作モード」、すなわちスタックポインタに
より指定されているプログラムの現在の実行アドレスデ
ータやＣＰＵ（２ａ―１）内の各種のレジスタ内に格納
されている現在のデータをＲＡＭ（２ａ−２）の動作状
態格納エリア１１に格納する（ステップＳ５）。
に格納されている子機２全体を制御するためのプログラ
ムから順次命令を読み出す。そして、読み出してきた命
令を順次実行するわけであるが、ステップＳ４において
実行した１つの命令が完了する毎に、その命令の実行し
た結果の「動作モード」、すなわちスタックポインタに
より指定されているプログラムの現在の実行アドレスデ
ータやＣＰＵ（２ａ―１）内の各種のレジスタ内に格納
されている現在のデータをＲＡＭ（２ａ−２）の動作状
態格納エリア１１に格納する（ステップＳ５）。
【００１９】次に、動作状態格納エリア１１とデータ格
納エリア１３に格納されている各種データのチェックサ
ムを生成し、チェックサム格納エリアに格納する（ステ
ップＳ６）。
納エリア１３に格納されている各種データのチェックサ
ムを生成し、チェックサム格納エリアに格納する（ステ
ップＳ６）。
【００２０】以上のステップＳ４からステップＳ６まで
の動作を繰り返しながらコードレス電話機装置の子機と
しての通常動作を行う。
の動作を繰り返しながらコードレス電話機装置の子機と
しての通常動作を行う。
【００２１】瞬断や外来ノイズによりＣＰＵ（２ａ−
１）にリセットがかかると（ステップＳ８）、ＣＰＵ
（２ａ−１）は動作を停止し、リセットが解除された時
点でステップＳ９からステップＳ１に移行する。ここ
で、ＣＰＵ（２ａ−１）のリセットが解除されると、最
初にＲＡＭ（２ａ−２）の動作状態格納エリア１１とデ
ータ格納エリア１３に格納されている各種データの合計
を演算して求める（ステップＳ１）。
１）にリセットがかかると（ステップＳ８）、ＣＰＵ
（２ａ−１）は動作を停止し、リセットが解除された時
点でステップＳ９からステップＳ１に移行する。ここ
で、ＣＰＵ（２ａ−１）のリセットが解除されると、最
初にＲＡＭ（２ａ−２）の動作状態格納エリア１１とデ
ータ格納エリア１３に格納されている各種データの合計
を演算して求める（ステップＳ１）。
【００２２】次に、ステップＳ１において求めた合計値
データとチェックサム格納エリア１２に格納されている
チェックサムの比較を行い、一致するか否かを判断する
（ステップＳ２）。一致していないと判断したときに
は、ＲＡＭ（２ａ−２）内のデータをクリアしてイニシ
ャライズを行い（ステップＳ７）、通常動作に移行する
（ステップＳ４）。
データとチェックサム格納エリア１２に格納されている
チェックサムの比較を行い、一致するか否かを判断する
（ステップＳ２）。一致していないと判断したときに
は、ＲＡＭ（２ａ−２）内のデータをクリアしてイニシ
ャライズを行い（ステップＳ７）、通常動作に移行する
（ステップＳ４）。
【００２３】一方、ステップＳ２において一致している
と判断したときには、ＲＡＭ（２ａ−２）に格納されて
いるデータを有効なデータとみなし、動作状態格納エリ
ア１１に格納されている実行アドレスデータやＣＰＵ
（２ａ―１）内の各種のレジスタ内に格納されているデ
ータを夫々所定のスタックポインタレジスタやＣＰＵの
レジスターに転送した後、スタックポインタにより指定
されているアドレスからプログラムの再スタートを行い
（ステップＳ３）、再スタートした前記アドレスからの
通常動作を実行する（ステップＳ４）。
と判断したときには、ＲＡＭ（２ａ−２）に格納されて
いるデータを有効なデータとみなし、動作状態格納エリ
ア１１に格納されている実行アドレスデータやＣＰＵ
（２ａ―１）内の各種のレジスタ内に格納されているデ
ータを夫々所定のスタックポインタレジスタやＣＰＵの
レジスターに転送した後、スタックポインタにより指定
されているアドレスからプログラムの再スタートを行い
（ステップＳ３）、再スタートした前記アドレスからの
通常動作を実行する（ステップＳ４）。
【００２４】すなわち、ステップＳ１とステップＳ２に
おいて最初にＲＡＭ（２ａ−２）に格納されているデー
タが有効であるか否かを判断し、ＲＡＭ（２ａ−２）に
格納されているデータが瞬断や外来ノイズにより破壊さ
れていない状態であるならば、ステップＳ３においてＲ
ＡＭ内のデータを有効とみなし、リセットがかかる直前
まで実行していた動作から再始動することになり、見掛
け上瞬断や外来ノイズによる影響を受けることなく正常
な動作を続行することになる。
おいて最初にＲＡＭ（２ａ−２）に格納されているデー
タが有効であるか否かを判断し、ＲＡＭ（２ａ−２）に
格納されているデータが瞬断や外来ノイズにより破壊さ
れていない状態であるならば、ステップＳ３においてＲ
ＡＭ内のデータを有効とみなし、リセットがかかる直前
まで実行していた動作から再始動することになり、見掛
け上瞬断や外来ノイズによる影響を受けることなく正常
な動作を続行することになる。
【００２５】
【発明の効果】以上のように、この発明によればコード
レス電話において、頻繁に動作状態が変化する子機であ
っても、その動作状態の変化のたびに（命令の実行のた
びに）その動作状態を記憶しておくので、電源の瞬断や
ノイズ等による異常があって、それが解消した後には、
当該異常による影響が実質的なものでなかった場合に
は、直ちに異常が発生する前の状態に復帰することがで
きる。
レス電話において、頻繁に動作状態が変化する子機であ
っても、その動作状態の変化のたびに（命令の実行のた
びに）その動作状態を記憶しておくので、電源の瞬断や
ノイズ等による異常があって、それが解消した後には、
当該異常による影響が実質的なものでなかった場合に
は、直ちに異常が発生する前の状態に復帰することがで
きる。
【図１】この発明の一実施例のメモリ揮発防止システム
が用いられているコードレス電話機装置の構成を示すブ
ロック図である。
が用いられているコードレス電話機装置の構成を示すブ
ロック図である。
【図２】この発明の一実施例のメモリ揮発防止システム
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】ＲＡＭに設定されるデータ格納エリアを示す説
明図である。
明図である。
【図４】この発明の一実施例のメモリ揮発防止システム
の動作を示すフローチャートである。
の動作を示すフローチャートである。
【図５】従来のメモリ揮発防止システムの構成を示すブ
ロック図である。
ロック図である。
２ａ−１ ＣＰＵ（動作モード記憶手段，記憶手段，
判定手段，再始動手段） ２ａ−２ ＲＡＭ １１ 動作状態格納エリア １２ チェックサム格納エリア
判定手段，再始動手段） ２ａ−２ ＲＡＭ １１ 動作状態格納エリア １２ チェックサム格納エリア
Claims (1)
- 【請求項１】親機と子機とから成り、子機には親機との
間で無線回線を設定する際の各部の制御を行うための、
ＣＰＵ、ＲＯＭおよびＲＡＭから成る子機制御部を備え
るコードレス電話において、 前記子機制御部は、ＲＯＭ内のプログラムを順次実行完
了する毎に、当該命令の実行結果を前記ＲＡＭ内の動作
状態格納エリアとデータ格納エリアに格納すると共に、
動作状態格納エリアとデータ格納エリアに格納されてい
る各種 データのチェックサムを作成して前記ＲＡＭ内の
チェックサム格納エリアに格納する動作状態記憶手段
と、異常が解消した後、前記ＲＡＭに格納されているデ
ータの誤りを上記チェックサムを基に判定する判定手段
と、その判定手段の判定結果を基に上記データの誤りが
なかったときには上記ＲＡＭ内の動作状態格納エリアと
データ格納エリアとに記憶された上記異常発生前の動作
状態から子機を再始動し、上記データの誤りが検出され
たときには上記ＲＡＭをクリアして前記ＲＯＭ内に格納
されたプログラムの最初に戻って再スタートする再始動
手段とを備えたコードレス電話におけるメモリ揮発防止
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260749A JP3013868B2 (ja) | 1992-09-02 | 1992-09-02 | コードレス電話におけるメモリ揮発防止システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260749A JP3013868B2 (ja) | 1992-09-02 | 1992-09-02 | コードレス電話におけるメモリ揮発防止システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0683719A JPH0683719A (ja) | 1994-03-25 |
| JP3013868B2 true JP3013868B2 (ja) | 2000-02-28 |
Family
ID=17352211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4260749A Expired - Fee Related JP3013868B2 (ja) | 1992-09-02 | 1992-09-02 | コードレス電話におけるメモリ揮発防止システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3013868B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19918620A1 (de) * | 1999-04-23 | 2000-10-26 | Giesecke & Devrient Gmbh | Sicherung eines Rechnerkerns gegen äußere Manipulationen |
| JP4142048B2 (ja) * | 2006-01-26 | 2008-08-27 | 株式会社三共 | 遊技機 |
| JP4142053B2 (ja) * | 2006-02-17 | 2008-08-27 | 株式会社三共 | 遊技機 |
| JP4142052B2 (ja) * | 2006-02-17 | 2008-08-27 | 株式会社三共 | 遊技機 |
| JP4142055B2 (ja) * | 2006-02-22 | 2008-08-27 | 株式会社三共 | 遊技機 |
| JP4142054B2 (ja) * | 2006-02-22 | 2008-08-27 | 株式会社三共 | 遊技機 |
-
1992
- 1992-09-02 JP JP4260749A patent/JP3013868B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0683719A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09282056A (ja) | ネットワークハイバネーションシステムおよびその制御方法 | |
| JP2002518733A (ja) | 電力異常を回復させるバッテリ式装置 | |
| EP0607919B1 (en) | Power failure protection for a portable telephone | |
| JP3013868B2 (ja) | コードレス電話におけるメモリ揮発防止システム | |
| JP2836600B2 (ja) | 携帯端末装置 | |
| JP3665540B2 (ja) | 操作パネルを備える電子機器 | |
| JPH06326691A (ja) | 無線装置およびそのデータ送信方法 | |
| JP3294004B2 (ja) | 情報機器用デュアル時計システム | |
| JPH06350761A (ja) | ファクシミリ装置 | |
| JP2824105B2 (ja) | 端末用網制御装置 | |
| JP2891893B2 (ja) | 障害発生時における自動復旧の排他制御方式 | |
| JP2817773B2 (ja) | トランザクションを跨がったプログラムループの検出方式 | |
| KR101203544B1 (ko) | 플래쉬 메모리 체크 기능이 구비된 이동통신 단말기 및 그동작방법 | |
| JP2002197074A (ja) | 計算機システム | |
| JPH07336480A (ja) | ファクシミリ装置 | |
| JP2000242329A (ja) | テレメータシステム | |
| JPS61103252A (ja) | 障害解析用メモリ装置 | |
| JPH0535379A (ja) | データ入力制御方法およびデータ処理装置 | |
| KR100230240B1 (ko) | 복합 무선호출 장치 및 그 장치의 무선호출 신호처리 방법 | |
| JP3062124B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JPH0575521A (ja) | 移動体無線電話機の瞬断処理装置 | |
| JPH01260550A (ja) | マイクロコンピュータ | |
| JPH03277578A (ja) | プリンタ | |
| JPH07191783A (ja) | 制御装置 | |
| JPH10333923A (ja) | マイクロコンピュータの割込み制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |