CN1173264C - 保护计算机的核心免受外部窜改的方法 - Google Patents

保护计算机的核心免受外部窜改的方法 Download PDF

Info

Publication number
CN1173264C
CN1173264C CNB008066345A CN00806634A CN1173264C CN 1173264 C CN1173264 C CN 1173264C CN B008066345 A CNB008066345 A CN B008066345A CN 00806634 A CN00806634 A CN 00806634A CN 1173264 C CN1173264 C CN 1173264C
Authority
CN
China
Prior art keywords
verification
instruction
cpu
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008066345A
Other languages
English (en)
Other versions
CN1348562A (zh
Inventor
��Τ����˹
迈克尔·鲍迪施韦勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giesecke and Devrient GmbH
Original Assignee
Giesecke and Devrient GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giesecke and Devrient GmbH filed Critical Giesecke and Devrient GmbH
Publication of CN1348562A publication Critical patent/CN1348562A/zh
Application granted granted Critical
Publication of CN1173264C publication Critical patent/CN1173264C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2101—Auditing as a secondary aspect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Accounting & Taxation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Detection And Correction Of Errors (AREA)
  • Executing Machine-Instructions (AREA)
  • Saccharide Compounds (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Information Transfer Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明涉及一种方法，用于保护计算机的中央处理器，尤其是芯片卡。在CPU执行一条指令之后，多个单独的敏感的寄存器被逻辑组合以形成一个校验和。所述的校验和被存储并用在下一条指令开始处理之前适当形成的校验和进行比较。如果被比较的校验和不能匹配，这表示在两条被处理的指令之间的时间期间CPU的寄存器内容的窜改。在这样一个情形下，对应的错误消息被给出而且处理器停止或卡被没收。

Description

保护计算机的核心免受外部窜改的方法
技术领域
本发明涉及保护计算机免受外部窜改(manipulation)，特别是在计算机核心或中央处理器(CPU)中的数据的保护。本发明特别应用于智能卡，因为它们必须要特别被保护免受外部的窜改。
背景技术
众所周知，通过诸如总线加密、存储区加密等方法保护计算机的存储区免受窜改。DE 37 09 524 C2公开了例如一个测试例程，用于检查一个程序存储器的存储单元的内容。通过在程序运行开始或程序运行过程中形成对存储单元内容的一个校验和并将它与以前存储在程序存储器中的校验和相比较，人们可以检测在原始存储单元内容中的变化以及仅在操作过程中发生的变化，这导致了错误消息。
发明内容
本发明的问题是提出一个更好保护计算机免受外部窜改的方法。
此问题的解决是按照本发明通过根据独立权利要求的特征的一个方法、一个用于执行所述方法的中央处理器、一个带有这样的中央处理器的计算机和智能卡来进行。
按照本发明一个方面，提供了一种用于保护带有中央处理器(CPU)的计算机避免外部的窜改的方法，其特征在于最后校验和通过根据在CPU的指令执行结束时产生的CPU的寄存器内容而形成并被存储，并且初始校验和与在CPU的下一条指令执行的开始时产生的寄存器内容相关地形成，如果初始校验和与最后校验和不匹配，则产生错误消息。
按照本发明另一个方面，提供了一种计算机用的中央处理器(CPU)，用于执行上述方法，该中央处理器包括：通过逻辑元件的CPU的几个寄存器的组合以形成一个校验和；一个校验和存储器，用于存储逻辑元件形成的第一校验和；一个比较器，用于比较逻辑元件形成的第二校验和与存储在存储器中的第一校验和；一个控制器件，用于控制在校验和存储器中的第一校验和的存储并用于控制比较器。
本发明开始于通过保护计算机核心、即计算机的中央处理器中出现的数据免受外部窜改来增加计算机的安全性的想法，因为存在于计算机核心中的数据是未加密的形式并因此易于被窜改。
为了识别这种窜改，人们在一个指令已经被CPU处理后，通过数学组合，例如通过异或操作(XOR操作)，来从计算机的几个寄存器内容确定校验和，并将其存储在存储器中作为最后的校验和。在下一个指令被计算机处理之前，又形成一个校验和，即初始的校验和。通过比较初始校验和和最后校验和——它们必须相匹配，人们可以确定是否CPU的寄存器内容在上一个指令被处理之后被窜改。人们可以使用CPU的可以取非零状态的那些区域的内容作为寄存器内容，如在8051型处理器中的累加器(accu)、B-累加器、数据指针(DPTR、DPL、DPH)、寄存器组的寄存器(R0至R7)程序状态字(PSW)、栈指针(SP)、专用功能寄存器等。
为了进一步增加安全性，人们可以当装载一条指令时，额外启动一个计数器用于对执行指令必要的时钟周期进行计数。该计数器最好是以硬件形式构成。一逻辑单元从指令操作码导出执行必需的时钟周期数并将其转换成计数器值。该计数器随后与被执行指令并行运行。检查是否要执行的该指令在规定的时钟周期内被执行。如果该指令在预定时间周期内未被执行，例如使时钟的提供被停止以便指令的进一步执行不再可能。作为另一选择，复位可以被触发，中央处理器因此复位。如果该指令过早地被执行，即指令计数器的限定值还没有被达到而一个新操作码已经被识别时，也可以采取同样的步骤。
安全相关的寄存器的逻辑组合可以通过硬件或软件实现。在两个连续指令之间的校验和的形成可以基于在例如随机或预定义的事件来实现或一直实现。
附图说明
下面参照附图详细说明本发明，其中：
图1示意了通过8051处理器的示例而给出的微控制器的结构；
图2示意了用于组合中央处理器的几个区域的逻辑。
具体实施方式
图1示意了一个8051处理器的结构，即一个8位处理器。当数据被通过已知的加密方法中的总线加密或存储器加密保护免受窜改的同时，数据以未加密的形式存在于计算机的核心，即中央处理器或CPU中。本发明的方法现在判定是否CPU的一个或多个寄存器已经被窜改。
图2通过示例示意了可能被窜改的CPU的安全相关区域，即栈指针(SP)、累加器AC、B-累加器BAC、寄存器R0至R7、用于内部RAM的上下区域的数据指针DPL和DPH。所述的寄存器被逻辑组合以形成一个校验和。在图2中，两个8位寄存器在每种情况下通过一个异或门(XOR)被组合。因此，寄存器R0和R2的异或产生了一个新的8位码型(pattern)，它又与从寄存器R1和R7的异或产生的8位码型相异或。所产生的8位码型的异或最后产生了一个8位的码型作为一个校验和并被指定为图2中的“初始校验和”。不通过异或，人们当然可以选择其他实施例以形成校验和，尽管采用异或在这方面是有好处的。
如果寄存器的组合被通过逻辑元件以硬件形式执行，当寄存器的内容改变时，校验和立刻改变。即在CPU中处理的一条指令的执行过程中校验和可能多次改变。然而，对于执行该方法关键的仅有的校验和是指令执行以后的那一个和下一条指令执行之前的那一个，因为这两个校验和(一条指令的最后校验和和下一指令的初始校验和)在一比较器中比较。
比较执行如下。在第一条指令执行结尾产生的校验和被存储在CPU的一个存储器中作为最后校验和。为了确定对CPU的窜改是否在所述第一指令执行后和在下一条、第二条指令装入CPU前已经发生，初始校验和如上所述地与所述第二条指令的装载并行地形成。在第一步骤a)中，初始校验和通过一个比较器与来自以前被执行的第一指令的存储在存储器中的最后校验和相比较。如在CPU上没有执行窜改，初始和最后的校验和相匹配而且比较的结果值是0。比较器输出一个信号，在此基础上，当前可用的校验和被存储在存储器中作为第二条指令执行后的步骤b)中的新的最后校验和。即，第二条指令的执行在此情形下未被中断。然而，如果初始校验和和最后校验和的比较产生了一个非零值，可推断一定有对CPU的窜改。比较器的输出随后不是进到第二步骤b)而是进到错误消息c)，它在图2所示的情形下引起指令处理的终止。例如，处理器可以被停止、安全传感器被激活或在智能卡的情况下智能卡被终端扣留。
上述安全机制也可以以软件形式被严格实现，这是通过一方面，在一条指令执行的结尾确定校验和，另一方面，在下一条指令执行的开始处确定校验和，并比较它们。对应的程序可以被存储在例如处理器的ROM或EPROM中，最后的校验和被存储在以位寻址的处理器的RAM中。
所述的方法不需要在要执行的每条指令之前被使用。本发明的一个实施例提供了该方法的执行依赖于随机或预定义的事件。按照第一实施例，该方法可以以依赖时间的形式被触发。
按照本发明的另一个实施例，该方法可以通过与预定码型相对应的CPU的一个或多个寄存器的内容被触发。
本发明的又一个实施例提供了在每个情况下在预定数量的指令处理后要被触发的方法。
一个优选实施例是这样的，该方法只在下列情况被触发，即如果在一个指令与下一个指令的开始执行的初始校验和之间有一个较长的、预定义的时间间隔的情况，所述指令执行后的校验和被存储在存储器中作为最后检验和。这节省了在带有多条指令的程序的执行中宝贵的计算机的运算能力。假设CPU的窜改，尤其是对于智能卡，在程序运行中并未发生，但是在智能卡被从智能卡终端拿出时发生，对CPU的窜改仍然可以通过该后一种实施例的方法可靠地检测。

Claims (14)

1.一种用于保护带有中央处理器(CPU)的计算机避免外部的窜改的方法，其特征在于最后校验和通过根据在CPU的指令执行结束时产生的CPU的寄存器内容而形成并被存储，并且初始校验和与在CPU的下一条指令执行的开始时产生的寄存器内容相关地形成，如果初始校验和与最后校验和不匹配，则产生错误消息。
2.如权利要求1所述的方法，其特征在于在装入指令时，计数器被启动用于对执行该指令必要的时钟周期计数并当预定时钟周期超出或不足时输出一个错误消息。
3.如权利要求2所述的方法，其特征在于该错误信号触发一个中断或导致时钟信号供应的终止。
4.如权利要求2所述的方法，其特征在于执行一指令必需的时钟周期的数量被通过一个逻辑电路从指令操作码获得。
5.如权利要求1所述的方法，其特征在于所述数学组合通过对寄存器内容的异或组合而进行。
6.如权利要求1至5中任一项所述的方法，其特征在于该方法的启动由随机或预定义的事件所触发。
7.如权利要求6所述的方法，其特征在于该方法被以依赖于时间的形式触发。
8.如权利要求6所述的方法，其特征在于该方法当CPU的一个或多个寄存器的内容对应于预定码型时触发。
9.如权利要求6所述的方法，其特征在于该方法在每个情况下预定数量的指令被处理后被触发。
10.一种计算机用的中央处理器(CPU)，用于执行按照权利要求1到6的任一个的方法，包括：
-通过逻辑元件的CPU的几个寄存器的组合以形成一个校验和，
-一个校验和存储器，用于存储逻辑元件形成的第一校验和，
-一个比较器，用于比较逻辑元件形成的第二校验和与存储在存储器中的第一校验和，
-一个控制器件，用于控制在校验和存储器中的第一校验和的存储并用于控制比较器。
11.按照权利要求10的一个中央处理器，其特征在于包括一个计数器，用于对指令执行要求的时钟周期进行计数。
12.按照权利要求10或11的中央处理器，其特征在于包括一个逻辑电路，用于从指令的操作码确定执行指令必要的时钟周期。
13.一个包括按照权利要求10或12的中央处理器的计算机。
14.一个包括按照权利要求10或12的任一个的中央处理器的智能卡。
CNB008066345A 1999-04-23 2000-04-19 保护计算机的核心免受外部窜改的方法 Expired - Fee Related CN1173264C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19918620.0 1999-04-23
DE19918620A DE19918620A1 (de) 1999-04-23 1999-04-23 Sicherung eines Rechnerkerns gegen äußere Manipulationen

Publications (2)

Publication Number Publication Date
CN1348562A CN1348562A (zh) 2002-05-08
CN1173264C true CN1173264C (zh) 2004-10-27

Family

ID=7905707

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008066345A Expired - Fee Related CN1173264C (zh) 1999-04-23 2000-04-19 保护计算机的核心免受外部窜改的方法

Country Status (10)

Country Link
US (1) US6959391B1 (zh)
EP (1) EP1190319B1 (zh)
JP (1) JP4693245B2 (zh)
CN (1) CN1173264C (zh)
AT (1) ATE235082T1 (zh)
AU (1) AU4552600A (zh)
DE (2) DE19918620A1 (zh)
ES (1) ES2190966T3 (zh)
RU (1) RU2249247C2 (zh)
WO (1) WO2000065442A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2327048A1 (en) * 2000-11-28 2002-05-28 Olivier Benoit Method for verifying data integrity in electronic device data processing
DE10105987A1 (de) 2001-02-09 2002-08-29 Infineon Technologies Ag Datenverarbeitungsvorrichtung
DE10122505A1 (de) * 2001-05-10 2002-11-14 Giesecke & Devrient Gmbh Verfahren zum Schützen eines Rechners gegen Manipulation von Registerinhalten und Rechner zum Durchführen des Verfahrens
US7363547B2 (en) * 2003-07-09 2008-04-22 Stmicroeletronics S.A. Error-detection cell for an integrated processor
DE102004021088A1 (de) * 2004-04-29 2005-11-17 Giesecke & Devrient Gmbh Verfahren zum Schützen von Daten eines Datenträgers gegen DFA-Angriffe
KR20060067584A (ko) * 2004-12-15 2006-06-20 삼성전자주식회사 해킹 방지 기능이 있는 스마트 카드
DE102005016801B4 (de) * 2005-04-12 2018-04-26 Robert Bosch Gmbh Verfahren und Rechnereinheit zur Fehlererkennung und Fehlerprotokollierung in einem Speicher
DE102006037810A1 (de) 2006-08-11 2008-02-14 Giesecke & Devrient Gmbh Sichere Programmcodeausführung
US20090187507A1 (en) * 2006-12-20 2009-07-23 Brown Kerry D Secure financial transaction network
US8549260B2 (en) * 2009-01-29 2013-10-01 Infineon Technologies Ag Apparatus for processing data and method for generating manipulated and re-manipulated configuration data for processor
EP2262259A1 (en) 2009-06-08 2010-12-15 Nagravision S.A. Method for monitoring execution of data processing program instructions in a security module
CN105117298A (zh) * 2015-08-10 2015-12-02 中颖电子股份有限公司 一种用于显屏驱动芯片的静电释放保护系统以及方法
US11386234B2 (en) * 2019-12-17 2022-07-12 Nuvoton Technology Corporation Security systems and methods for integrated circuits

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727544A (en) * 1986-06-05 1988-02-23 Bally Manufacturing Corporation Memory integrity checking system for a gaming device
DE3644248A1 (de) * 1986-12-23 1988-07-07 Siemens Ag Verfahren zur ueberwachung des programmlaufs eines mikroprozessors
JPH03124278A (ja) * 1989-10-04 1991-05-27 Fukoku:Kk 超音波モータ
JPH052654A (ja) * 1991-06-25 1993-01-08 Nissan Motor Co Ltd マイクロコンピユータの故障検知方法および回路
JP3013868B2 (ja) * 1992-09-02 2000-02-28 船井電機株式会社 コードレス電話におけるメモリ揮発防止システム
DE19610976A1 (de) * 1995-04-05 1996-10-17 Siemens Ag Verfahren zum Erkennen von Computerviren
WO1997004394A1 (en) * 1995-07-14 1997-02-06 Christopher Nathan Drake Computer software authentication, protection, and security system

Also Published As

Publication number Publication date
ES2190966T3 (es) 2003-09-01
DE50001510D1 (de) 2003-04-24
ATE235082T1 (de) 2003-04-15
EP1190319A1 (de) 2002-03-27
AU4552600A (en) 2000-11-10
JP2002543492A (ja) 2002-12-17
RU2249247C2 (ru) 2005-03-27
JP4693245B2 (ja) 2011-06-01
DE19918620A1 (de) 2000-10-26
CN1348562A (zh) 2002-05-08
EP1190319B1 (de) 2003-03-19
US6959391B1 (en) 2005-10-25
WO2000065442A1 (de) 2000-11-02

Similar Documents

Publication Publication Date Title
CN1173264C (zh) 保护计算机的核心免受外部窜改的方法
RU2137182C1 (ru) Выполнение инструкции обработки данных
EP2996034B1 (en) Execution flow protection in microcontrollers
JP2006522968A (ja) 携帯型データ・キャリアのバーチャル・マシン向けプログラムの制御実行
RU2001130347A (ru) Защита ядра вычислительного устройства от несанкционированных изменений извне
CN112199642B (zh) 一种安卓系统反调试的检测方法、移动终端及存储介质
JPH03175537A (ja) デバッグ用マイクロプロセッサのエラー制御装置
US3618042A (en) Error detection and instruction reexecution device in a data-processing apparatus
WO2001018651A1 (en) Thread-oriented debugging
JPH06324914A (ja) コンピュータの暴走検出方法
KR102603835B1 (ko) 프로세서 시스템의 프로그램 카운터 구조를 보호하고 인터럽트 요청의 처리를 모니터링하기 위한 방법 및 장치
US20080040812A1 (en) Method and Device for Security Loading a Memory and an Associated Memory
US20040098608A1 (en) Processor secured against traps
JPS6051141B2 (ja) プログラム暴走検出方式
US6901354B2 (en) Method and apparatus for command perception by data value sequencing, allowing finite amount of unrelated interim data
JP2865128B2 (ja) メモリ不正アクセス検出方式
CN113434247A (zh) 一种java卡虚拟机的安全防护方法
JP6424473B2 (ja) 演算装置、演算方法、及び演算処理プログラム
US6918037B2 (en) Method and apparatus for command perception by data value sequencing, allowing a bounded total amount of spurious data
DE10304900A1 (de) Schaltung mit Schutz vor manipulativen Angriffen und Verfahren
JPS58141500A (ja) メモリ管理保護方式
JPS62278653A (ja) 記憶保護方式
JPS6385831A (ja) マイクロプロセツサの制御回路
JPH06295254A (ja) Ｃｐｕの暴走検出装置
JPS6324331A (ja) コンピユ−タの暴走検知装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee