JP2003523549A - アルゴリズムを実行する過程で電子回路により遂行される一連の有効オペレーションの安全性を確保する方法 - Google Patents
アルゴリズムを実行する過程で電子回路により遂行される一連の有効オペレーションの安全性を確保する方法Info
- Publication number
- JP2003523549A JP2003523549A JP2000601513A JP2000601513A JP2003523549A JP 2003523549 A JP2003523549 A JP 2003523549A JP 2000601513 A JP2000601513 A JP 2000601513A JP 2000601513 A JP2000601513 A JP 2000601513A JP 2003523549 A JP2003523549 A JP 2003523549A
- Authority
- JP
- Japan
- Prior art keywords
- operations
- algorithm
- valid
- executing
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/007—Encryption, En-/decode, En-/decipher, En-/decypher, Scramble, (De-)compress
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2123—Dummy operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/08—Randomization, e.g. dummy operations or using noise
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
Abstract
Description
ペレーションの安全性を確保する方法に関する。 更に詳細には、本発明は、アルゴリズムを実行する過程で電子回路により遂行
される同一形式の一連の有効オペレーションの安全性を、有効オペレーションの
実行に伴う物理現象を電子回路の外部から観察することを妨げる寄生情報を介在
させることにより、確保する方法に関する。 本発明において、アルゴリズムは、タスクを成し遂げるために必要な一連の作
用として理解されたい。
学と定義することもできる。暗号技術は、構成素子やオペレティングシステムの
物理的安全性と共に、ICカードの安全性の本質的な要素を構成している。暗号
技術は、通信文の暗号化と解読のための技術である暗号作成解読技術を、秘密コ
ードを破る技術である暗号解析技術とを含む。
ードもしくは利用者の認証又は更に通信文の署名のために、様々な機構を実現し
ている。 暗号技術を実現している全手段は、暗号システムを形成している。そのような
暗号システムは、秘密情報、特にデジタル通信文の暗号化と解読のための秘密情
報を含んでいる。
定のパラメータである暗号化キーと解読キーとが記載されている場合も有る。 これら暗号化キーと解読キーを使用するには、それら暗号化キーと解読キーを
特徴付けるいくつかのデータ転送がしばしば必要である。暗号化キーと解読キー
が暗号システムで使用されるとき、デジタルキーとそのほかの秘密情報が、様々
なメモリ又は処理レジスタとモジュールとの間を転送される。レジスタ間、モジ
ュール間、又はレジスタとモジュールとの間の転送は、秘密情報の断片を運ぶ電
流又は磁界が出現することで、外に現れる。その秘密情報の断片が、例えば、暗
号化キーと解読キーに係る場合もある。
異なる部分間の情報交換により生じる電気信号又は磁界を測定すれば、暗号化シ
ステム又は解読システムによるデータ保護に係る秘密情報の断片にアクセスでき
る場合もある。 例えば、その電気信号の1つは、回路の電源コンタクトが内部であるか外部で
あるかに係りなく、回路の電源コンタクトに見い出すことができる。
を統計的に解析することにより、発見できる可能性がある。 一般的に言うならば、電子回路は、その電子回路が遂行するオペレーションに
関係して電気消費をする。従って、この電気消費を測定することによって、電子
回路内の「隠された情報」を見つけ出すことができる。この問題は、どのような
安全確保された構成要素、特に、ICカードの構成要素でも生じる。
れるオペレーションを含むアルゴリズムを電子回路が実行するとき、そして、そ
のオペレーションを一つずつ細かく観察することにより秘密情報を発見できる場
合、上述した電気信号の測定の統計的解析により、電子回路の安全性が阻害され
ることもある。
号を解析しても気づかれなくする、アルゴリズムを実行する過程で電子回路によ
り遂行される一連のオペレーションの安全性を確保する方法が提供せんとするも
のである。
電子回路により遂行される同一形式の一連の有効オペレーションにダミーオペレ
ーションを挿入する。このダミーオペレーションは、有効オペレーションに非常
に似ている。各ダミーオペレーションは、アルゴリズムに実行ごとにランダムな
ラインに挿入される。かくして、比較可能な電流測定値を得ることが非常に困難
になる。
流消費、磁気放射など)が、有効オペレーションと同一又は見かけ上非常に類似
した特徴を有するオペレーションのように構成することもできる。これら物理的
パラメータは特に、回路の電流又は電圧の供給端子で検出できる。この方法では
、本ダミーオペレーションは、サンプルごとには検出不能であり、従って、どん
な統計的な解析も防ぐことができ、又は、少なくとも非常に困難にすることがで
きる。
して、アルゴリズムを実行する過程で電子回路により遂行される同一形式の一連
の有効オペレーションの安全性を確保する方法であって、その一連の有効オペレ
ーションに、同一形式の1つ又はいくつかのダミーオペレーションをランダムに
導入するステップを有することを特徴とする方法に関する。
ンの検出を困難にするために有効オペレーションと同一又は十分に似て見える物
理的な特徴をダミーオペレーションが有するならば、当該アプリケーションに従
い様々な形をとることができる。限定的ではないが、例えば、ダミーオペレーシ
ョンは、計算の実際の実行でもよい。その場合、メモリに計算結果を記録しない
か、又は、当該オペレーションのためには動作しないメモリに計算結果を記録す
る。 かくして、偽計算又はオペレーションの偽部分集合が、ダミーオペレーション
により導入される。
って、以下に述べる選択的な特徴を持つ、上記した方法を実施することを特徴と
する電子装置に関する。
す以下の説明からより明らかになる。しかし、実施の態様は、あくまで例示であ
り、本発明を何ら限定するものではない。
ョンが、アルゴリズムを実行する過程で電子回路により遂行される同一形式の有
効オペレーション間に挿入される。これらダミーオペレーションは、ランダムに
導入される。そして、ダミーオペレーションは、アルゴリズムに伴うどんな有効
オペレーションにも導入できる。 また、1つ又はいくつかのダミーオペレーションを、アルゴリズムに伴う最初
の有効オペレーションの前に、又は、アルゴリズムに伴う最後の有効オペレーシ
ョンの後に、置くこともできる。更に、いくつかの連続するダミーオペレーショ
ンを置くこともできる。
ごとに新たなランダムなオペレーションが導入される。 しかしながら、好ましい実施の態様において、本発明による方法は、2つのオ
ペレーションが連続する有効オペレーションであるか連続するダミーオペレーシ
ョンであるか有効オペレーションとダミーオペレーションとであるかに関係なく
、2つのオペレーションの実行の間に一定した時間間隔を維持する追加ステップ
を有する。かくして、アルゴリズムを実行する過程で電子回路により遂行される
有効オペレーションに伴う電気信号の時間を調べても、ダミーオペレーションの
挿入がはっきりとはわからない。
、アルゴリズムを新たに実行する毎、一定であることが、必須ではないが好まし
い。この場合、従って、アルゴリズムの全実行時間が、アルゴリズムの実行毎、
同一となる。従って、ダミーオペレーションが導入されていることが、最初の解
析ではわからないので、一連の有効オペレーションに対して更に優れた安全性を
与えることができる。
分布させることも可能である。更に、本発明による方法は、オペレーションが順
序づけれているアルゴリズム、すなわち、変更できない順番に有効オペレーショ
ンが並べられたアルゴリズムにも、適用できる。 本発明の好ましい実施の態様における導入されるダミーオペレーションの数は
、遂行されるオペレーションの合計数に対して2%程度である。
Claims (6)
- 【請求項1】 各有効オペレーションがアルゴリズムの1ステップに対応し
て、アルゴリズムを実行する過程で電子回路により遂行される同一形式の一連の
有効オペレーションの安全性を確保する方法であって、その一連の有効オペレー
ションに、同一形式の1つ又はいくつかのダミーオペレーションをランダムに導
入するステップを有することを特徴とする方法。 - 【請求項2】 連続する2つの有効オペレーション又は連続する2つのダミ
ーオペレーション又は連続する有効オペレーションとダミーオペレーションとの
2つのオペレーションの実行の間に一定した時間間隔を維持する追加ステップを
有することを特徴とする、請求項1に記載の同一形式の一連の有効オペレーショ
ンの安全性を確保する方法。 - 【請求項3】 一連の有効オペレーションに導入されるダミーオペレーショ
ンの数は、アルゴリズムを新たに実行する毎、一定であることを特徴とする、請
求項1に記載の同一形式の一連の有効オペレーションの安全性を確保する方法。 - 【請求項4】 暗号作成解読技術の分野での請求項1から請求項3のいずれ
か1項に記載の方法の使用。 - 【請求項5】 請求項1から請求項3のいずれか1項に記載の安全性を確保
する方法を実施することを特徴とする、アルゴリズムを実行するための電子装置
。 - 【請求項6】 請求項1から請求項3のいずれか1項に記載の安全性を確保
する方法を実施することを特徴とする、アルゴリズムを実行するための電子装置
を備えるICカード。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR99/02364 | 1999-02-25 | ||
FR9902364A FR2790347B1 (fr) | 1999-02-25 | 1999-02-25 | Procede de securisation d'un enchainement d'operations realisees par un circuit electronique dans le cadre de l'execution d'un algorithme |
PCT/FR2000/000472 WO2000050977A1 (fr) | 1999-02-25 | 2000-02-25 | Procede de securisation d'un enchainement d'operations realisees par un circuit electronique dans le cadre de l'execution d'un algorithme |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003523549A true JP2003523549A (ja) | 2003-08-05 |
JP4625583B2 JP4625583B2 (ja) | 2011-02-02 |
Family
ID=9542533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000601513A Expired - Fee Related JP4625583B2 (ja) | 1999-02-25 | 2000-02-25 | アルゴリズムを実行する過程で電子回路により遂行される一連の有効オペレーションの安全性を確保する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7188259B1 (ja) |
EP (1) | EP1163562B1 (ja) |
JP (1) | JP4625583B2 (ja) |
FR (1) | FR2790347B1 (ja) |
WO (1) | WO2000050977A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267839A (ja) * | 2008-04-25 | 2009-11-12 | Ntt Data Corp | 暗号処理装置、暗号処理方法及びコンピュータプログラム |
JP2010514032A (ja) * | 2006-12-18 | 2010-04-30 | ジェムアルト エスアー | 実行済みコードにおいて対抗策の実行数を変更可能にする方法 |
JP2011250182A (ja) * | 2010-05-27 | 2011-12-08 | Toshiba Corp | 暗号処理装置 |
JP2015525942A (ja) * | 2012-07-09 | 2015-09-07 | インサイド・セキュア | 探知に対する保護を有するダミーメモリの消去またはプログラム方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10101956A1 (de) * | 2001-01-17 | 2002-07-25 | Infineon Technologies Ag | Verfahren zur Erhöhung der Sicherheit einer CPU |
US20040162993A1 (en) * | 2003-02-13 | 2004-08-19 | Yannick Teglia | Antifraud method of an algorithm executed by an integrated circuit |
DE10307797B4 (de) * | 2003-02-24 | 2010-11-11 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Ermitteln einer Unregelmäßigkeit in einem Ablauf eines Nutzprogramms |
FR2875657B1 (fr) * | 2004-09-22 | 2006-12-15 | Trusted Logic Sa | Procede de securisation de traitements cryptographiques par le biais de leurres. |
KR100706787B1 (ko) * | 2004-11-29 | 2007-04-11 | 삼성전자주식회사 | 향상된 보안 기능을 갖는 스마트 카드 |
WO2006067665A1 (en) * | 2004-12-20 | 2006-06-29 | Philips Intellectual Property & Standards Gmbh | Data processing device and method for operating such data processing device |
FR3015726B1 (fr) * | 2013-12-24 | 2016-01-08 | Morpho | Procede de traitement comparatif securise |
EP3822837B1 (en) * | 2019-11-15 | 2024-01-03 | Shenzhen Goodix Technology Co., Ltd. | Method for increasing security of embedded processors and apparatus performing the method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04223530A (ja) * | 1990-03-20 | 1992-08-13 | General Instr Corp | 以前の観察可能な外部事象の発生に関係する予め定められたデータ処理ルーチンの実行時間決定の阻止 |
JPH1069222A (ja) * | 1996-08-27 | 1998-03-10 | Dainippon Printing Co Ltd | Icカード |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5018027A (en) * | 1989-05-10 | 1991-05-21 | Gse, Inc. | Method of and means for providing information to edit a video tape |
US5249294A (en) * | 1990-03-20 | 1993-09-28 | General Instrument Corporation | Determination of time of execution of predetermined data processing routing in relation to occurrence of prior externally observable event |
US5404402A (en) * | 1993-12-21 | 1995-04-04 | Gi Corporation | Clock frequency modulation for secure microprocessors |
FR2745924B1 (fr) * | 1996-03-07 | 1998-12-11 | Bull Cp8 | Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre |
GB2319705B (en) * | 1996-11-21 | 2001-01-24 | Motorola Ltd | Arrangement for encryption/decryption of data and data carrier incorporating same |
FR2790345B1 (fr) * | 1999-02-25 | 2001-04-27 | St Microelectronics Sa | Circuit et procede pour la securisation d'un coprocesseur dedie a la cryptographie |
-
1999
- 1999-02-25 FR FR9902364A patent/FR2790347B1/fr not_active Expired - Fee Related
-
2000
- 2000-02-25 JP JP2000601513A patent/JP4625583B2/ja not_active Expired - Fee Related
- 2000-02-25 US US09/914,172 patent/US7188259B1/en not_active Expired - Lifetime
- 2000-02-25 EP EP00907725A patent/EP1163562B1/fr not_active Expired - Lifetime
- 2000-02-25 WO PCT/FR2000/000472 patent/WO2000050977A1/fr active Search and Examination
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04223530A (ja) * | 1990-03-20 | 1992-08-13 | General Instr Corp | 以前の観察可能な外部事象の発生に関係する予め定められたデータ処理ルーチンの実行時間決定の阻止 |
JPH1069222A (ja) * | 1996-08-27 | 1998-03-10 | Dainippon Printing Co Ltd | Icカード |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010514032A (ja) * | 2006-12-18 | 2010-04-30 | ジェムアルト エスアー | 実行済みコードにおいて対抗策の実行数を変更可能にする方法 |
JP2009267839A (ja) * | 2008-04-25 | 2009-11-12 | Ntt Data Corp | 暗号処理装置、暗号処理方法及びコンピュータプログラム |
JP2011250182A (ja) * | 2010-05-27 | 2011-12-08 | Toshiba Corp | 暗号処理装置 |
JP2015525942A (ja) * | 2012-07-09 | 2015-09-07 | インサイド・セキュア | 探知に対する保護を有するダミーメモリの消去またはプログラム方法 |
Also Published As
Publication number | Publication date |
---|---|
FR2790347A1 (fr) | 2000-09-01 |
EP1163562B1 (fr) | 2011-05-18 |
EP1163562A1 (fr) | 2001-12-19 |
JP4625583B2 (ja) | 2011-02-02 |
US7188259B1 (en) | 2007-03-06 |
FR2790347B1 (fr) | 2001-10-05 |
WO2000050977A1 (fr) | 2000-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8296577B2 (en) | Cryptographic bus architecture for the prevention of differential power analysis | |
CN100390695C (zh) | 更少信息泄露的设备与方法 | |
Kocher et al. | Introduction to differential power analysis and related attacks | |
Messerges et al. | Examining smart-card security under the threat of power analysis attacks | |
US7194633B2 (en) | Device and method with reduced information leakage | |
JP4625583B2 (ja) | アルゴリズムを実行する過程で電子回路により遂行される一連の有効オペレーションの安全性を確保する方法 | |
CN103903043B (zh) | 一种智能卡三位一体抗侧信道攻击防护方法和系统 | |
US11456855B2 (en) | Obfuscating data at-transit | |
Tunstall | Smart card security | |
BR112013012216B1 (pt) | proteção contra as escutas passivas | |
JP3844116B2 (ja) | 暗号化・復号化装置とicカード | |
Oswald et al. | When reverse-engineering meets side-channel analysis–digital lockpicking in practice | |
Miura et al. | An intermittent-driven supply-current equalizer for 11x and 4x power-overhead savings in CPA-resistant 128bit AES cryptographic processor | |
JP2007328789A (ja) | 入力データに関するアドレスを使用して入力データを符号化するための暗号システム、エラー検出回路、及びそれの動作方法 | |
CN108123792B (zh) | 一种sm4算法电路的功耗加扰方法 | |
Leng | Smart card applications and security | |
CN101588238A (zh) | 制证系统中证件卡的加密和解密的方法 | |
JP2004310752A (ja) | データ処理装置における誤り検出 | |
Masoumi et al. | Efficient implementation of masked AES on side-channel attack standard evaluation board | |
JPWO2005027403A1 (ja) | 情報処理装置 | |
Novak | Side-channel based reverse engineering of secret algorithms | |
Putra et al. | Security analysis of BC3 algorithm for differential power analysis attack | |
Weiner et al. | Security analysis of a widely deployed locking system | |
Matthews | Side-channel attacks on smartcards | |
Mahmoud et al. | Novel algorithmic countermeasures for differential power analysis attacks on smart cards |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100423 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100506 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100526 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100602 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100625 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101007 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |