JPH0365739A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH0365739A JPH0365739A JP1201944A JP20194489A JPH0365739A JP H0365739 A JPH0365739 A JP H0365739A JP 1201944 A JP1201944 A JP 1201944A JP 20194489 A JP20194489 A JP 20194489A JP H0365739 A JPH0365739 A JP H0365739A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- signal
- data
- time
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＣＰＵ等の制御回路を使用した制御装置に関す
るものである。
るものである。
従来の技術
従来のＣＰＵ等の制御回路を使用した制御装置の制御回
路が暴走しているか否かを判別して、暴走を検出する場
合、ＣＰＵからの一定時間毎のアクセス信号によりクロ
ックパ〃ス信号を計数する計数部はリセットされるが、
ＣＰＵ暴走時前記−定時間毎のアクセスが実施されなく
なると計数部が暴走検出信号を発生させるものである。
路が暴走しているか否かを判別して、暴走を検出する場
合、ＣＰＵからの一定時間毎のアクセス信号によりクロ
ックパ〃ス信号を計数する計数部はリセットされるが、
ＣＰＵ暴走時前記−定時間毎のアクセスが実施されなく
なると計数部が暴走検出信号を発生させるものである。
以下に図面を参照しながら前述した様な従来の制御装置
の説明を行う。
の説明を行う。
第２図に於て、７は制御回路であるＣＰＵ部、８はクロ
ック発生部、９は計数部である。
ック発生部、９は計数部である。
以上の様に構成された制御装置について以下にその動作
を説明する。
を説明する。
ＣＰＵ部７は一定時間毎にアクセス信号を発生させ、ク
ロック発生部８はクロックを発生させ、計数部９は前記
クロック発生部８からのフロラクラカウントし、前記Ｃ
ＰＵ部７からのアクセス信号により計数をリセットされ
る。前記アクセメ信号が一定時間以内に入力されない場
合は一定計数完了後信号を発生し、これを暴走検出信号
とするものである。
ロック発生部８はクロックを発生させ、計数部９は前記
クロック発生部８からのフロラクラカウントし、前記Ｃ
ＰＵ部７からのアクセス信号により計数をリセットされ
る。前記アクセメ信号が一定時間以内に入力されない場
合は一定計数完了後信号を発生し、これを暴走検出信号
とするものである。
発明が解決しようとする課題
しかしながら従来の様な構成では、ＣＰＵ部からのアク
セス信号のみで計数部をリセットする為、ＣＰＵ暴走時
にも計数部をアクセスする場合があり、ＣＰＵが暴走し
ていても、これを検出できないことがあった。
セス信号のみで計数部をリセットする為、ＣＰＵ暴走時
にも計数部をアクセスする場合があり、ＣＰＵが暴走し
ていても、これを検出できないことがあった。
課題を解決するための手段
この課題を解決するために本発明は、制御動作を行う制
御回路から所定時間毎に所定のデータを出力するように
し、この制御回路からのデータが所定のデータである場
合には信号を出力する判別手段と、判別手段から信号が
一定時間以上出力されない場合に制御回路が正常に動作
していないとして信号を出力する暴走検出手段を備える
。
御回路から所定時間毎に所定のデータを出力するように
し、この制御回路からのデータが所定のデータである場
合には信号を出力する判別手段と、判別手段から信号が
一定時間以上出力されない場合に制御回路が正常に動作
していないとして信号を出力する暴走検出手段を備える
。
作 用
この構成によって、制御回路が暴走して所定のデータが
所定時間毎に出力されないことで制御回路の暴走と判断
する。
所定時間毎に出力されないことで制御回路の暴走と判断
する。
実施例
以下本発明の一実施例にかける制御装置について、図面
を参照しながら説明する。
を参照しながら説明する。
第１図は本発明の一実施例の構成図を示すものである。
１はＣＰＵ等で構成された制御回路、３は制御回路１か
らの正規アクセスにより定められた手順により順次具な
った定数を発生する定数発生部、４は制御回路１からの
データ値と前記定数発生部２からの数値を比較して一致
した場合一致信号を発生する計数比較部、６は前記比較
計数部４から発生された一致信号と制御回路１からのア
クセス信号を判定して、正規アクセスである場合正規ア
クセス信号を発生する判定部、２はクロック発生部、６
は前記クロ、ツク発生部からのクロックと前記判定部６
からの正規アクセス信号の間隔を判定して、一定時間以
内の正規アクセス信号不達の場合暴走検出信号を発生す
る計数部である。
らの正規アクセスにより定められた手順により順次具な
った定数を発生する定数発生部、４は制御回路１からの
データ値と前記定数発生部２からの数値を比較して一致
した場合一致信号を発生する計数比較部、６は前記比較
計数部４から発生された一致信号と制御回路１からのア
クセス信号を判定して、正規アクセスである場合正規ア
クセス信号を発生する判定部、２はクロック発生部、６
は前記クロ、ツク発生部からのクロックと前記判定部６
からの正規アクセス信号の間隔を判定して、一定時間以
内の正規アクセス信号不達の場合暴走検出信号を発生す
る計数部である。
以上の様に構成された制御装置について以下にその動作
を説明する。正常な時は、制御回路１は、所定時間毎に
判定部６に対してアクセス信号を出力すると同時に定数
発生部３が出力する定数と同一のデータを計数比較部４
に対して出力する。計数比較部４は制御回路１から出力
されるデータと、定数発生部３から出力される定数デー
タを比較し、一致していれば一致信号を出力する。判定
部６は制御回路１からのアクセス信号と計数比較部４か
らの一致信号により正規アクセス信号を出力し、この信
号により定数発生部３はあらかじめ定められた手順によ
り発生する定数を変更する。さらに同信号によシクロツ
ク発生部２より発生するクロック信号を計数する計数部
ｅをリセットさせることにより、以上の動作を一定時間
以内に順次繰り返すことによう、制御回路１の正常動作
時は計数部６はキャリー信号を発生しない。しかし制御
回路の異常動作によシ、一定時間以内に正規のアクセス
及びデータが出力されない場合、計数部ｅはキャリー信
号を発生させ、この信号の出力をもって制御回路の暴走
を検出することが出来る。
を説明する。正常な時は、制御回路１は、所定時間毎に
判定部６に対してアクセス信号を出力すると同時に定数
発生部３が出力する定数と同一のデータを計数比較部４
に対して出力する。計数比較部４は制御回路１から出力
されるデータと、定数発生部３から出力される定数デー
タを比較し、一致していれば一致信号を出力する。判定
部６は制御回路１からのアクセス信号と計数比較部４か
らの一致信号により正規アクセス信号を出力し、この信
号により定数発生部３はあらかじめ定められた手順によ
り発生する定数を変更する。さらに同信号によシクロツ
ク発生部２より発生するクロック信号を計数する計数部
ｅをリセットさせることにより、以上の動作を一定時間
以内に順次繰り返すことによう、制御回路１の正常動作
時は計数部６はキャリー信号を発生しない。しかし制御
回路の異常動作によシ、一定時間以内に正規のアクセス
及びデータが出力されない場合、計数部ｅはキャリー信
号を発生させ、この信号の出力をもって制御回路の暴走
を検出することが出来る。
尚、以上の説明で、制御回路１は、所定時間毎に所定の
データを出力するが、その一方で、装置の制御動作を行
っているものであり、装置としては、ファクシミリや複
写機等の制御回路を備えるものであれば、制御対象に関
らず、本発明は効果を有する。
データを出力するが、その一方で、装置の制御動作を行
っているものであり、装置としては、ファクシミリや複
写機等の制御回路を備えるものであれば、制御対象に関
らず、本発明は効果を有する。
発明の効果
以上の様に本発明は、所定時間毎に所定のデータを出力
するようにした制御回路から、所定時間毎に判定のデー
タが出力されるか否かを判別して、制御回路が暴走して
いるか否かを判別するようにしたので、制御回路が暴走
している場合の、検出精度が向上する。
するようにした制御回路から、所定時間毎に判定のデー
タが出力されるか否かを判別して、制御回路が暴走して
いるか否かを判別するようにしたので、制御回路が暴走
している場合の、検出精度が向上する。
第１図は本発明の一実施例に於けるＣＰＵ暴走検出に関
するブロック図、第２図は従来例にかけるＣＰＵ暴走検
出方法のブロック図である。 １・・・・・・ＣＰＵ部、２・・・・・・クロック発生
部、３・・・・・・定数発生部、４・・・・・・計数比
較部、６・・・・・・判定部、６・・・・・・計数部、
７・・・・・・ＣＰＵ部、８・・・・・・クロック発生
部、９・・・・・・計数部。
するブロック図、第２図は従来例にかけるＣＰＵ暴走検
出方法のブロック図である。 １・・・・・・ＣＰＵ部、２・・・・・・クロック発生
部、３・・・・・・定数発生部、４・・・・・・計数比
較部、６・・・・・・判定部、６・・・・・・計数部、
７・・・・・・ＣＰＵ部、８・・・・・・クロック発生
部、９・・・・・・計数部。
Claims (1)
- 【特許請求の範囲】 制御動作を行いながら所定時間毎に所定のデータを出力
する制御回路と、 前記制御回路からのデータが所定のデータであるか否か
を判別し、所定のデータである場合には信号を出力する
判別手段と、 前記判別手段から信号が一定時間以上出力されない場合
に前記制御回路が正常に動作していないとして信号を出
力する暴走検出手段と、 を有することを特徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201944A JPH0365739A (ja) | 1989-08-02 | 1989-08-02 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201944A JPH0365739A (ja) | 1989-08-02 | 1989-08-02 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0365739A true JPH0365739A (ja) | 1991-03-20 |
Family
ID=16449364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201944A Pending JPH0365739A (ja) | 1989-08-02 | 1989-08-02 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0365739A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434225B1 (ko) * | 2000-08-30 | 2004-06-04 | 고조 노다 | 신발 |
| JP2006226051A (ja) * | 2005-02-21 | 2006-08-31 | Chiyoda Koei Kk | 傾斜地盤安定具及び傾斜地盤安定化工法 |
-
1989
- 1989-08-02 JP JP1201944A patent/JPH0365739A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434225B1 (ko) * | 2000-08-30 | 2004-06-04 | 고조 노다 | 신발 |
| JP2006226051A (ja) * | 2005-02-21 | 2006-08-31 | Chiyoda Koei Kk | 傾斜地盤安定具及び傾斜地盤安定化工法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09305412A (ja) | 最大割り込み禁止期間測定機能を有するマイクロコンピュータ | |
| JPH0365739A (ja) | 制御装置 | |
| JPS6255110B2 (ja) | ||
| JP3145937B2 (ja) | マイクロコンピュータの暴走検出方法 | |
| JPH09114541A (ja) | 割り込み発生時刻確認回路、処理装置 | |
| JPH06225454A (ja) | パルス入力処理装置 | |
| JPH11304938A (ja) | 感震装置 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPH0894660A (ja) | パルス計測装置 | |
| JPS59109867A (ja) | 速度検出装置 | |
| JPS58214951A (ja) | フリ−ランカウンタを用いた計時方式 | |
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JPH05189271A (ja) | 中央処理装置の異常検知装置 | |
| JPH08233842A (ja) | 速度検出装置およびその異常検出方法 | |
| JPH038005A (ja) | タイマ制御方式 | |
| JPH0296840A (ja) | 中央処理装置の暴走防止回路 | |
| JPS61267144A (ja) | プログラム異常検出方式 | |
| JPS62172442A (ja) | マイクロコンピユ−タの暴走検出装置 | |
| JPH11102298A (ja) | タイマ制御方法、その回路、およびそのプログラム記録 媒体 | |
| JPH0337738A (ja) | Ｃｐｕ回路の暴走検出方式 | |
| JPS60225065A (ja) | 車速検出方法 | |
| JPH09113556A (ja) | パルス計測回路及びその計測方法 | |
| JPH01271809A (ja) | 制御パルス信号の入力異常検出装置 | |
| JPH0862336A (ja) | 異常診断機能付き放射線測定装置 | |
| JPH01283641A (ja) | 割込み制御装置 |