JPH05189271A - 中央処理装置の異常検知装置 - Google Patents
中央処理装置の異常検知装置Info
- Publication number
- JPH05189271A JPH05189271A JP4022080A JP2208092A JPH05189271A JP H05189271 A JPH05189271 A JP H05189271A JP 4022080 A JP4022080 A JP 4022080A JP 2208092 A JP2208092 A JP 2208092A JP H05189271 A JPH05189271 A JP H05189271A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- counter
- watchdog
- output
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 プログラムにより作動する中央処理装置（Ｃ
ＰＵ）を用いた装置の信頼性向上を図る。 【構成】 ＣＰＵ１から出力されるウォッチドッグパル
スは、カウンタ３のクリア入力ＣＬＲに供給される。カ
ウンタ３のクロック入力ＣＬＫには、ウォッチドッグパ
ルスの周期より十分短い周期のクロックパルスが供給さ
れる。カウンタ３のキャリー出力ＣＯは、ウォッチドッ
グタイマ２のクリア入力ＣＬＲに接続され、ウォッチド
ッグタイマ２のリセット出力はＣＰＵ１のリセット入力
に接続されている。 【作用】 ウォッチドッグパルスの周期が長くなると、
カウンタ３のキャリー出力パルスの周期も長くなり、ウ
ォッチドッグタイマ２からリセットパルスが出力される
一方、ウォッチドッグパルスの周期が短くなると、カウ
ンタ３のキャリー出力パルスが発生せず、ウォッチドッ
グタイマからリセットパルスが出力される。
ＰＵ）を用いた装置の信頼性向上を図る。 【構成】 ＣＰＵ１から出力されるウォッチドッグパル
スは、カウンタ３のクリア入力ＣＬＲに供給される。カ
ウンタ３のクロック入力ＣＬＫには、ウォッチドッグパ
ルスの周期より十分短い周期のクロックパルスが供給さ
れる。カウンタ３のキャリー出力ＣＯは、ウォッチドッ
グタイマ２のクリア入力ＣＬＲに接続され、ウォッチド
ッグタイマ２のリセット出力はＣＰＵ１のリセット入力
に接続されている。 【作用】 ウォッチドッグパルスの周期が長くなると、
カウンタ３のキャリー出力パルスの周期も長くなり、ウ
ォッチドッグタイマ２からリセットパルスが出力される
一方、ウォッチドッグパルスの周期が短くなると、カウ
ンタ３のキャリー出力パルスが発生せず、ウォッチドッ
グタイマからリセットパルスが出力される。
Description
【０００１】
【産業上の利用分野】本発明は、中央処理装置（以下
「ＣＰＵ」という）のプログラム暴走検知を行う異常検
知装置に関する。
「ＣＰＵ」という）のプログラム暴走検知を行う異常検
知装置に関する。
【０００２】
【従来の技術】ＣＰＵを作動させるプログラムを、その
プログラム中の所定のループをひとまわりする毎にパル
ス（ウォッチドッグパルス）を発生するように構成し、
そのウォッチドッグパルスの周期をウォッチドッグタイ
マで監視するようにした異常検知装置は従来より知られ
ている（例えば特開昭５７−５５４３２号公報）。この
装置において、ウォッチドッグタイマは、ウォッチドッ
グパルスの周期が基準時間より長くなったときに、ＣＰ
Ｕをリセットする信号を出力するものである。
プログラム中の所定のループをひとまわりする毎にパル
ス（ウォッチドッグパルス）を発生するように構成し、
そのウォッチドッグパルスの周期をウォッチドッグタイ
マで監視するようにした異常検知装置は従来より知られ
ている（例えば特開昭５７−５５４３２号公報）。この
装置において、ウォッチドッグタイマは、ウォッチドッ
グパルスの周期が基準時間より長くなったときに、ＣＰ
Ｕをリセットする信号を出力するものである。
【０００３】
【発明が解決しようとする課題】しかしながら、ＣＰＵ
を含む装置のより一層の信頼性向上を図るためには、ウ
ォッチドッグパルスの周期が短くなるようなプログラム
の暴走も検知することが望ましい。
を含む装置のより一層の信頼性向上を図るためには、ウ
ォッチドッグパルスの周期が短くなるようなプログラム
の暴走も検知することが望ましい。
【０００４】本発明はこの点に鑑みなされたものであ
り、ウォッチドッグパルスの周期が短くなるようなプロ
グラムの暴走も検知可能として、ＣＰＵを用いた装置の
信頼性向上を図ることを目的とする。
り、ウォッチドッグパルスの周期が短くなるようなプロ
グラムの暴走も検知可能として、ＣＰＵを用いた装置の
信頼性向上を図ることを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
本発明は、プログラムによって作動する中央処理装置に
接続され、入力されるパルスの発生周期が基準時間より
長いとき、前記中央処理装置をリセットするリセット信
号を出力するウォッチドッグタイマを備えた異常検知装
置において、前記中央処理装置から出力されるウォッチ
ドッグパルスの周期より十分短い周期のクロックパルス
を出力するクロックパルス発生手段と、該クロックパル
スをカウントするカウンタとを設け、前記ウォッチドッ
グパルスによって前記カウンタのカウント値をクリア
し、前記カウンタのカウント値が所定値に達したときに
出力されるキャリー出力パルスを前記ウォッチドッグタ
イマに入力するように構成したものである。
本発明は、プログラムによって作動する中央処理装置に
接続され、入力されるパルスの発生周期が基準時間より
長いとき、前記中央処理装置をリセットするリセット信
号を出力するウォッチドッグタイマを備えた異常検知装
置において、前記中央処理装置から出力されるウォッチ
ドッグパルスの周期より十分短い周期のクロックパルス
を出力するクロックパルス発生手段と、該クロックパル
スをカウントするカウンタとを設け、前記ウォッチドッ
グパルスによって前記カウンタのカウント値をクリア
し、前記カウンタのカウント値が所定値に達したときに
出力されるキャリー出力パルスを前記ウォッチドッグタ
イマに入力するように構成したものである。
【０００６】
【作用】ウォッチドッグパルスの周期が長くなると、カ
ウンタのキャリー出力パルスの周期も長くなり、ウォッ
チドッグタイマからリセットパルスが出力される一方、
ウォッチドッグパルスの周期が短くなると、カウンタの
キャリー出力パルスが発生せず、ウォッチドッグタイマ
からリセットパルスが出力される。
ウンタのキャリー出力パルスの周期も長くなり、ウォッ
チドッグタイマからリセットパルスが出力される一方、
ウォッチドッグパルスの周期が短くなると、カウンタの
キャリー出力パルスが発生せず、ウォッチドッグタイマ
からリセットパルスが出力される。
【０００７】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【０００８】図１は、本発明に係る中央処理装置（ＣＰ
Ｕ）及びその異常検出装置の構成を示すブロック図であ
り、ＣＰＵ１のウォッチドッグパルス出力は第１のカウ
ンタ３のクリア入力ＣＬＲに接続されている。第１のカ
ウンタ３のクロック入力ＣＬＫには、クロック信号発生
器（クロックパルス発生手段）５が接続されており、ク
ロック信号が供給される。クロック信号の周期は、ウォ
ッチドッグパルスＷＰの周期より十分短く設定されてい
る。また第１のカウンタ３のキャリー出力ＣＯはインバ
ータ４を介して、カウンタ３のＥＮ入力に接続され、さ
らにウォッチドッグタイマ２のクリア入力ＣＬＲにも接
続されている。カウンタ３は、ＥＮ入力が低レベルのと
きには、キャリー出力ＣＯのレベルを保持し、クリア入
力ＣＬＲが低レベルから高レベルに変化するときカウン
ト値を値０にもどすとともに、キャリー出力ＣＯを低レ
ベルとする。キャリー出力ＣＯは、カウント値が所定値
ｎＲＥＦ１に達すると低レベルから高レベルに変化す
る。
Ｕ）及びその異常検出装置の構成を示すブロック図であ
り、ＣＰＵ１のウォッチドッグパルス出力は第１のカウ
ンタ３のクリア入力ＣＬＲに接続されている。第１のカ
ウンタ３のクロック入力ＣＬＫには、クロック信号発生
器（クロックパルス発生手段）５が接続されており、ク
ロック信号が供給される。クロック信号の周期は、ウォ
ッチドッグパルスＷＰの周期より十分短く設定されてい
る。また第１のカウンタ３のキャリー出力ＣＯはインバ
ータ４を介して、カウンタ３のＥＮ入力に接続され、さ
らにウォッチドッグタイマ２のクリア入力ＣＬＲにも接
続されている。カウンタ３は、ＥＮ入力が低レベルのと
きには、キャリー出力ＣＯのレベルを保持し、クリア入
力ＣＬＲが低レベルから高レベルに変化するときカウン
ト値を値０にもどすとともに、キャリー出力ＣＯを低レ
ベルとする。キャリー出力ＣＯは、カウント値が所定値
ｎＲＥＦ１に達すると低レベルから高レベルに変化す
る。
【０００９】ウォッチドッグタイマ２のリセット出力Ｒ
ＥＳＥＴは、クリア入力パルスの周期が基準時間ＴＲＥ
Ｆより長いとき低レベルとなるリセットパルスＲＰを出
力し、ＣＰＵ１のリセットパルス入力及び第２のカウン
タ６のクロック入力ＣＬＫに供給する。
ＥＳＥＴは、クリア入力パルスの周期が基準時間ＴＲＥ
Ｆより長いとき低レベルとなるリセットパルスＲＰを出
力し、ＣＰＵ１のリセットパルス入力及び第２のカウン
タ６のクロック入力ＣＬＫに供給する。
【００１０】第２のカウンタ６のキャリー出力ＣＯは、
インバータ７を介してＥＮ入力に接続されている。第２
のカウンタ６は、ＥＮ入力が高レベルのときキャリー出
力ＣＯのレベルを保持する。キャリー出力ＣＯは、リセ
ットパルスＲＰの発生回数が所定値ｎＲＥＦ２に達する
と、高レベルから低レベルに変化し、異常が検知され
る。この第２のカウンタ６のキャリー出力ＣＯの出力信
号は、フェールセーフ信号として、警告表示等に使用さ
れる。
インバータ７を介してＥＮ入力に接続されている。第２
のカウンタ６は、ＥＮ入力が高レベルのときキャリー出
力ＣＯのレベルを保持する。キャリー出力ＣＯは、リセ
ットパルスＲＰの発生回数が所定値ｎＲＥＦ２に達する
と、高レベルから低レベルに変化し、異常が検知され
る。この第２のカウンタ６のキャリー出力ＣＯの出力信
号は、フェールセーフ信号として、警告表示等に使用さ
れる。
【００１１】次に図２〜４を参照して図１の回路の動作
を説明する。
を説明する。
【００１２】ＣＰＵ１が正常に動作しているときには、
図２（ａ）に示すようにウォッチドッグパルスＷＰの周
期ＴＷＰは略一定であり、カウンタ３のカウント値は、
ウォッチドッグパルスＷＰによってクリアされる前に所
定値にｎＲＥＦ１を越える（同図（ｂ））。したがっ
て、第１のカウンタ３のキャリー出力ＣＯには、ウォッ
チドッグパルスＷＰと同一周期のキャリー出力パルスＣ
Ｐが出力される（同図（ｃ））。この場合、キャリー出
力パルスＣＰの周期（＝ＴＷＰ）は、基準時間ＴＲＥＦ
より短いので（同図（ｄ））、ウォッチドッグタイマは
リセットパルスＲＰを出力しない（同図（ｅ））。した
がって、第２のカウンタ６のキャリー出力ＣＯ（フェー
ルセーフ信号）は高レベル状態を維持しＣＰＵ１が正常
であることを示す（同図（ｆ））。
図２（ａ）に示すようにウォッチドッグパルスＷＰの周
期ＴＷＰは略一定であり、カウンタ３のカウント値は、
ウォッチドッグパルスＷＰによってクリアされる前に所
定値にｎＲＥＦ１を越える（同図（ｂ））。したがっ
て、第１のカウンタ３のキャリー出力ＣＯには、ウォッ
チドッグパルスＷＰと同一周期のキャリー出力パルスＣ
Ｐが出力される（同図（ｃ））。この場合、キャリー出
力パルスＣＰの周期（＝ＴＷＰ）は、基準時間ＴＲＥＦ
より短いので（同図（ｄ））、ウォッチドッグタイマは
リセットパルスＲＰを出力しない（同図（ｅ））。した
がって、第２のカウンタ６のキャリー出力ＣＯ（フェー
ルセーフ信号）は高レベル状態を維持しＣＰＵ１が正常
であることを示す（同図（ｆ））。
【００１３】次にＣＰＵ１に異常が発生し、図３（ａ）
に示すようにウォッチドッグパルスＷＰの周期ＴＷＰが
短くなった場合には、第１のカウンタ３のカウント値が
所定値ｎＲＥＦ１に達しないため（同図（ｂ））、キャ
リー出力パルスＣＰが出力されなくなる（同図
（ｃ））。本実施例におけるウォッチドッグタイマ２
は、クリア入力が低レベル状態を継続するときには、基
準時間ＴＲＥＦより長い所定周期でリセットパルスＲＰ
を出力するように構成されているので、同図（ｅ）に示
すようなリセットパルスＲＰが出力される。リセットパ
ルスＲＰの発生数が所定値ｎＲＥＦ２に達すると、第２
のカウンタ６のキャリー出力ＣＯが高レベルから低レベ
ルに変化し、ＣＰＵ１が異常であることを示す（同図
（ｆ））。
に示すようにウォッチドッグパルスＷＰの周期ＴＷＰが
短くなった場合には、第１のカウンタ３のカウント値が
所定値ｎＲＥＦ１に達しないため（同図（ｂ））、キャ
リー出力パルスＣＰが出力されなくなる（同図
（ｃ））。本実施例におけるウォッチドッグタイマ２
は、クリア入力が低レベル状態を継続するときには、基
準時間ＴＲＥＦより長い所定周期でリセットパルスＲＰ
を出力するように構成されているので、同図（ｅ）に示
すようなリセットパルスＲＰが出力される。リセットパ
ルスＲＰの発生数が所定値ｎＲＥＦ２に達すると、第２
のカウンタ６のキャリー出力ＣＯが高レベルから低レベ
ルに変化し、ＣＰＵ１が異常であることを示す（同図
（ｆ））。
【００１４】また、ＣＰＵ１に異常が発生し、図４
（ａ）に示すようにウォッチドッグパルスＷＰの周期Ｔ
ＷＰが長くなった場合には、第１のカウンタ３のカウン
ト値が所定値ｎＲＥＦ１を越えるため（同図（ｂ））、
キャリー出力パルスＣＰが出力されるが、このキャリー
出力パルスＣＰの周期は、ウォッチドッグパルスＷＰの
周期と等しくなるため、基準時間ＴＲＥＦより長くなり
（同図（ｄ））、リセットパルスＲＰが出力される（同
図（ｅ））。図３の場合と同様に、リセットパルスＲＰ
の発生数が所定値ｎＲＥＦ２に達すると、第２のカウン
タ６のキャリー出力ＣＯが高レベルから低レベルに変化
し、ＣＰＵ１が異常であることを示す（同図（ｆ））。
（ａ）に示すようにウォッチドッグパルスＷＰの周期Ｔ
ＷＰが長くなった場合には、第１のカウンタ３のカウン
ト値が所定値ｎＲＥＦ１を越えるため（同図（ｂ））、
キャリー出力パルスＣＰが出力されるが、このキャリー
出力パルスＣＰの周期は、ウォッチドッグパルスＷＰの
周期と等しくなるため、基準時間ＴＲＥＦより長くなり
（同図（ｄ））、リセットパルスＲＰが出力される（同
図（ｅ））。図３の場合と同様に、リセットパルスＲＰ
の発生数が所定値ｎＲＥＦ２に達すると、第２のカウン
タ６のキャリー出力ＣＯが高レベルから低レベルに変化
し、ＣＰＵ１が異常であることを示す（同図（ｆ））。
【００１５】以上のように本実施例によれば、ＣＰＵ１
から出力されるウォッチドッグパルスＷＰの周期が長く
なる異常のみならず、短くなる異常も検知するこてとが
でき、ＣＰＵを用いた装置の信頼性をより一層向上させ
ることができる。
から出力されるウォッチドッグパルスＷＰの周期が長く
なる異常のみならず、短くなる異常も検知するこてとが
でき、ＣＰＵを用いた装置の信頼性をより一層向上させ
ることができる。
【００１６】
【発明の効果】以上詳述したように本発明によれば、ウ
ォッチドッグパルスの周期が長くなると、カウンタのキ
ャリー出力パルスの周期が長くなり、ウォッチドッグタ
イマからリセットパルスが出力される一方、ウォッチド
ッグパルスの周期が短くなると、カウンタのキャリー出
力パルスが発生せず、ウォッチドッグタイマからリセッ
トパルスが出力されるので、ウォッチドッグパルスの周
期が長くなる異常のみならず、短くなる異常も検知する
ことができ、当該中央処理装置を用いた装置の信頼性を
より一層向上させることができる。
ォッチドッグパルスの周期が長くなると、カウンタのキ
ャリー出力パルスの周期が長くなり、ウォッチドッグタ
イマからリセットパルスが出力される一方、ウォッチド
ッグパルスの周期が短くなると、カウンタのキャリー出
力パルスが発生せず、ウォッチドッグタイマからリセッ
トパルスが出力されるので、ウォッチドッグパルスの周
期が長くなる異常のみならず、短くなる異常も検知する
ことができ、当該中央処理装置を用いた装置の信頼性を
より一層向上させることができる。
【図１】本発明の一実施例に係る中央処理装置及びその
異常検知装置のブロック構成図である。
異常検知装置のブロック構成図である。
【図２】図１の装置の作動を説明するためのタイミング
チャートである。
チャートである。
【図３】図１の装置の作動を説明するためのタイミング
チャートである。
チャートである。
【図４】図１の装置の作動を説明するためのタイミング
チャートである。
チャートである。
１ 中央処理装置（ＣＰＵ） ２ ウォッチドッグタイマ ３ カウンタ ５ クロック信号発生器 ６ カウンタ
Claims (1)
- 【請求項１】 プログラムによって作動する中央処理装
置に接続され、入力されるパルスの発生周期が基準時間
より長いとき、前記中央処理装置をリセットするリセッ
ト信号を出力するウォッチドッグタイマを備えた異常検
知装置において、前記中央処理装置から出力されるウォ
ッチドッグパルスの周期より十分短い周期のクロックパ
ルスを出力するクロックパルス発生手段と、該クロック
パルスをカウントするカウンタとを設け、前記ウォッチ
ドッグパルスによって前記カウンタのカウント値をクリ
アし、前記カウンタのカウント値が所定値に達したとき
に出力されるキャリー出力パルスを前記ウォッチドッグ
タイマに入力するように構成したことを特徴とする中央
処理装置の異常検知装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022080A JPH05189271A (ja) | 1992-01-11 | 1992-01-11 | 中央処理装置の異常検知装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022080A JPH05189271A (ja) | 1992-01-11 | 1992-01-11 | 中央処理装置の異常検知装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05189271A true JPH05189271A (ja) | 1993-07-30 |
Family
ID=12072907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4022080A Pending JPH05189271A (ja) | 1992-01-11 | 1992-01-11 | 中央処理装置の異常検知装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05189271A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106528319A (zh) * | 2016-12-02 | 2017-03-22 | 山东有人信息技术有限公司 | 一种可配置喂狗周期的看门狗电路 |
| CN111309508A (zh) * | 2020-02-18 | 2020-06-19 | 西安微电子技术研究所 | 一种嵌入式星载计算机看门狗电路及其工作方法 |
-
1992
- 1992-01-11 JP JP4022080A patent/JPH05189271A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106528319A (zh) * | 2016-12-02 | 2017-03-22 | 山东有人信息技术有限公司 | 一种可配置喂狗周期的看门狗电路 |
| CN106528319B (zh) * | 2016-12-02 | 2024-01-30 | 山东有人物联网股份有限公司 | 一种可配置喂狗周期的看门狗电路 |
| CN111309508A (zh) * | 2020-02-18 | 2020-06-19 | 西安微电子技术研究所 | 一种嵌入式星载计算机看门狗电路及其工作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05189271A (ja) | 中央処理装置の異常検知装置 | |
| JP2811343B2 (ja) | ファンアラーム検出装置 | |
| JP2536789Y2 (ja) | マイクロコンピュータシステムの誤動作防止装置 | |
| JPH0792793B2 (ja) | マイクロコンピユ−タ | |
| JPS61275943A (ja) | コンピユ−タの異常検出装置 | |
| JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
| JPH0365739A (ja) | 制御装置 | |
| JPH05257747A (ja) | Ｃｐｕ監視装置 | |
| JPH04182743A (ja) | マイクロプロセッサの再起動方法 | |
| JPS6242206A (ja) | 異常動作検知回路 | |
| JPH06222961A (ja) | ウォッチドッグタイマ | |
| JPH0894660A (ja) | パルス計測装置 | |
| JPH07146731A (ja) | クロック出力監視方法及びその装置 | |
| JPH04252898A (ja) | ファン回転監視回路 | |
| JPH07244537A (ja) | クロック監視機能を備える情報処理装置 | |
| JPS59146353A (ja) | マイクロプロセツサの故障検出装置 | |
| JPH0277854A (ja) | マイクロプロセッサのリセット方式 | |
| JPH04195352A (ja) | システムバス方式 | |
| JP2004054729A (ja) | システム動作監視回路 | |
| JPH04354033A (ja) | ウォッチドッグ回路 | |
| JPH01199242A (ja) | マイクロコンピュータ系の異常検出装置 | |
| JPH04286036A (ja) | ウォッチドッグタイマ装置 | |
| JPH0520129A (ja) | マイクロプロセツサ監視方式 | |
| JPS6168624A (ja) | クロツク断検出器 | |
| JPH01263709A (ja) | リセット制御装置 |