JPH04195352A - システムバス方式 - Google Patents
システムバス方式Info
- Publication number
- JPH04195352A JPH04195352A JP2327760A JP32776090A JPH04195352A JP H04195352 A JPH04195352 A JP H04195352A JP 2327760 A JP2327760 A JP 2327760A JP 32776090 A JP32776090 A JP 32776090A JP H04195352 A JPH04195352 A JP H04195352A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- fight
- data
- signal
- bus fight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 238000012544 monitoring process Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000000977 initiatory effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 230000006378 damage Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入出力装置および記憶装置から生成されるデー
タが同一バスに送出されるシステムバス方式に関する。
タが同一バスに送出されるシステムバス方式に関する。
従来のシステムバス方式は、各バスの状態が監視されな
いで入出力装置および記憶装置で土盛されたデータがバ
スに送出される構成となっていた。
いで入出力装置および記憶装置で土盛されたデータがバ
スに送出される構成となっていた。
上述した従来のシステムバス方式は、各バスの状態が監
視されないで、入出力装置および記憶装置で生成された
データがバスに送出される構成となっているので、同一
バスでのデータの衝突によるデータ破壊や、プログラム
ネ正動作の原因解析が困難であるという欠点がある。
視されないで、入出力装置および記憶装置で生成された
データがバスに送出される構成となっているので、同一
バスでのデータの衝突によるデータ破壊や、プログラム
ネ正動作の原因解析が困難であるという欠点がある。
本発明のシステムバス方式は、同一バスへそれぞれのデ
ータを送出する複数の装置それぞれからの前記データ送
出のバス制御信号によって前記同一バス上のデータの衝
突を検出し、中央制御装置へ前記データ衝突の検出信号
を送出し、前記データの衝突の検出時点での前記バス制
御信号を保持するバス監視手段を有している。
ータを送出する複数の装置それぞれからの前記データ送
出のバス制御信号によって前記同一バス上のデータの衝
突を検出し、中央制御装置へ前記データ衝突の検出信号
を送出し、前記データの衝突の検出時点での前記バス制
御信号を保持するバス監視手段を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図において、本実施例はバスへデータを送出する各
１１０．メモリ部（図示省略）からのバス制御信号から
、同一バス上のデータの衝突を検出するバスファイト検
出部１１と、検出されたデータの衝突をホストＣＰＵ（
図示省略）に割込みによって通知する割込み発生部１２
とバスファイト発生時の各Ｉ１０もしくはメモリ（図示
省略）のバス制御信号の状態を格納する情報格納部１３
とを有して構成している。
１１０．メモリ部（図示省略）からのバス制御信号から
、同一バス上のデータの衝突を検出するバスファイト検
出部１１と、検出されたデータの衝突をホストＣＰＵ（
図示省略）に割込みによって通知する割込み発生部１２
とバスファイト発生時の各Ｉ１０もしくはメモリ（図示
省略）のバス制御信号の状態を格納する情報格納部１３
とを有して構成している。
次に、本実施例の動作について説明する。
各Ｉ１０．メモリ部で生成されるバス制御信号からバス
ファイト検出部１１にてバスファイトの有無を検出し、
バスファイト発生時に割込み発生部１２に通知し、割込
み発生部１２はホストＣＰＵへの割込み信号を発生する
。
ファイト検出部１１にてバスファイトの有無を検出し、
バスファイト発生時に割込み発生部１２に通知し、割込
み発生部１２はホストＣＰＵへの割込み信号を発生する
。
また、それと同時に、情報格納部１３では各バス制御信
号の状態を保持し、割込み信号によってバスファイトの
発生を認識したホストＣＰＵからの読み出し信号によっ
て、情報格納部１３に保持されているデータが読み出さ
れて、バスファイト発生の起因個所がセンスされる。
号の状態を保持し、割込み信号によってバスファイトの
発生を認識したホストＣＰＵからの読み出し信号によっ
て、情報格納部１３に保持されているデータが読み出さ
れて、バスファイト発生の起因個所がセンスされる。
第２図は第１図の中のバスファイト検出部の構成の一例
を示す図である。
を示す図である。
第２図において、ＧＡＴＥ １〜ｎ（ｎ≧１の整数）は
、各Ｉ１０．メモリ部にて生成されるデータがシステム
バス側に放出されている事を示す信号で、ｎ（ｎ−１）
／２個のＯＲ回路によって、ｎ本から２本摘出のすべて
の組合せで構成され、ｎ本の信号のうち同時に２本以上
のバス制御信号がアクティブとなる状態が発生すると、
最終段のＡＮＤ回路によってバスファイト発生信号が生
成される。生成された信号は、第１図の割込み発生部１
２のフリップフロップ回路のクロックとなって割込み信
号を発生させる。
、各Ｉ１０．メモリ部にて生成されるデータがシステム
バス側に放出されている事を示す信号で、ｎ（ｎ−１）
／２個のＯＲ回路によって、ｎ本から２本摘出のすべて
の組合せで構成され、ｎ本の信号のうち同時に２本以上
のバス制御信号がアクティブとなる状態が発生すると、
最終段のＡＮＤ回路によってバスファイト発生信号が生
成される。生成された信号は、第１図の割込み発生部１
２のフリップフロップ回路のクロックとなって割込み信
号を発生させる。
第３図は第１図の中の情報格納部の構成の一例を示す図
である。
である。
第３図において、バスファイト検出部１１にて生成され
たバスファイト発生信号の発生変化点にてＧＡＴＥＩ〜
ｎの状態をフリップフロップ（Ｆ／Ｆ）回路２００で保
持し、最終段のＯＲ回路１０１〜Ｉｏｎにて、ホストＣ
ＰＵがらの読み出し信号によってバスファイト発生時の
各Ｉ１０゜メモリ部のバス制御信号の状態をセンスする
データが読み出される。
たバスファイト発生信号の発生変化点にてＧＡＴＥＩ〜
ｎの状態をフリップフロップ（Ｆ／Ｆ）回路２００で保
持し、最終段のＯＲ回路１０１〜Ｉｏｎにて、ホストＣ
ＰＵがらの読み出し信号によってバスファイト発生時の
各Ｉ１０゜メモリ部のバス制御信号の状態をセンスする
データが読み出される。
第４図は本実施例の動作の一例を示すタイムチャートで
ある。
ある。
第４図において、Ａ部のバスファイト発生をバスファイ
ト検出部１１にて検出し、立′覧上゛りの変化点によっ
て、割込み信号を発生させる。
ト検出部１１にて検出し、立′覧上゛りの変化点によっ
て、割込み信号を発生させる。
このような本゛実旙例のシステムバス方式により、バス
ファイトの゛発生と、その要因をホストｃｐｕが認識で
きる。 ′ 〔発明の効果〕 以上説明したように本発明は、バス制゛御゛信号によっ
て同一バス上のデータ衝突のバスファイトを検出して中
央制御装置へ通知し、バスファイトの発生要因の情報提
供を行うバス監視手段を有することにより、ハードウェ
アの不正動作の個所を容易に知る事ができ、バスファイ
トによるデータ破壊や、プログラムネ正動作の再発を防
止できる効果がある。
ファイトの゛発生と、その要因をホストｃｐｕが認識で
きる。 ′ 〔発明の効果〕 以上説明したように本発明は、バス制゛御゛信号によっ
て同一バス上のデータ衝突のバスファイトを検出して中
央制御装置へ通知し、バスファイトの発生要因の情報提
供を行うバス監視手段を有することにより、ハードウェ
アの不正動作の個所を容易に知る事ができ、バスファイ
トによるデータ破壊や、プログラムネ正動作の再発を防
止できる効果がある。
第１図は本発明の一実施例を示すブロック図である。
１１・・・バスファーイト検出部、１２・・・割込み発
生部、１３・・・情報格納部。 第２図は第１図の中のバスファイト検出部の構成の一例
を示す図、第３図は第１図の中の情報格納部の構成の一
例を示す図、第、４図は９本実施例の動作の一例を示す
タイムチャートでＩる。
生部、１３・・・情報格納部。 第２図は第１図の中のバスファイト検出部の構成の一例
を示す図、第３図は第１図の中の情報格納部の構成の一
例を示す図、第、４図は９本実施例の動作の一例を示す
タイムチャートでＩる。
Claims (1)
- 同一バスへそれぞれのデータを送出する複数の装置それ
ぞれからの前記データ送出のバス制御信号によって前記
同一バス上のデータの衝突を検出し、中央制御装置へ前
記データ衝突の検出信号を送出し、前記データの衝突の
検出時点での前記バス制御信号を保持するバス監視手段
を有することを特徴とするシステムバス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327760A JPH04195352A (ja) | 1990-11-27 | 1990-11-27 | システムバス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327760A JPH04195352A (ja) | 1990-11-27 | 1990-11-27 | システムバス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04195352A true JPH04195352A (ja) | 1992-07-15 |
Family
ID=18202685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2327760A Pending JPH04195352A (ja) | 1990-11-27 | 1990-11-27 | システムバス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04195352A (ja) |
-
1990
- 1990-11-27 JP JP2327760A patent/JPH04195352A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04195352A (ja) | システムバス方式 | |
| JPH0273451A (ja) | 制御装置 | |
| JP2606615B2 (ja) | コンピュータリセット制御回路およびコンピュータリセット制御方法 | |
| JPS63263547A (ja) | マイクロコンピユ−タ | |
| KR960012981B1 (ko) | 전송시스템의 장애 발생/해제 실시간 처리회로 | |
| JP2834062B2 (ja) | 情報処理システム | |
| JPS6253860B2 (ja) | ||
| JP3015414B2 (ja) | 先入れ先出しメモリの異常解除装置 | |
| JPS61169036A (ja) | システム監視装置 | |
| KR100289098B1 (ko) | 인터럽트 신호통합처리장치 | |
| JPH05189271A (ja) | 中央処理装置の異常検知装置 | |
| JPH05324407A (ja) | Ｃｐｕ監視方式 | |
| JP2005078534A (ja) | 情報処理装置及びシステム障害監視方法 | |
| JPH02226452A (ja) | プロセッサバス監視方式 | |
| JPH033043A (ja) | 半導体装置 | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JPH0748736B2 (ja) | 信号伝送装置 | |
| JPH03266110A (ja) | コンピュータのリセット装置 | |
| JPH0713656A (ja) | 情報処理装置 | |
| JPH0454040A (ja) | 多重通信における優先データ通信システム | |
| JPH05236562A (ja) | 警報収集システム | |
| KR950001487A (ko) | 다수의 장애 소스(Source)를 갖는 시스템에서의 인터럽트 처리장치 | |
| JPS6289160A (ja) | 障害検出機能付コンピユ−タシステム | |
| JPH03147101A (ja) | 誤制御防止付き制御方式 | |
| JPH05233371A (ja) | Ｃｐｕ装置 |