JP2005078534A - 情報処理装置及びシステム障害監視方法 - Google Patents

Abstract

【課題】 ＣＰＵ、メモリ及びカスタム化可能な半導体集積回路で発生したシステム障害について速やかに検知することができる情報処理装置を提供する。
【解決手段】 それぞれにＣＰＵ２、メモリ３及び周辺装置入出力部５が接続された２以上のバスと、これらのバス間で各デバイスから出力されるアドレスストロ−ブ信号（ＡＳ信号）を伝送するバスブリッジ６と、バスブリッジ６を介してバス間で伝送されるＡＳ信号をバスブリッジ６において監視し、このＡＳ信号に基づいてシステム障害の発生を検出する障害検出部７と、障害発生の検出回数を計数するカウンタ１０と、障害発生の検出時刻を記憶する障害情報記憶部９と、検出回数に基づいて障害情報１１を送信する送信処理部８により構成される。
【選択図】 図１

Description

本発明は、情報処理装置及びシステム障害監視方法に係り、さらに詳しくは、プロセッサ、記憶素子、並びに、周辺装置の入出力素子及びバスブリッジを有するカスタム化可能な半導体集積回路からなるＣＰＵボードなどの情報処理装置の改良に関する。

近年、システム機能の大部分をカスタム化可能な半導体集積回路（Application Specific IC）で構成した情報処理装置が広く普及している。この様なカスタムＩＣで構成された情報処理装置において、動作異常などのシステム障害が発生した場合、有効な情報が失われる前に速やかに障害原因を特定するため、障害発生の時刻などの障害情報を情報処理装置外に通知することは重要である。特に、カスタム化可能な半導体集積回路内の周辺装置の入出力素子やバスブリッジで発生した障害についての障害情報を通知することはシステム機能の検証に欠かせない。しかし、この様なシステム障害を検出通知するための簡単で有効な手段がなかった。

従来の情報処理装置においてシステム障害を監視するものとしては、例えば、特許文献１に記載のデジタルシステムがある。このデジタルシステムは、システム内のＣＰＵの動作を監視し、動作異常などの障害が発生すると、バウンダリスキャンによりカスタム化可能な半導体集積回路内のレジスタの内容を読み出すものである。従って、カスタム化可能な半導体集積回路内の周辺装置入出力素子やバスブリッジで発生した障害について検出通知できるものではない。
特開２０００−１４８５３２号公報

上述した通り、従来の情報処理装置では、情報処理装置を構成するプロセッサ、記憶素子、並びに、周辺装置入出力素子及びバスブリッジを有するカスタム化可能な半導体集積回路において発生したシステム障害を検出通知することができないという問題があった。

本発明は、上記事情に鑑みてなされたものであり、保守性を向上させた情報処理装置及びシステム障害監視方法を提供することを目的としている。特に、カスタム化可能な半導体集積回路内で発生したシステム障害についても速やかに検知することができる情報処理装置を提供することを目的としている。

本発明による情報処理装置は、それぞれにデバイスが接続された２以上のバスと、これらのバス間でデバイスから出力される制御信号を伝送するバス接続制御手段と、上記バス接続制御手段を介して上記バス間で伝送される制御信号をバス接続制御手段において監視し、この制御信号に基づいてシステム障害の発生を検出する障害検出手段と、障害発生の検出結果に基づいて、障害情報を送信する障害情報送信手段により構成される。

この様な構成によれば、バス間で伝送される制御信号をバス接続制御手段において監視することによりシステム障害の発生の検出が行われるので、デバイス間におけるトランザクションに応じて伝送される制御信号を効果的に監視することができる。すなわち、バス接続制御手段において監視するだけでよいので、各デバイスとバス接続制御手段との間でそれぞれ制御信号を監視するのに比べて、各デバイス及びバス接続制御手段において発生したシステム障害を検出するための構成を簡素なものとすることができる。特に、デバイスがプロセッサ、記憶素子及び周辺装置の入出力素子である場合、制御信号としてのアドレスストローブ信号に基づいて障害発生の検出が行われるようにすれば、通常、アドレスストローブ信号は各デバイス及びバス接続制御手段が正常に動作していれば出力される信号なので、障害発生を確実に検出することができる。

本発明による情報処理装置は、上記構成に加え、障害発生の検出回数を計数する計数手段を備え、上記障害検出手段が、アドレスストローブ信号を所定の周期で監視し、信号出力の停止に基づいて障害発生を検出し、上記障害情報送信手段が、上記検出回数に基づいて障害情報を送信するように構成される。この様な構成によれば、信号出力の停止に基づいて障害発生の検出が行われ複雑な信号処理を伴わないので、障害検出手段を簡素な構成とすることができる。また、障害発生の検出回数に基づいて障害情報が送信されるので、検出ごとに送信するのに比べて送信回数を絞り込むことができる。

本発明によるシステム障害監視方法は、それぞれにデバイスが接続された２以上のバス間でデバイスから出力される制御信号を伝送するバス接続制御ステップと、上記バス間で伝送される制御信号をバス間における伝送時に監視し、この制御信号に基づいてシステム障害の発生を検出する障害検出ステップと、障害発生の検出結果に基づいて、障害情報を送信する障害情報送信ステップにより構成される。この様な構成によれば、バス間で伝送される制御信号をバス間における伝送時に監視することによってシステム障害の発生の検出が行われるので、デバイス間で伝送される制御信号を効果的に監視することができる。

本発明による情報処理装置及びシステム障害監視方法によれば、バス間で伝送される制御信号をバス接続制御手段において監視することによりシステム障害の発生の検出が行われるので、簡素な構成でありながら、障害発生を確実に検出することができる。特に、周辺装置の入出力素子及びバス接続制御手段を有するカスタム化可能な半導体集積回路内で発生したシステム障害についても速やかに検知することができるので、システムの保守性を向上させることができる。

実施の形態１．
図１は、本発明の実施の形態１によるＣＰＵボードを含む情報処理システムの一構成例を示したブロック図である。本実施の形態のＣＰＵボード１は、ボード状の情報処理装置であり、ボード内において発生したシステム障害についての障害情報１１をパーソナルコンピュータＡ１に対して送信することができる。パーソナルコンピュータＡ１では、ＣＰＵボード１から通知された障害情報１１に基づいてＣＰＵボード１の信頼性などを評価することができる。

ＣＰＵボード１は、各種演算を行う演算用プロセッサであるＣＰＵ２と、その演算結果などを記憶する記憶素子であるメモリ３と、カスタム化可能な半導体集積回路の１つであるＦＰＧＡ４とを備え、このＦＰＧＡ（Field Programmable Gate Array）４は、複数の周辺装置入出力部５、バスブリッジ６、障害検出部７、送信処理部８、障害情報記憶部９及びカウンタ１０からなる。ＦＰＧＡ４は、ユーザ側において多数の論理ゲート間の配線を容易に書き換えられるセミカスタムＩＣである。

周辺装置入出力部５は、キー入力装置、表示装置、磁気記憶装置及び通信装置などの周辺装置Ａ２の入出力を制御する入出力素子である。各種周辺装置Ａ２は、それぞれ周辺装置入出力部５を介してバスブリッジ６に接続される。

バスブリッジ６は、２以上のバス間でデバイスから出力される制御信号を伝送するバス接続制御手段であり、ＣＰＵ２、メモリ３及び周辺装置入出力部５がそれぞれバスを介して接続されている。このバスブリッジ６では、入出力時の動作速度に差がある場合にデバイス間で整合をとる処理や、プロトコルの変換を伴った接続切替処理が行われる。例えば、高速バスと低速バスとの間で整合をとる接続制御が行われる。

ＣＰＵ２、メモリ３及び周辺装置入出力部５間におけるデータ伝送の際には、制御信号としてアドレスストローブ（Address Strobe）信号がバスブリッジ６を介して伝送される。アドレスストローブ（ＡＳ）信号は、アドレスを取り込むタイミングを指示するタイミング信号であり、通常、ＣＰＵ２、周辺装置入出力部５及びバスブリッジ６によってトランザクションに同期して出力され、デバイス間で伝送される。例えば、バスブリッジ６がＣＰＵ２からのアクセス要求に応じて周辺装置入出力部５に対してＡＳ信号をドライブする。

障害検出部７は、バスブリッジ６を介して伝送されるＡＳ信号に基づいて、システム障害の発生の検出を行っている。障害発生の検出は、ＡＳ信号を所定の周期で監視することにより行われ、この監視期間内にＡＳ信号が出力されなかった場合、信号出力が停止したとみなされる。この様なＡＳ信号の出力停止に基づいて、ＣＰＵ２、メモリ３、周辺装置入出力部５及びバスブリッジ６における動作異常などのシステム障害の発生が検出される。つまり、バスブリッジ６を介して伝送されるＡＳ信号を監視することによって、ＣＰＵ２、メモリ３、並びに、ＦＰＧＡ４内の周辺装置入出力部５及びバスブリッジ６で発生したシステム障害を効果的に検出することができる。

送信処理部８は、障害情報を記憶させるとともに、システム障害発生の検出回数に基づいて、障害情報の送信を行っている。この障害情報は、障害検出部７によるシステム障害発生の検出結果に基づいて障害情報記憶部９に書き込まれ、例えば、障害発生の検出時刻データ及びカウント数が障害情報として記憶される。また、障害発生の検出回数は、カウンタ（計数手段）１０をインクリメントすることにより計数され、この検出回数に基づいて、障害情報１１がＣＰＵボード１外のパーソナルコンピュータＡ１に対して送信される。パーソナルコンピュータＡ１では、この障害情報１１に基づいて、障害発生を速やかに検知することができるとともに、ＣＰＵボード１の信頼性などを評価することができる。

ここでは、ＡＳ信号がシステム障害によらず偶然に上記監視期間中出力されなかった場合も、システム障害とみなされるので、この様な場合を考慮して、監視期間及び検出回数が定められるものとする。例えば、検出回数が２以上の所定数（例えば、５回）となった時点で障害情報１１が送信される。この様にすれば、検出ごとに送信するのに比べて送信回数が低減されるので、パーソナルコンピュータＡ１での処理負担を削減することができる。また、監視期間を長くすれば誤検出の割合を低減することができると考えられるが、障害発生時刻と検出時刻とのタイムラグが大きくなってしまう。そこで、監視期間を短く設定して障害情報を所定数蓄積することにより、障害発生時刻を高精度で特定することができる。なお、カウンタ１０は、ＣＰＵボード１の起動と同時にリセットされるものとする。

図２のステップＳ１０１〜Ｓ１０８は、図１のＣＰＵボードにおけるシステム障害の監視動作の一例を示したフローチャートである。まず、ＣＰＵボード１の起動と同時にカウンタ１０がリセットされる（ステップＳ１０１，Ｓ１０２）。次に、障害検出部７は、バスブリッジ６を介してＣＰＵ２、メモリ３及び周辺装置入出力部５間で伝送されるＡＳ信号を監視し、ＡＳ信号が正常に出力されているか否かを判別する（ステップＳ１０３，Ｓ１０４）。

このとき、所定の監視期間内にＡＳ信号が出力されれば、トランザクションに応じてＣＰＵ２、メモリ３、周辺装置入出力部５及びバスブリッジ６が正常に機能していると判別され、所定の周期でＡＳ信号の監視が続けられる。一方、所定の監視期間内にＡＳ信号が出力されなければ、信号出力が停止したとみなし、ＣＰＵ２、メモリ３、周辺装置入出力部５及びバスブリッジ６においてシステム障害が発生したと判別される。

送信処理部８は、障害検出部７によりシステム障害が検出されると、障害発生の時刻データ及びカウント数を障害情報１１として障害情報記憶部９に記憶させる（ステップＳ１０５）。このとき、カウンタ１０がインクリメントされ、障害発生の検出回数が記録される（ステップＳ１０６）。

この検出回数が５回となるまでは、ステップＳ１０３からステップＳ１０６の処理手順が繰り返される（ステップＳ１０７）。送信処理部８は、検出回数が５回となると、障害情報１１をパーソナルコンピュータＡ１に対して送信する（ステップＳ１０８）。

本実施の形態によれば、バスブリッジ６を介して伝送されるＡＳ信号に基づいて、システム障害の発生の検出が行われるので、ＣＰＵ２、メモリ３及び周辺装置入出力部５間におけるトランザクションに応じて伝送されるＡＳ信号を効果的に監視することができ、ＣＰＵ２、メモリ３、周辺装置入出力部５及びバスブリッジ６におけるシステム障害の発生を確実に検出することができる。また、障害発生の検出回数に基づいて、障害情報１１の送信が行われるので、送信回数を低減することができる。また、障害検出部７、送信処理部８、障害情報記憶部９及びカウンタ１０をＦＰＧＡ４内に設けたので、簡素な構成とすることができる。

なお、本実施の形態では、バスブリッジ６を介して伝送されるＡＳ信号を包括的に監視する場合の例について説明したが、本発明はこれに限られるものではない。すなわち、ＣＰＵ２、周辺装置入出力部５及びバスブリッジ６が出力するＡＳ信号を個別に監視するようなものであっても良い。この場合、例えば、周辺装置入出力部５がバスブリッジ６に対して出力するＡＳ信号の出力停止から、周辺装置入出力部５における障害発生を検出することができるので、障害発生場所の特定が可能となる。従って、障害情報としてＡＳ信号の生成元データを含めることによって、障害発生場所を特定することができる。

また、本実施の形態では、障害発生の検出回数が所定数となった時点で障害情報１１が送信される場合について説明したが、本発明はこれに限られるものではない。例えば、明らかに動作異常と考えられる程度に十分長い一定期間内にＡＳ信号が出力されなかった場合に、カウンタ１０のカウント数にはよらずに障害情報が送信されるようなものであっても良い。この様にすれば、速やかにシステム障害の発生を検知することができる。

また、本実施の形態では、ＡＳ信号を監視する場合について説明したが、本発明はこれに限られるものではない。例えば、バスブリッジ６がＰＣＩバスを介してデバイスと接続されている場合に、バスブリッジ６を介して伝送されるフレーム信号を監視するようなものであっても良い。この様にしても、トランザクションに応じてドライブされる様子を監視することができ、システム障害の発生を効果的に検知することができる。

また、本実施の形態では、バスブリッジ６にＣＰＵ２、メモリ３及び周辺装置入出力部５がそれぞれ接続される場合について説明したが、本発明はこれに限られるものではない。例えば、ＣＰＵ及びメモリなどが接続される高速バスと、複数の周辺装置入出力部などが接続される低速バスとの間にバスブリッジが設けられるようなものであっても良い。図３は、本発明による情報処理装置の他の構成例を示したブロック図である。この情報処理装置２０では、ＣＰＵ２及びメモリ３が接続された高速バス２２と、複数の周辺装置入出力部５が接続された低速バス２３との間にバスブリッジ２１が設けられ、動作速度が異なるバス間で接続制御が行われる。この様な構成によっても、バスブリッジ２１を介して伝送されるＡＳ信号を監視することにより、システム障害の発生を効果的に検出することができる。

本発明の実施の形態１による情報処理システムの一構成例を示したブロック図である。 図１のＣＰＵボードにおけるシステム障害の監視動作の一例を示したフローチャートである。 本発明による情報処理装置の他の構成例を示したブロック図である。

符号の説明

１ ＣＰＵボード、２ ＣＰＵ、３ メモリ、４ ＦＰＧＡ、５ 周辺装置入出力部、
６，２１ バスブリッジ、７ 障害検出部、８ 送信処理部、９ 障害情報記憶部、
１０ カウンタ、１１ 障害情報、２０ 情報処理装置、２２ 高速バス、
２３ 低速バス、Ａ１ パーソナルコンピュータ、Ａ２ 周辺装置

Claims (6)

1. それぞれにデバイスが接続された２以上のバスと、
   これらのバス間でデバイスから出力される制御信号を伝送するバス接続制御手段と、
   上記バス接続制御手段を介して上記バス間で伝送される制御信号をバス接続制御手段において監視し、この制御信号に基づいてシステム障害の発生を検出する障害検出手段と、
   障害発生の検出結果に基づいて、障害情報を送信する障害情報送信手段とを備えたことを特徴とする情報処理装置。
2. 上記デバイスがプロセッサ、記憶素子及び周辺装置入出力素子であり、
   上記バス接続制御手段は、これらのデバイスについてバス間の接続を制御し、
   上記障害検出手段は、制御信号としてのアドレスストローブ信号に基づいて、障害発生を検出することを特徴とする請求項１に記載の情報処理装置。
3. 障害発生の検出回数を計数する計数手段を備え、
   上記障害検出手段は、アドレスストローブ信号を所定の周期で監視し、信号出力の停止に基づいて障害発生を検出し、
   上記障害情報送信手段は、上記検出回数に基づいて障害情報を送信することを特徴とする請求項２に記載の情報処理装置。
4. 上記障害検出手段、障害情報送信手段及び計数手段が、上記周辺装置入出力素子及びバス接続制御手段を有するカスタム化可能な半導体集積回路内に設けられることを特徴とする請求項３に記載の情報処理装置。
5. 障害発生の検出時刻を記憶する障害情報記憶手段を備え、
   上記障害情報送信手段は、障害情報として上記検出時刻を送信することを特徴とする請求項１に記載の情報処理装置。
6. それぞれにデバイスが接続された２以上のバス間でデバイスから出力される制御信号を伝送するバス接続制御ステップと、
   上記バス間で伝送される制御信号をバス間における伝送時に監視し、この制御信号に基づいてシステム障害の発生を検出する障害検出ステップと、
   障害発生の検出結果に基づいて、障害情報を送信する障害情報送信ステップとを備えたことを特徴とするシステム障害監視方法。

Images