JP2000276260A - リモートリセット方式 - Google Patents

リモートリセット方式

Info

Publication number
JP2000276260A
JP2000276260A JP11079212A JP7921299A JP2000276260A JP 2000276260 A JP2000276260 A JP 2000276260A JP 11079212 A JP11079212 A JP 11079212A JP 7921299 A JP7921299 A JP 7921299A JP 2000276260 A JP2000276260 A JP 2000276260A
Authority
JP
Japan
Prior art keywords
reset
cpu
network device
packet
special packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11079212A
Other languages
English (en)
Inventor
Takuya Tsushima
卓也 対馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP11079212A priority Critical patent/JP2000276260A/ja
Publication of JP2000276260A publication Critical patent/JP2000276260A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】 遠隔地に設置したネットワーク機器がハング
アップした際に確実にリセットできるようにする。 【解決手段】 CPU1はその動作中に動作パルスを出
力し、イーサネットコントローラ2は他のネットワーク
機器から特殊パケットが入力された際に特殊パケット受
信信号を出力する。リセット判定回路3は所定期間T内
にCPU1から動作パルスが入力されず、且つイーサネ
ットコントローラ2から特殊パケット受信信号が入力さ
れた場合に各部をリセットする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、監視用ネットワー
クカメラ等、遠隔地、高所等に設置されるネットワーク
機器のリモートリセット方式に関する
【0002】
【従来の技術】遠隔地もしくは高所等、人が容易に近づ
けない場所にネットワーク機器を設置した場合、何らか
の原因によりCPUもしくはシステム全体がハングアッ
プすると、このネットワーク機器の電源を再投入もしく
はリセットすることが著しく困難となることがある。
【0003】ネットワーク機器では、このような事態にそな
え、ウェイクアップパケットやマジックパケットを受信
することで機器の電源投入もしくはリセットを可能とし
ているものがある。
【0004】その例としては、パソコン内のイーサネットコ
ントローラにウェイクアップパケットやマジックパケッ
トの検出回路を持ち、ウェイクアップパケットやマジッ
クパケットを受信した際に、その情報をマザーボードに
伝え、パソコンの電源を立ち上げるというものがある。
【0005】
【発明が解決しようとする課題】ところが、以上のよう
にウェイクアップパケットやマジックパケットを受信す
ることで電源の再投入や立ち上げを行わせると、ネット
ワーク機器が正常に動作している状態であってもウェイ
クアップパケットやマジックパケットを受信することに
より電源が再投入されてしまい、システムの運用上好ま
しくない。即ち、誤ってウェイクアップパケットやマジ
ックパケットを送信した場合でも動作中のネットワーク
機器が強制的にリセットされてしまい好ましくない。
【0006】一方、ネットワーク機器の内部にCPUがハン
グアップしたことを検出する手段を設け、CPUがハン
グアップしたことを検出してネットワーク機器のリセッ
トを行う方法もあるが、この方法ではネットワーク管理
者の判断が介在しないままにリセットが行われるため好
ましくないことがある。
【0007】
【課題を解決するための手段】本発明に係るリモートリ
セット方式は、外部のネットワーク機器と伝送路を介し
て接続されるネットワーク機器において、外部のネット
ワーク機器から予め定められた特殊パケット構造を有す
る特殊パケットが入力された際にネットワークコントロ
ーラがこれを検出し、CPUが動作中である場合には所
定時間T内に必ず一度出力される動作パルスが前記所定
時間T内に出力されず、且つ前記ネットワークコントロ
ーラにて前記特殊パケットが検出された場合に前記CP
Uを少なくともリセットするリモートリセット方式であ
る。
【0008】
【発明の実施の形態】図1は、本発明に係るリモートリ
セット方式を説明するための図である。同図において、
1はネットワーク機器内での演算処理を行うCPU、2
は他のネットワーク機器との間でイーサーネットを介し
てデータのやりとりを行うためのイーサーネットコント
ローラであり、CPU1及びイーサーネットコントロー
ラ2は夫々データ及びアドレスバスで接続されており、
その間で必要なデータのやりとりが適宜行われている。
【0009】また、3はCPU1からの動作パルス及びイー
サーネットコントローラ2からの特殊パケット受信信号
が入力され、リセット制御信号を出力するリセット判定
回路、4は機器上に設けられたリセットスイッチ、5は
リセット判定回路3及びリセットスイッチ4からリセッ
ト制御信号が入力された際にCUP1、イーサーネット
コントローラ2、リセット判定回路3の夫々にリセット
信号を出力するリセット回路である。
【0010】以上の構成において、他のネットワーク機器か
らウェイクアップパケットもしくはマジックパケット等
の特殊パケットを受信した際の動作について説明する。
イーサーネットコントローラ2が他のネットワーク機器
から特殊パケットを受信するとイーサーネットコントロ
ーラ2はリセット判定回路3に対して特殊パケット受信
信号を出力する。なお、ここで、特殊パケットは通常デ
ータのパケット構造とは異なるパケット構造となってい
るためこれを検出することができる。
【0011】一方、CPU1はプログラム等をハングアップ
することなしに処理している間は所定時間T内に必ず一
度動作パルスを出力しており、この動作パルスはリセッ
ト判定回路3に入力されている。
【0012】ここで、CPUが所定時間T内に一度動作パル
スを出力している期間、即ちCPU1がハングアップす
ることなしに正常に動作している期間は、イーサーネッ
トコントローラ2から特殊パケット受信信号が入力され
てもリセット判定回路3はリセット制御信号を出力しな
い。
【0013】ところが、CPU1からの動作パルスが所定時
間T内に検出されず、且つイーサーネットコントローラ
2から特殊パケット受信信号が入力された場合には、リ
セット判定回路3は、リセット制御信号をリセット回路
5に出力する。そして、リセット回路5はリセット制御
信号が入力されるとCPU1、イーサネットコントロー
ラ2、リセット判定回路3に対してリセット信号を出力
する。
【0014】また、リセット回路5は、リセット判定回路3
からでなく、リセットスイッチ4からリセット制御信号
が入力された場合も同様にCPU1、イーサネットコン
トローラ2、リセット判定回路3に対してリセット信号
を出力し、ネットワーク機器がハングアップした状態で
あってもネットワーク管理者の意志に基づきネットワー
ク機器にリセット動作をかけることができる。
【0015】なお、リセット判定回路3において所定時間T
内にCPU1からの動作パルスが入力されないことを検
出するためには、例えば、CPUからの動作パルスによ
り時間Tのモノマルチをリセットし続けるという方法が
ある。
【0016】また、このモノマルチを、CPU1に入力する
クロック等をカウントするデジタルモノマルチ回路で構
成しても構わない。その際には、所定時間Tをこのクロ
ック周期Ttで割った値をNとした場合に、N以上カウ
ント可能な同期式カウンタを用いる。そして、ロード値
をNとし、そのクロック端子にCPU等に入力するクロ
ックを入力し、動作パルスをロード端子に入力すれば良
い。
【0017】なお、以上の説明では、リセット回路5にリセ
ット制御信号が入力された際に、リセット回路5は、C
PU1、イーサネットコントローラ2、リセット判定回
路3の夫々にリセット信号を出力した例を示したが、C
PU1、イーサネットコントローラ2、リセット判定回
路3の一部の構成のみにリセット信号を出力しても良い
ことは言うまでもない。
【0018】
【発明の効果】以上のように、本発明に係るCPUが動
作中である場合には所定時間T内に必ず一度出力される
動作パルスが前記所定時間T内に出力されず、且つ前記
ネットワークコントローラにて前記特殊パケットが検出
された場合にCPUをリセットするため、ネットワーク
機器が遠隔地に設置されている場合であってもネットワ
ーク管理者の意志に基づき確実にネットワーク機器にリ
セットをかけられるという効果を奏する。
【図面の簡単な説明】
【図1】本発明に係るリモートリセット方式を説明する
ための図
【符号の説明】
1…CPU 2…イーサーネットコントローラ 3…リセット判定回路 4…リセットスイッチ 5…リセット回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】外部のネットワーク機器と伝送路を介して
    接続されるネットワーク機器において、 外部のネットワーク機器から予め定められた特殊パケッ
    ト構造を有する特殊パケットが入力された際にネットワ
    ークコントローラがこれを検出し、CPUが動作中であ
    る場合には所定時間T内に必ず一度出力される動作パル
    スが前記所定時間T内に出力されず、且つ前記ネットワ
    ークコントローラにて前記特殊パケットが検出された場
    合に前記CPUを少なくともリセットするリモートリセ
    ット方式。
JP11079212A 1999-03-24 1999-03-24 リモートリセット方式 Pending JP2000276260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11079212A JP2000276260A (ja) 1999-03-24 1999-03-24 リモートリセット方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11079212A JP2000276260A (ja) 1999-03-24 1999-03-24 リモートリセット方式

Publications (1)

Publication Number Publication Date
JP2000276260A true JP2000276260A (ja) 2000-10-06

Family

ID=13683640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11079212A Pending JP2000276260A (ja) 1999-03-24 1999-03-24 リモートリセット方式

Country Status (1)

Country Link
JP (1) JP2000276260A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474622B2 (en) 2004-01-14 2009-01-06 Nec Corporation Reset circuit and reset method
JP2011109529A (ja) * 2009-11-19 2011-06-02 Hitachi Ltd 監視システム、監視装置及び監視システムの制御方法
JP2018116677A (ja) * 2017-01-19 2018-07-26 廣達電脳股▲ふん▼有限公司 Wolを使用したシステムリカバリ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474622B2 (en) 2004-01-14 2009-01-06 Nec Corporation Reset circuit and reset method
JP2011109529A (ja) * 2009-11-19 2011-06-02 Hitachi Ltd 監視システム、監視装置及び監視システムの制御方法
JP2018116677A (ja) * 2017-01-19 2018-07-26 廣達電脳股▲ふん▼有限公司 Wolを使用したシステムリカバリ
CN108334421A (zh) * 2017-01-19 2018-07-27 广达电脑股份有限公司 使用wol的系统恢复
US10324800B2 (en) 2017-01-19 2019-06-18 Quanta Computer Inc. System recovery using WoL

Similar Documents

Publication Publication Date Title
US20030229406A1 (en) Computer system status monitoring
KR20080058454A (ko) 분산 모니터링 방법
US7631129B2 (en) Computer monitoring system and monitoring method
CN108279595B (zh) 用于控制设备机组状态的方法、装置和设备机组
JP2000276260A (ja) リモートリセット方式
JP3346934B2 (ja) ナースコール装置の子機アダプタ脱落・断線対象登録方法
JPS61295738A (ja) 伝送制御装置
JPH06177902A (ja) 通信ネットワークシステムの障害監視装置
CN104243979B (zh) 基于qsys系统的图像处理异常的监控方法和系统
CN110018725B (zh) 远端重置计算机系统的基板管理控制器的方法及其系统
JP2003263404A (ja) シリアル通信方式とそれを用いたマイクロコンピュータ
JP5374025B2 (ja) 差動型伝送装置
JP2606615B2 (ja) コンピュータリセット制御回路およびコンピュータリセット制御方法
JPH11289394A (ja) 信号自動切替装置
JP2001043148A (ja) マイクロプロセッサ
JPH1051515A (ja) 通信異常検出装置
JP3051873B2 (ja) データ衝突検出装置
Abdo et al. Basic controllers multifunctional security platform
KR101526686B1 (ko) 저비용 lin 시스템 및 이의 운용 방법
JP2013150109A (ja) 通信機器および通信方法
CN115022452A (zh) 音频设备的通信方法、装置、设备及存储介质
JPH0748736B2 (ja) 信号伝送装置
JP2005078534A (ja) 情報処理装置及びシステム障害監視方法
JPH01169642A (ja) 暴走検出回路
JPH0226248B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071116