JP2606615B2 - コンピュータリセット制御回路およびコンピュータリセット制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は中央制御装置と周辺機器
とを遠隔操作でリセットするリセット制御回路とリセッ
ト制御方法に関する。

【０００２】

【従来の技術】中央制御装置（以下ＣＰＵと呼ぶ）と周
辺機器とを含むコンピュータ機器は、電子計算機として
のみならず産業分野における制御にまで広く使用されて
おり外部装置による遠隔操作の必要性が増加している。

【０００３】遠隔操作によりコンピュータ機器をリセッ
トする方法としては、現在主として次の３種類の方法が
採用されている。

【０００４】１）コンピュータ機器のリセット信号線を
外部から直接制御する。

【０００５】２）ＣＰＵと通信するデータ回線のシリア
ル信号に、予め定められたシリアル信号（以下リセット
コマンドと呼ぶ）を送出し、受信したＣＰＵが自ら外部
回路を駆動して機器をリセットする。

【０００６】３）リセットコマンドをハード的に検出す
る回路を機器側に設け、リセットコマンドが発行された
時、ＣＰＵと関係なく機器をリセットする。

【０００７】図２は、リセット方法１）の構成を示すブ
ロック図である。図中２１はコンピュータ機器、２１ａ
はＣＰＵ、２１ｂは周辺機器、２１ｃは入出力のポー
ト、２２は外部装置、２６はデータ回線、２７はリセッ
ト信号、２８はリセットスイッチを示す。リセットスイ
ッチ２８で発行されたリセット信号２７によってコンピ
ュータ機器２１は直接リセットされる。

【０００８】図３は、リセット方法２）の構成を示すブ
ロック図である。図中３１はコンピュータ機器、３１ａ
はＣＰＵ、３１ｂは周辺機器、３１ｃは入出力のポー
ト、３２は外部装置、３６はデータ回線（リセットコマ
ンドを含む）を示す。外部装置３２からデータ回線３６
に送出されたリセットコマンドは、受信したＣＰＵ３１
ａによって実行され自らコンピュータ機器３１をリセッ
トする。

【０００９】図４は、リセット方法３）の構成を示すブ
ロック図である。図中４１はコンピュータ機器、４１ａ
はＣＰＵ、４１ｂは周辺機器、４１ｃは入出力のポー
ト、４２は外部装置、４３は検出回路、４６はデータ回
線（リセットコマンドを含む）、４７はリセット信号を
示す。外部装置４２からデータ回線４６に送出されたリ
セットコマンドは、検出回路４３で検出されリセット信
号４７によってコンピュータ機器４１はリセットされ
る。

【００１０】以上のリセット方法では、ＣＰＵの作動状
態に関係なくリセット動作が行なわれるが、ＣＰＵの動
作状態によってはリセットを禁止する方法として特開平
１−１１１２２０号公報や特開平３−１５６５１５公報
で開示されたリセット方法がある。

【００１１】図５は、上述の特開平１−１１１２２０号
のリセット方法を示すブロック図である。図中５１はコ
ンピュータ機器、５１ａはＣＰＵ、５１ｂは周辺機器、
５１ｃは入出力のポート、５２は外部装置、５３はリセ
ット指令制御回路、５４は制御部信号検査回路、５６は
データ回線、５７はリセット信号、５８はリセットスイ
ッチ、５９はリセットコマンドを示す。

【００１２】リセットスイッチ５８で発行されたリセッ
トコマンド５９が入力されたリセット指令制御回路５３
では、ＣＰＵの制御動作の終了を検知する制御部信号検
査回路５４からの信号によってＣＰＵの制御動作中はリ
セット信号５７の発行を禁止し、制御動作終了後リセッ
ト信号５７を発行してコンピュータ機器５１をリセット
する。

【００１３】図６は、上述の特開平３−１５６５１５号
のリセット方法を示すブロック図である。図中６１はコ
ンピュータ機器、６１ａはＣＰＵ、６１ｂは周辺機器、
６１ｃは入出力のポート、６２は外部装置、６３はシス
テムリセット回路、６４は監視回路、６５はリセット許
可回路、６６はデータ回線、６７はリセット信号、６８
ａはリセットスイッチ回路、６８ｂは電源リセット回
路、６９ａ、６９ｂはリセットコマンドを示す。

【００１４】電源リセット回路６８ｂは、電源投入時に
リセットコマンド６９ｂをシステムリセット回路６３に
出力し、システムリセット回路６３は直ちにリセット信
号６７をコンピュータ機器に出力しＣＰＵ６１ａを初期
化させて動作を開始させるための回路である。

【００１５】監視回路６４にはＣＰＵ６１ａから監視制
御信号が周期的に入力され、信号が継続的に断となった
ときに警報信号をシステムリセット回路６３に出力す
る。リセット許可回路６５は人間の操作または制御プロ
グラムによってＣＰＵ６１ａからリセット許可制御信号
が入力されると、リセット許可信号をシステムリセット
回路６３に出力する。リセットスイッチ回路６８ａで発
行されたリセットコマンド６９ａが入力されたシステム
リセット回路６３では、監視回路６４からの警報信号と
リセット許可回路６５からのリセット許可信号のいずれ
もないときにはリセット信号６７の発行を禁止し、いず
れかからの信号が入力されている場合にリセット信号６
７を発行しコンピュータ機器６１をリセットする。

【００１６】

【発明が解決しようとする課題】リセット方法１）のリ
セット信号線を直接制御する方法では、リセットのため
の回線を別に用意する必要があり経済性を損なうととも
にＣＰＵの動作状態にかかわらずリセットされてしまう
ため、リセットしてはいけないときにも誤ってリセット
されてしまうという欠点がある。

【００１７】リセット方法２）のシリアル信号をＣＰＵ
が受信したときリセットをかける方法では、ＣＰＵが暴
走等でシリアル信号を受信できないとき、遠隔操作でリ
セットがかけられず、また１）と同様にリセットしては
いけないときにも誤ってリセットされてしまうという欠
点がある。

【００１８】リセット方法３）のリセットコマンドをハ
ード的に検出する方法では、リセットのための回線を別
に用意しなくてよいし、ＣＰＵが正常に動作していなく
てもリセットが可能であるが、ＣＰＵの動作状態にかか
わらずリセットされてしまうため、リセットしてはいけ
ないときにも誤ってリセットされてしまうという欠点に
ついては解消されない。

【００１９】上述の特開平１−１１１２２０公報で開示
された方法では、リセットしてはいけないときにも誤っ
てリセットされてしまうという欠点については解消され
たが、コントロールバスの状態によって強制的にリセッ
トが禁止されるため、緊急時等バスの状態にかかわらず
リセットしたいときにリセットできないという問題があ
る。

【００２０】上述の特開平３−１５６５１５公報で開示
された方法では、リセットしてはいけないときにも誤っ
てリセットされてしまうという欠点については解消され
たが、ＣＰＵ自身がリセットの許可・禁止に関わってい
るため、ＣＰＵが暴走したときにはリセットが許可され
ないおそれがある。

【００２１】本発明の目的は、以上のような欠点を克服
してリセットしてはいけないＣＰＵの動作状態のときに
はリセットを禁止し、必要ある場合はＣＰＵが暴走状態
でも強制的にリセットできるコンピュータリセット制御
回路と制御方法を提供することにある。

【００２２】

【課題を解決するための手段】本発明のコンピュータリ
セット制御回路は、中央処理装置を有し、外部装置とシ
リアル信号により通信を行なうコンピュータ機器のコン
ピュータリセット制御回路において、リセットコマンド
をシリアル信号としてデータ回線に送出する外部回路
と、データ回線のシリアル信号のパターンをラッチして
転送するシフトレジスタと、中央処理装置の出力ポート
の信号の変化を監視し,一定間隔のアクセスの継続的な
有無に対応する信号を出力するウオッチドッグ回路と、
予め設定された固定パターンとウオッチドッグ回路の出
力信号とを組合せて比較用パターンを作成し、作成され
たパターンとシフトレジスタから転送されたシリアル信
号のパターンとを比較し、一致したときにコンピュータ
機器をリセットするためのリセット信号を生成するコン
パレータとからなる。

【００２３】本発明のコンピュータリセット制御方法
は、外部装置の外部回路からは、通常のリセットコマン
ドの場合はコンパレータでアクセスの継続的な断に対応
して作成された比較用パターンと同一のパターンを、強
制のリセットコマンドの場合はコンパレータでアクセス
の継続的な入力に対応して作成された比較用パターンと
同一のパターンを、それぞれコンパレータに出力し、コ
ンパレータで外部装置から入力したパターンと現在作成
されている比較用パターンとを比較して一致したときに
コンピュータ機器をリセットするためのリセット信号を
生成する。

【００２４】

【作用】通常のリセットコマンドが外部回路からデータ
回線に送出されると、シフトレジスタでそのパターンが
ラッチされてコンパレータに転送され、コンパレータで
作成された比較用パターンと比較されて一致したときに
コンピュータ機器をリセットするためのリセット信号を
発生し、コンピュータ機器に出力される。

【００２５】通常のリセットコマンドは、ＣＰＵからの
アクセスの継続的な断に対応して作成された比較用パタ
ーンと同一のパターンで作成されているので、ＣＰＵか
らのアクセスが継続的に断の場合はリセットが実行さ
れ、ＣＰＵからのアクセスが継続的な出力されていると
き、即ち正常な動作をしているときにはリセットは実行
されない。

【００２６】強制のリセットコマンドも同じ経路でコン
パレータで比較されるが、強制のリセットコマンドの場
合はコンパレータでアクセスの継続的な入力に対応して
作成された比較用パターンと同一のパターンで作成され
ているので、ＣＰＵからのアクセスが継続的な出力され
ているとき、即ち正常な動作をしていても強制的にリセ
ットが実行される。

【００２７】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の実施例のリセット回路を示
すブロック図である。

【００２８】図１において１１はコンピュータ機器、１
１ａはＣＰＵ、１１ｂは周辺機器、１１ｃは入出力のシ
リアルポート、１１ｄはウオッチドッグ回路１５への出
力ポート、１１ｅはバス、１２は外部装置、１３はシフ
トレジスタ、１４はコンパレータ、１５はウオッチドッ
グ回路、１６はデータ回線、１７はリセット信号、１８
はクロック信号を示す。

【００２９】ＣＰＵ１１ａと周辺回路１１ｂとを含むコ
ンピュータ機器１１はシリアルポート１１ｃとデータ回
線１６を介して外部装置１２と通信を行なっている。そ
の際外部装置１２からデータ回線１６を介して送信され
るデータはシフトレジスタ１３にも読み込まれる。シフ
トレジスタ１３は外部装置１２からデータ回線１６に送
出されるリセットコマンドを監視するためのもので、シ
フトレジスタ１３の出力はコンパレータ１４のＢ側入力
に接続されている。

【００３０】コンパレータ１４のＡ側には、固定パター
ンとウオッチドッグ回路１５からの入力が設定されてい
る。本実施例では８ビットの上位６桁には［０］が７桁
目には［１］の固定パターンが設定され、８桁目にウオ
ッチドッグ回路１５からの出力が入力されている。この
設定値は任意に設定して構わない。

【００３１】ＣＰＵ１１ａは、正常動作中にはプログラ
ムに従って出力ポート１１ｄを介してウオッチドッグ回
路１５に一定間隔でアクセスしている。一定間隔でアク
セスしているときには通常のリセット動作が不可である
旨を示し、アクセスしない場合には通常のリセット動作
が可能である旨を示している。ウオッチドッグ回路１５
は出力ポート１１ｄからの一定間隔のアクセスのある時
は［１］を、ない時は［０］をコンパレータ１４のＡ側
８桁目に出力する。

【００３２】コンパレータ１４ではＡ側入力とＢ側入力
が等しいとき、リセット信号１７をコンピュータ機器１
１に出力し、コンピュータ機器１１をリセットする。従
って通常のリセットコマンドの場合には、固定パターン
に対応する桁には固定パターンに対応する信号を、ウオ
ッチドッグ回路に対応する桁には［０］の信号を持った
パターン（本実施例では十進数の０２）をデータ回路１
６に送出すればシフトレジスタ１３からコンパレータ１
４に転送され、ＣＰＵ１１ａが正常に動作してウオッチ
ドッグ回路１５に継続的なアクセスをしている間はパタ
ーンが一致しないのでリセット信号は発信されずリセッ
トは実行されない。継続したアクセスのない条件でパタ
ーンが一致してリセット信号１７がコンパレータ１４か
らコンピュータ機器１１に発信され、コンピュータ機器
はリセットされる。

【００３３】強制のリセットコマンドの場合には、固定
パターンに対応する桁には固定パターンに対応する信号
を、ウオッチドッグ回路に対応する桁には［１］の信号
を持ったパターン（本実施例では十進数の０３）をデー
タ回路１６に送出すればシフトレジスタ１３からコンパ
レータ１４に転送され、ＣＰＵ１１ａが正常に動作して
ウオッチドッグ回路１５に継続的なアクセスをしている
間でも、パターンが一致するのでリセット信号がコンパ
レータ１４からコンピュータ機器１１に発信され、コン
ピュータ機器は強制的にリセットされる。

【００３４】

【発明の効果】本発明のコンピュータリセット制御回路
とリセット方法では、以上のように構成されているた
め、次のような効果を得ることができる。

【００３５】１）リセットコマンドをシリアル信号とし
てデータ回路に送出するのでリセットのための回線を別
に用意する必要がなく経済的である。

【００３６】２）リセットコマンドがＣＰＵ直接ではな
くハード的に検出されるので、ＣＰＵが暴走等でシリア
ル信号を受信できないときでもリセットが可能である。

【００３７】３）通常のリセットコマンドの場合、ＣＰ
Ｕが正常に作動しているときにはリセット信号が出力さ
れずリセットされないので、誤操作のリセットによるト
ラブルを防止できる。

【００３８】４）通常のリセットとパターンの異なるだ
けの強制リセットコマンドを送出することにより、ＣＰ
Ｕが正常な動作中でも強制的にリセットさせることが可
能である。

【００３９】５）強制リセットの場合コマンドにＣＰＵ
を関与させないので、ＣＰＵが暴走したときでも確実に
リセットできる。

【図面の簡単な説明】

【図１】本発明の実施例のリセット回路を示すブロック
図である。

【図２】従来例のリセット方法１）の構成を示すブロッ
ク図である。

【図３】従来例のリセット方法２）の構成を示すブロッ
ク図である。

【図４】従来例のリセット方法３）の構成を示すブロッ
ク図である。

【図５】特開平１−１１１２２０号のリセット方法を示
すブロック図である。

【図６】特開平３−１５６５１５号のリセット方法を示
すブロック図である。

【符号の説明】

１１、２１、３１、４１、５１、６１、 コンピュー
タ機器 １１ａ、２１ａ、３１ａ、４１ａ、５１ａ、６１ａ、
ＣＰＵ １１ｂ、２１ｂ、３１ｂ、４１ｂ、５１ｂ、６１ｂ、
周辺機器 １１ｃ 入出力のシリアルポート １１ｄ 出力ポート １１ｅ バス １２、２２、３２、４２、５２、６２、 外部装置 １３ シフトレジスタ １４ コンパレータ １５ ウオッチドッグ回路 １６、２６、３６、４６、５６、６６、 データ回線 １７、２７、３７、５７、６７、 リセット信号 １８ クロック信号 ２１ｃ、３１ｃ、４１ｃ、５１ｃ、６１ｃ、 入出力
ポート ２８、５８ リセットスイッチ ４３ 検出回路 ５３ リセット指令制御回路 ５４ 制御部信号検査回路 ５９、６９ａ、６９ｂ リセットコマンド ６３ システムリセット回路 ６４ 監視回路 ６５ リセット許可回路 ６８ａ リセットスイッチ回路 ６８ｂ 電源リセット回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 中央処理装置を有し、外部装置とシリア
   ル信号により通信を行なうコンピュータ機器のコンピュ
   ータリセット制御回路において、 リセットコマンドをシリアル信号としてデータ回線に送
   出する外部回路と、 前記データ回線のシリアル信号のパターンをラッチして
   転送するシフトレジスタと、 前記中央処理装置の出力ポートの信号の変化を監視し,
   一定間隔のアクセスの継続的な有無に対応する信号を出
   力するウオッチドッグ回路と、 予め設定された固定パターンと前記ウオッチドッグ回路
   の出力信号とを組合せて比較用パターンを作成し、作成
   された該パターンと前記シフトレジスタから転送された
   前記シリアル信号のパターンとを比較し、一致したとき
   に前記コンピュータ機器をリセットするためのリセット
   信号を生成するコンパレータと、からなることを特徴と
   するコンピュータリセット制御回路。
2. 【請求項２】 請求項１記載のコンピュータリセット制
   御回路を有するコンピュータ機器のコンピュータリセッ
   ト制御方法において、 前記外部装置の外部回路からは、通常のリセットコマン
   ドの場合は前記コンパレータで前記アクセスの継続的な
   断に対応して作成された前記比較用パターンと同一のパ
   ターンを、強制のリセットコマンドの場合は前記コンパ
   レータで前記アクセスの継続的な入力に対応して作成さ
   れた前記比較用パターンと同一のパターンを、それぞれ
   前記コンパレータに出力し、前記コンパレータで前記外
   部装置から入力したパターンと現在作成されている前記
   比較用パターンとを比較して一致したときに前記コンピ
   ュータ機器をリセットするためのリセット信号を生成す
   ることを特徴とするコンピュータリセット制御方法。