JP2003263404A - シリアル通信方式とそれを用いたマイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 １端子でかつ回路規模の小さいシリアル通信
回路を実現する。 【解決手段】 ユーザーが初期状態を変えなく、かつモ
ード設定はリセット期間中で決定されるモード設定専用
の１端子を用い、リセット後端子の初期状態を“論理
Ｈ”として一定時間以上の“論理Ｌ”の後“論理Ｈ”に
する事でオンチップデバッグモードに移行させ、モード
設定端子をシリアル通信用端子にする。１端子でかつ回
路規模の小さいシリアル通信回路を実現する為、受信は
“論理Ｈ”から“論理Ｌ”になったエッジから一定時間
後の端子の信号レベルをデータとして取り込んでいく。
送信についても受信と同じ様な信号波形にてテータを送
信して行く。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロコンピュー
タの非同期シリアル通信方式における１端子による通信
方式とその装置に関する。

【０００２】

【従来の技術】マイクロコンピュータの動作状態を変え
る事なくその動作状態をモニターするオンチップデバッ
グ機能、この機能を実現する為にシリアル通信を行う
が、通信の為に専用端子を設けている。同期式ではクロ
ックとデータの２端子が必要、調歩同期式は１端子で通
信可能だが回路規模が比較的大きくなる。

【０００３】

【発明が解決しようとする課題】省ピンの機能組み込み
マイクロコンピュータでは、オンチップデバッグ機能の
為に専用端子を設けて汎用端子の数を減らす事はできな
い。またコスト低減の為、オンチップデバッグ機能のた
めに大規模な回路を実装できない。その為オンチップデ
バッグ機能を組み込めないでいた。

【０００４】本発明は、この様な問題点を鑑みて専用端
子を増やすことなく比較的小さな回路規模でオンチップ
デバッグ機能を実現させる事を目的としている。

【０００５】

【課題を解決するための手段】本発明において、上記の
問題点を解決する為ユーザーが初期設定を変更しないモ
ード設定用の１端子を用いてオンチップデバッグのため
のシリアル通信を行うものとする。

【０００６】通常ユーザーがＨかＬに固定して使用する
マイクロコンピュータのモード設定用端子によるモード
の設定をリセット時に行い、リセット解除後は端子の信
号レベルに依存しない様にし、この初期端子レベルを
“論理Ｈ”とする論理判定部と、リセット解除後、図１
(a)に示す様に一定時間以上“論理Ｌ”を続けた後“論
理Ｈ”にする事でオンチップデバッグモードとし端子を
シリアル通信可能状態とするオンチップデバッグモード
判定部と、図１(b)に示す様に“論理Ｈ”から“論理
Ｌ”に信号が変わって一定時間後の信号の論理レベルを
１ビットの受信データとして取り込み１バイトになるま
で受信を繰り返すシリアル受信部と、“論理Ｈ”から
“論理Ｌ”にして一定時間後に１ビットのデータを出
し、一定時間後また“論理Ｈ”に戻す事を繰り返し１バ
イトのデータを送信するシリアル送信部からなる装置を
使用するものとする。

【０００７】この様な方式によれば、端子を増やす事無
く比較的小さな回路規模でオンチップデバッグ機能をマ
イクロコンピュータに組み込む事が可能となる。

【０００８】

【発明の実施の形態】（実施の形態１）以下、本発明の
実施例を詳細に説明する。図２は、本発明の一実施例を
示す構成図である。

【０００９】モード設定用端子から入った信号は、マイ
クロコンピュータのリセット信号Ｓ１がかかっている間
に論理判定部１でユーザーのマイクロコンピュータのモ
ードとオンチップデバッグモード時のシリアル通信にお
ける“論理Ｈ”、“論理Ｌ”が決定される。次にオンチ
ップデバッグモード判定部２で“論理Ｌ”カウンタによ
りマイクロコンピュータのシステムクロックＳ２の１５
クロック間以上“論理Ｌ”をカウントし、その後“論理
Ｈ”を検出してオンチップデバッグモードのシリアル通
信許可信号Ｓ３を出す。“論理Ｌ”カウンタが１５以下
で“論理Ｈ”を検出した場合は“論理Ｌ”カウンタはリ
セットされる。

【００１０】シリアル通信許可状態になった後は、まず
受信許可信号Ｓ６が出て受信待ちになる。

【００１１】シリアル受信部３では“論理Ｈ”から“論
理Ｌ”へのエッジを検出して、クロックＳ２によりデー
タ取り込みカウンタがカウントアップし４カウント後に
端子信号レベルをデータとして取り込む。

【００１２】データを取り込んだ後データ取り込みカウ
ンタはリセットされ１バイトカウンタがカウントアップ
する。

【００１３】１バイト受信すると１バイトカウンタはリ
セットされ、受信終了信号Ｓ４が出て受信したデータの
処理が行われる。

【００１４】図３に１ビットの受信信号波形図を示す。
受信終了後、データの処理を行った後に結果を送信す
る。

【００１５】シリアル送信部４では送信カウンタが送信
と共にクロックＳ２によりカウントアップされ最初の
“論理Ｈ”から送信開始により２カウント分“論理Ｌ”
を出した後４カウント分の間１ビットのデータを出し、
また４カウント分“論理Ｈ”を出し１バイトカウンタを
カウントアップする。

【００１６】１ビットの送信信号波形図は、図３の１ビ
ット受信信号波形図と同じ波形図となる。１バイト送信
すると１バイトカウンタはリセットされ、送信終了信号
Ｓ５を出す。

【００１７】送信終了信号Ｓ５を受け、データの処理内
容により受信許可信号Ｓ６または送信許可信号Ｓ７が出
される。送信許可信号Ｓ７が出ている場合は引き続きデ
ータの送信を行い、受信許可信号Ｓ６が出ている場合は
データの受信待ち状態となりデータが送信されてくるの
を待ちつづける。

【００１８】オンチップデバッグモードになった後は、
端子はオンチップデバッグモードのための１端子シリア
ル通信専用端子となる。ユーザーのマイクロコンピュー
タのモード設定端子としてへの復帰は、マイクロコンピ
ュータへのリセットにより論理判定部１により行われ
る。

【００１９】図４は、上記装置の動作を示すフローチャ
ートである。

【００２０】

【発明の効果】以上の様に、本発明によれば、専用端子
を増やす事なくモード設定の１端子でマイクロコンピュ
ータにシリアル通信回路を比較的小さな回路規模で組み
込め、コストをおさえてオンチップデバッグ機能を提供
する事がきる。

【図面の簡単な説明】

【図１】本発明の信号波形図

【図２】本発明の一実施例の構成図

【図３】１ビット受信信号波形図

【図４】本発明のフローチャート

【符号の説明】

１ 論理判定部 ２ オンチップデバッグモード判定部 ３ シリアル受信部 ４ シリアル送信部 ５ 入出力制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ユーザーがマイクロコンピュータのモー
   ド設定を行う信号レベル固定のモード設定用の１端子を
   用い、マイクロコンピュータのリセット解除後はその端
   子の信号レベルにユーザーのモードが依存しない様にし
   て端子を使用可能な状態とし、端子の初期信号レベルを
   “論理Ｈ”反対のレベルを“論理Ｌ”として、端子のレ
   ベルを一定時間以上“論理Ｌ”にした後“論理Ｈ”にす
   る事で端子がマイクロコンピュータのモード設定とは別
   の目的で使用できる状態に移行する事を特徴とするマイ
   クロコンピュータ。
2. 【請求項２】 受信する信号の変化点を検知する手段
   と、検知した変化点からの経過時間の計測手段と、経過
   した一定時間後の信号レベルを受信データとして取り込
   む手段を具備した事を特徴とする１端子による受信装
   置。
3. 【請求項３】 送信前の信号レベルを変化させる手段
   と、変化させてからの経過時間を計測する手段を具備
   し、一定時間変化させた信号レベルを送信した後一定時
   間データを送信し、その後一定時間送信前の信号レベル
   を送信する手段を具備する事を特徴とする１端子による
   送信装置。