JP2821438B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2821438B2 JP2821438B2 JP8214616A JP21461696A JP2821438B2 JP 2821438 B2 JP2821438 B2 JP 2821438B2 JP 8214616 A JP8214616 A JP 8214616A JP 21461696 A JP21461696 A JP 21461696A JP 2821438 B2 JP2821438 B2 JP 2821438B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- stop synchronization
- data
- interrupt
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマイクロコンピュー
タに関し、特に複数の調歩同期信号を受信するマイクロ
コンピュータに関する。
タに関し、特に複数の調歩同期信号を受信するマイクロ
コンピュータに関する。
【０００２】
【従来の技術】従来、この種のマイクロコンピュータ
は、外部の機器等から送られてきた調歩同期信号を受け
この信号の有するデータを獲得するために用いられてい
る。
は、外部の機器等から送られてきた調歩同期信号を受け
この信号の有するデータを獲得するために用いられてい
る。
【０００３】この従来のマイクロコンピュータの調歩同
期信号のサンプリング方法を示す図である図６を参照す
ると、従来のマイクロコンピュータは、このマイクロコ
ンピュータが有する外部割込端子に接続したチャンネル
６から送られてきた調歩同期信号９の最初を示す、立ち
下がってから予め決められた時間”０”の状態を保つ信
号であるスタートビット７の立ち下がりで外部割込を発
生し、この割込みが発生した時点からスタートビット７
の中ほどの時点を示す予め定めたＴ１時間後に発生する
タイマ割込みで真のスタートビット７であるか否かを確
認し、以後データビット８のそれぞれのデータビットの
中ほどの時点を示すようにした予め定めたＴ２時間の周
期でタイマ割込みを発生させて、この割込みによる割込
処理で調歩同期信号９の有する複数のデータビット８を
サンプリングすることにより調歩同期信号９の有するデ
ータを獲得するようにしている。
期信号のサンプリング方法を示す図である図６を参照す
ると、従来のマイクロコンピュータは、このマイクロコ
ンピュータが有する外部割込端子に接続したチャンネル
６から送られてきた調歩同期信号９の最初を示す、立ち
下がってから予め決められた時間”０”の状態を保つ信
号であるスタートビット７の立ち下がりで外部割込を発
生し、この割込みが発生した時点からスタートビット７
の中ほどの時点を示す予め定めたＴ１時間後に発生する
タイマ割込みで真のスタートビット７であるか否かを確
認し、以後データビット８のそれぞれのデータビットの
中ほどの時点を示すようにした予め定めたＴ２時間の周
期でタイマ割込みを発生させて、この割込みによる割込
処理で調歩同期信号９の有する複数のデータビット８を
サンプリングすることにより調歩同期信号９の有するデ
ータを獲得するようにしている。
【０００４】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータは、調歩同期信号が送られてくるチャン
ネルを外部割込端子に接続しタイマを動作させてタイマ
割込みを発生させ、この割込みで調歩同期信号の有する
複数のデータビットをサンプリングするようにしている
ので、調歩同期信号が送られてくるチャンネル数はこの
マイクロコンピュータの有する外部割込端子数やタイマ
数に限定されるため、この外部割込端子数やタイマ数よ
りも多くのチャンネルから調歩同期信号の有するデータ
を受信することができないという問題がある。
ロコンピュータは、調歩同期信号が送られてくるチャン
ネルを外部割込端子に接続しタイマを動作させてタイマ
割込みを発生させ、この割込みで調歩同期信号の有する
複数のデータビットをサンプリングするようにしている
ので、調歩同期信号が送られてくるチャンネル数はこの
マイクロコンピュータの有する外部割込端子数やタイマ
数に限定されるため、この外部割込端子数やタイマ数よ
りも多くのチャンネルから調歩同期信号の有するデータ
を受信することができないという問題がある。
【０００５】本発明の目的はこのような従来の欠点を除
去するため、マイクロコンピュータの有する外部割込端
子数やタイマ数に限定されず、多数のチャンネルから調
歩同期信号の有するデータを受信することができるマイ
クロコンピュータを提供することにある。
去するため、マイクロコンピュータの有する外部割込端
子数やタイマ数に限定されず、多数のチャンネルから調
歩同期信号の有するデータを受信することができるマイ
クロコンピュータを提供することにある。
【０００６】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、複数のチャンネルにそれぞれ接続し前記複数
のチャンネルから調歩同期信号をそれぞれ受ける複数の
入力端子と、前記それぞれ受けた調歩同期信号からこの
信号の有するデータを入力するためのタイミングを示す
割込信号を周期的に発生する割込信号発生部と、前記割
込信号に応答して前記調歩同期信号のスタートビットを
検出し前記調歩同期信号の有する複数のデータビットを
それぞれサンプリングして前記調歩同期信号の有するデ
ータを獲得するＣＰＵと、を備えて構成されている。
ュータは、複数のチャンネルにそれぞれ接続し前記複数
のチャンネルから調歩同期信号をそれぞれ受ける複数の
入力端子と、前記それぞれ受けた調歩同期信号からこの
信号の有するデータを入力するためのタイミングを示す
割込信号を周期的に発生する割込信号発生部と、前記割
込信号に応答して前記調歩同期信号のスタートビットを
検出し前記調歩同期信号の有する複数のデータビットを
それぞれサンプリングして前記調歩同期信号の有するデ
ータを獲得するＣＰＵと、を備えて構成されている。
【０００７】また、本発明のマイクロコンピュータの前
記割込信号発生部は、前記複数のデータビットのうちの
１つのデータビットの時間幅の３分の１の時間を周期と
して前記割込信号を発生させ、前記ＣＰＵが前記データ
ビットの時間幅の３分の１から３分の２の時点で前記デ
ータビットをサンプリングできるようにしている。
記割込信号発生部は、前記複数のデータビットのうちの
１つのデータビットの時間幅の３分の１の時間を周期と
して前記割込信号を発生させ、前記ＣＰＵが前記データ
ビットの時間幅の３分の１から３分の２の時点で前記デ
ータビットをサンプリングできるようにしている。
【０００８】さらに、本発明のマイクロコンピュータの
前記ＣＰＵは、前記周期的に発生する割込信号のうちの
１回の割込信号に応答して前記複数のチャンネルのそれ
ぞれのチャンネルに対して前記調歩同期信号の最初を示
すスタートビットの立下りの検出を行うスタートビット
の立下りの検出処理，前記スタートビットの立下りの検
出処理で検出したスタートビットが真のスタートビット
であるか否かを確定するスタートビットの確定処理又は
前記調歩同期信号の有するデータを獲得するデータの獲
得処理を行うようにしている。
前記ＣＰＵは、前記周期的に発生する割込信号のうちの
１回の割込信号に応答して前記複数のチャンネルのそれ
ぞれのチャンネルに対して前記調歩同期信号の最初を示
すスタートビットの立下りの検出を行うスタートビット
の立下りの検出処理，前記スタートビットの立下りの検
出処理で検出したスタートビットが真のスタートビット
であるか否かを確定するスタートビットの確定処理又は
前記調歩同期信号の有するデータを獲得するデータの獲
得処理を行うようにしている。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１０】図１は、本発明のマイクロコンピュータの
一つの実施の形態を示すブロック図である。
一つの実施の形態を示すブロック図である。
【００１１】図１に示す本実施の形態のマイクロコンピ
ュータ１は、複数のチャンネル６にそれぞれ接続しこれ
らのチャンネル６から調歩同期信号９をそれぞれ受ける
複数の入力端子２と、それぞれ受けた調歩同期信号９か
らこの信号の有するデータを入力するためのタイミング
を示す割込信号を例えばタイマ５のタイムアップにより
周期的に発生する前記タイマ５を具備する割込信号発生
部３と、この割込信号に応答して調歩同期信号９のスタ
ートビット７を検出し調歩同期信号９の有する複数のデ
ータビット８をそれぞれサンプリングして調歩同期信号
９の有するデータを獲得するＣＰＵ４とにより構成され
ている。
ュータ１は、複数のチャンネル６にそれぞれ接続しこれ
らのチャンネル６から調歩同期信号９をそれぞれ受ける
複数の入力端子２と、それぞれ受けた調歩同期信号９か
らこの信号の有するデータを入力するためのタイミング
を示す割込信号を例えばタイマ５のタイムアップにより
周期的に発生する前記タイマ５を具備する割込信号発生
部３と、この割込信号に応答して調歩同期信号９のスタ
ートビット７を検出し調歩同期信号９の有する複数のデ
ータビット８をそれぞれサンプリングして調歩同期信号
９の有するデータを獲得するＣＰＵ４とにより構成され
ている。
【００１２】次に、本実施の形態のマイクロコンピュー
タの動作を図２，図３，図４及び図５を参照して詳細に
説明する。
タの動作を図２，図３，図４及び図５を参照して詳細に
説明する。
【００１３】図２は、割込信号に応答してＣＰＵが行う
割込処理を示す流れ図であり、例えば割込信号発生部３
に具備したタイマ５がこのタイマ５に予め設定された時
間でタイムアップを繰り返すことにより周期的に発生す
る割込信号のうちの１回の割込信号に応答して複数のチ
ャンネル６のそれぞれのチャンネル６に対して調歩同期
信号９の最初を示すスタートビット７の立下りを検出す
るスタートビットの立下りの検出処理，スタートビット
の立下りの検出処理で検出したスタートビット７が真の
スタートビット７であるか否かを確定するスタートビッ
トの確定処理又は調歩同期信号９の有するデータを獲得
するデータの獲得処理を行うようにしていることを示し
ている。
割込処理を示す流れ図であり、例えば割込信号発生部３
に具備したタイマ５がこのタイマ５に予め設定された時
間でタイムアップを繰り返すことにより周期的に発生す
る割込信号のうちの１回の割込信号に応答して複数のチ
ャンネル６のそれぞれのチャンネル６に対して調歩同期
信号９の最初を示すスタートビット７の立下りを検出す
るスタートビットの立下りの検出処理，スタートビット
の立下りの検出処理で検出したスタートビット７が真の
スタートビット７であるか否かを確定するスタートビッ
トの確定処理又は調歩同期信号９の有するデータを獲得
するデータの獲得処理を行うようにしていることを示し
ている。
【００１４】図３は、ｋ番目のチャンネル用の処理の流
れ図であり、ｋは１からｎを示し、ｎは２から２０であ
るが、ＣＰＵやこのＣＰＵの周辺回路等の処理速度に見
合った数にする。
れ図であり、ｋは１からｎを示し、ｎは２から２０であ
るが、ＣＰＵやこのＣＰＵの周辺回路等の処理速度に見
合った数にする。
【００１５】図４は、割込信号の発生周期を示す図であ
り、調歩同期信号９の有する複数のデータビット８のう
ちの１つのデータビットの時間幅の３分の１の時間を、
例えば割込信号発生部３の具備するタイマ５にセットし
このタイマ５のタイムアップにより割込信号を繰り返し
て発生させるための周期とすることを示している。
り、調歩同期信号９の有する複数のデータビット８のう
ちの１つのデータビットの時間幅の３分の１の時間を、
例えば割込信号発生部３の具備するタイマ５にセットし
このタイマ５のタイムアップにより割込信号を繰り返し
て発生させるための周期とすることを示している。
【００１６】図５は、１つのチャンネルから受けた調歩
同期信号の有する複数のデータビットに対するサンプリ
ング位置を示す図であり、例えばタイマ５のタイムアッ
プにより発生する割込信号の位置に対し調歩同期信号９
の有するデータビット８の位置が早くても遅くてもこの
データビット８の３分の１から３分の２の時点でこのデ
ータビット８をサンプリングすることを示している。す
なわち、スタートビット７の立ち下がりを検出（”０”
を検出）したときの割込みによる割込み処理から割込み
の数をカウントし、次の割込みによる割込処理でスター
トビット７を確定（”０”を検出）し、このカウント数
が４になったときこの４を１に戻し、スタートビット７
が終了した後のカウント数の２のときの位置をデータビ
ット８のサンプリング位置とするようにしていることを
示している。従って、データビット８の３分の１から３
分の２の時点でこのデータビット８をサンプリングして
いるので、調歩同期信号９の有するデータを確実にサン
プリングできる。ここでは、スタートビット７の時間幅
を例えばデータビット８の時間幅と予め同じに設定して
いる。
同期信号の有する複数のデータビットに対するサンプリ
ング位置を示す図であり、例えばタイマ５のタイムアッ
プにより発生する割込信号の位置に対し調歩同期信号９
の有するデータビット８の位置が早くても遅くてもこの
データビット８の３分の１から３分の２の時点でこのデ
ータビット８をサンプリングすることを示している。す
なわち、スタートビット７の立ち下がりを検出（”０”
を検出）したときの割込みによる割込み処理から割込み
の数をカウントし、次の割込みによる割込処理でスター
トビット７を確定（”０”を検出）し、このカウント数
が４になったときこの４を１に戻し、スタートビット７
が終了した後のカウント数の２のときの位置をデータビ
ット８のサンプリング位置とするようにしていることを
示している。従って、データビット８の３分の１から３
分の２の時点でこのデータビット８をサンプリングして
いるので、調歩同期信号９の有するデータを確実にサン
プリングできる。ここでは、スタートビット７の時間幅
を例えばデータビット８の時間幅と予め同じに設定して
いる。
【００１７】図１において、割込信号発生部３は、この
割込信号発生部３に具備したタイマ５がこのタイマ５に
予め設定された図４に示す時間でタイムアップを繰り返
すことにより割込信号を周期的に発生する。
割込信号発生部３に具備したタイマ５がこのタイマ５に
予め設定された図４に示す時間でタイムアップを繰り返
すことにより割込信号を周期的に発生する。
【００１８】ＣＰＵ４は、周期的に発生する割込信号毎
に図２に示す割込処理を実行し、１番目のチャンネル用
の処理からｎ番目のチャンネル用の処理まで順番に、そ
れぞれのチャンネル６に対して調歩同期信号９の最初を
示すスタートビット７の立下りを検出するスタートビッ
トの立下りの検出処理，スタートビットの立下りの検出
処理で検出したスタートビット７が真のスタートビット
７であるか否かを確定するスタートビットの確定処理又
は調歩同期信号９の有するデータを獲得するデータの獲
得処理を行う。
に図２に示す割込処理を実行し、１番目のチャンネル用
の処理からｎ番目のチャンネル用の処理まで順番に、そ
れぞれのチャンネル６に対して調歩同期信号９の最初を
示すスタートビット７の立下りを検出するスタートビッ
トの立下りの検出処理，スタートビットの立下りの検出
処理で検出したスタートビット７が真のスタートビット
７であるか否かを確定するスタートビットの確定処理又
は調歩同期信号９の有するデータを獲得するデータの獲
得処理を行う。
【００１９】すなわち、図３を参照すると、ｋ番目のチ
ャンネル用の処理は、スタートビットの立下りの検出処
理，スタートビットの確定処理又はデータの獲得処理の
うちどの処理を行うのかを選択するｋチャンネル用の状
態フラグを調べ（Ｓ１）、この調べた結果がスタートビ
ットの確定処理を選択することを示す場合は、ステップ
７に続き制御を続行し、ステップ１で調べた結果がデー
タの獲得処理を選択することを示す場合は、ステップ１
２に続き制御を続行する。また、ステップ１で調べた結
果がスタートビットの立下りの検出処理を選択すること
を示す場合は、ステップ２に続き制御を続行する。ここ
で、マイクロコンピュータ１の電源投入時又はリセット
時にはｋチャンネル用の状態フラグにスタートビットの
立下りの検出処理を選択するように初期化してあるた
め、マイクロコンピュータ１の電源投入後又はリセット
後に発生する最初の割込による割込処理ではステップ２
に続き制御が続行される。
ャンネル用の処理は、スタートビットの立下りの検出処
理，スタートビットの確定処理又はデータの獲得処理の
うちどの処理を行うのかを選択するｋチャンネル用の状
態フラグを調べ（Ｓ１）、この調べた結果がスタートビ
ットの確定処理を選択することを示す場合は、ステップ
７に続き制御を続行し、ステップ１で調べた結果がデー
タの獲得処理を選択することを示す場合は、ステップ１
２に続き制御を続行する。また、ステップ１で調べた結
果がスタートビットの立下りの検出処理を選択すること
を示す場合は、ステップ２に続き制御を続行する。ここ
で、マイクロコンピュータ１の電源投入時又はリセット
時にはｋチャンネル用の状態フラグにスタートビットの
立下りの検出処理を選択するように初期化してあるた
め、マイクロコンピュータ１の電源投入後又はリセット
後に発生する最初の割込による割込処理ではステップ２
に続き制御が続行される。
【００２０】ステップ２では、調歩同期信号９の最初を
示すスタートビット７の立下りを検出するために、図５
に示すように、この時点での調歩同期信号９をサンプリ
ングし（Ｓ２）、このサンプリングした結果が”０”か
否かを調べ（Ｓ３）、この調べた結果が”０”でないこ
とを示す場合はｋチャンネル用の状態フラグをそのまま
にして（Ｓ４）、ｋ番目のチャンネル用の処理を終了す
る。ステップ３で調べた結果が”０”であることを示す
場合は図５に示すようにスタートビット７の立ち下がり
を検出したと判断してｋチャンネル用の割込回数カウン
タに１を設定し（Ｓ５）、ｋチャンネル用の状態フラグ
にスタートビットの確定処理を選択するように設定し
（Ｓ６）、ｋ番目のチャンネル用の処理を終了する。
示すスタートビット７の立下りを検出するために、図５
に示すように、この時点での調歩同期信号９をサンプリ
ングし（Ｓ２）、このサンプリングした結果が”０”か
否かを調べ（Ｓ３）、この調べた結果が”０”でないこ
とを示す場合はｋチャンネル用の状態フラグをそのまま
にして（Ｓ４）、ｋ番目のチャンネル用の処理を終了す
る。ステップ３で調べた結果が”０”であることを示す
場合は図５に示すようにスタートビット７の立ち下がり
を検出したと判断してｋチャンネル用の割込回数カウン
タに１を設定し（Ｓ５）、ｋチャンネル用の状態フラグ
にスタートビットの確定処理を選択するように設定し
（Ｓ６）、ｋ番目のチャンネル用の処理を終了する。
【００２１】ステップ７では、図５に示すように、ｋチ
ャンネル用の割込回数カウンタをカウントアップし（Ｓ
７）、スタートビットの立下りの検出処理で検出したス
タートビット７が真のスタートビット７であるか否かを
確定するために、この時点での調歩同期信号９をサンプ
リングし（Ｓ８）、このサンプリングした結果が”０”
か否かを調べ（Ｓ９）、この調べた結果が”０”でない
ことを示す場合はｋチャンネル用の状態フラグにスター
トビットの立下りの検出処理を選択するように設定し
（Ｓ１０）、ｋ番目のチャンネル用の処理を終了する。
ステップ９で調べた結果が”０”であることを示す場合
は図５に示すようにスタートビットの立下りの検出処理
で検出したスタートビット７が真のスタートビット７で
あると判断しｋチャンネル用の状態フラグにデータの獲
得処理を選択するように設定し（Ｓ１１）、ｋ番目のチ
ャンネル用の処理を終了するステップ１２では、図５に
示すように、ｋチャンネル用の割込回数カウンタをカウ
ントアップしこのｋチャンネル用の割込回数カウンタの
カウント数が４になったときこの４を１に戻す（Ｓ１
２）。次に、このｋチャンネル用の割込回数カウンタの
カウント数が２であるか否かを調べ（Ｓ１３）、この調
べた結果が２でないことを示す場合はｋ番目のチャンネ
ル用の処理を終了する。ステップ１３で調べた結果が２
であることを示す場合は図５に示すようにこの時点での
調歩同期信号９の有するデータビット８をサンプリング
し（Ｓ１４）、調歩同期信号９の有する予め定められた
データビット８の個数を示すデータビット長分のデータ
ビット８をサンプリングしたか否かを調べ（Ｓ１５）、
この調べた結果がデータビット８長分のデータビット８
をサンプリングしたことを示さない場合はｋ番目のチャ
ンネル用の処理を終了する。ステップ１５で調べた結果
がデータビット８長分のデータビット８をサンプリング
したことを示す場合は調歩同期信号９の有するデータを
獲得したと判断し次に受信する調歩同期信号９を検出す
るためにｋチャンネル用の状態フラグにスタートビット
の立下りの検出処理を選択するように設定し（Ｓ１
６）、ｋ番目のチャンネル用の処理を終了する。
ャンネル用の割込回数カウンタをカウントアップし（Ｓ
７）、スタートビットの立下りの検出処理で検出したス
タートビット７が真のスタートビット７であるか否かを
確定するために、この時点での調歩同期信号９をサンプ
リングし（Ｓ８）、このサンプリングした結果が”０”
か否かを調べ（Ｓ９）、この調べた結果が”０”でない
ことを示す場合はｋチャンネル用の状態フラグにスター
トビットの立下りの検出処理を選択するように設定し
（Ｓ１０）、ｋ番目のチャンネル用の処理を終了する。
ステップ９で調べた結果が”０”であることを示す場合
は図５に示すようにスタートビットの立下りの検出処理
で検出したスタートビット７が真のスタートビット７で
あると判断しｋチャンネル用の状態フラグにデータの獲
得処理を選択するように設定し（Ｓ１１）、ｋ番目のチ
ャンネル用の処理を終了するステップ１２では、図５に
示すように、ｋチャンネル用の割込回数カウンタをカウ
ントアップしこのｋチャンネル用の割込回数カウンタの
カウント数が４になったときこの４を１に戻す（Ｓ１
２）。次に、このｋチャンネル用の割込回数カウンタの
カウント数が２であるか否かを調べ（Ｓ１３）、この調
べた結果が２でないことを示す場合はｋ番目のチャンネ
ル用の処理を終了する。ステップ１３で調べた結果が２
であることを示す場合は図５に示すようにこの時点での
調歩同期信号９の有するデータビット８をサンプリング
し（Ｓ１４）、調歩同期信号９の有する予め定められた
データビット８の個数を示すデータビット長分のデータ
ビット８をサンプリングしたか否かを調べ（Ｓ１５）、
この調べた結果がデータビット８長分のデータビット８
をサンプリングしたことを示さない場合はｋ番目のチャ
ンネル用の処理を終了する。ステップ１５で調べた結果
がデータビット８長分のデータビット８をサンプリング
したことを示す場合は調歩同期信号９の有するデータを
獲得したと判断し次に受信する調歩同期信号９を検出す
るためにｋチャンネル用の状態フラグにスタートビット
の立下りの検出処理を選択するように設定し（Ｓ１
６）、ｋ番目のチャンネル用の処理を終了する。
【００２２】
【発明の効果】以上説明したように、本発明のマイクロ
コンピュータによれば、複数の入力端子に接続した複数
のチャンネルより受けたそれぞれの調歩同期信号を、タ
イマを具備する割込信号発生部が周期的に発生する割込
信号のタイミングでそれぞれサンプリングしてこれらの
調歩同期信号の有するデータをそれぞれ獲得するので、
マイクロコンピュータの有する外部割込端子数やタイマ
数に限定されず、多数のチャンネルから調歩同期信号の
有するデータを受信することができる。
コンピュータによれば、複数の入力端子に接続した複数
のチャンネルより受けたそれぞれの調歩同期信号を、タ
イマを具備する割込信号発生部が周期的に発生する割込
信号のタイミングでそれぞれサンプリングしてこれらの
調歩同期信号の有するデータをそれぞれ獲得するので、
マイクロコンピュータの有する外部割込端子数やタイマ
数に限定されず、多数のチャンネルから調歩同期信号の
有するデータを受信することができる。
【００２３】また、ＣＰＵと割込信号を発生する割込信
号発生部と複数のチャンネルを接続する複数の入力端子
とを備え１つのタイマのみにより割込信号を発生するよ
うにしているので、接続するチャンネル数がふえても入
力端子を増やすだけで対応できるため、多数のチャンネ
ルから調歩同期信号を受信するような場合でも回路構成
が簡単となり、回路の高集積化が可能となる。
号発生部と複数のチャンネルを接続する複数の入力端子
とを備え１つのタイマのみにより割込信号を発生するよ
うにしているので、接続するチャンネル数がふえても入
力端子を増やすだけで対応できるため、多数のチャンネ
ルから調歩同期信号を受信するような場合でも回路構成
が簡単となり、回路の高集積化が可能となる。
【図１】本発明のマイクロコンピュータの一つの実施の
形態を示すブロック図である。
形態を示すブロック図である。
【図２】割込信号に応答してＣＰＵが行う割込処理を示
す流れ図である。
す流れ図である。
【図３】ｋ番目のチャンネル用の処理の流れ図である。
【図４】割込信号の発生周期を示す図である。
【図５】１つのチャンネルから受けた調歩同期信号の有
する複数のデータビットに対するサンプリング位置を示
す図である。
する複数のデータビットに対するサンプリング位置を示
す図である。
【図６】従来のマイクロコンピュータの調歩同期信号の
サンプリング方法を示す図である。
サンプリング方法を示す図である。
１ マイクロコンピュータ ２ 入力端子 ３ 割込信号発生部 ４ ＣＰＵ ５ タイマ ６ チャンネル ７ スタートビット ８ データビット ９ 調歩同期信号
Claims (3)
- 【請求項１】 複数のチャンネルにそれぞれ接続し前記
複数のチャンネルから調歩同期信号をそれぞれ受ける複
数の入力端子と、 前記それぞれ受けた調歩同期信号からこの信号の有する
データを入力するためのタイミングを示す割込信号を周
期的に発生する割込信号発生部と、 前記割込信号に応答して前記調歩同期信号のスタートビ
ットを検出し前記調歩同期信号の有する複数のデータビ
ットをそれぞれサンプリングして前記調歩同期信号の有
するデータを獲得するＣＰＵと、 を備えたことを特徴とするマイクロコンピュータ。 - 【請求項２】 前記割込信号発生部は、前記複数のデー
タビットのうちの１つのデータビットの時間幅の３分の
１の時間を周期として前記割込信号を発生させ、前記Ｃ
ＰＵが前記データビットの時間幅の３分の１から３分の
２の時点で前記データビットをサンプリングできるよう
にしたことを特徴とする請求項１記載のマイクロコンピ
ュータ。 - 【請求項３】 前記ＣＰＵは、前記周期的に発生する割
込信号のうちの１回の割込信号に応答して前記複数のチ
ャンネルのそれぞれのチャンネルに対して前記調歩同期
信号の最初を示すスタートビットの立下りの検出を行う
スタートビットの立下りの検出処理，前記スタートビッ
トの立下りの検出処理で検出したスタートビットが真の
スタートビットであるか否かを確定するスタートビット
の確定処理又は前記調歩同期信号の有するデータを獲得
するデータの獲得処理を行うようにしたことを特徴とす
る請求項１記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214616A JP2821438B2 (ja) | 1996-08-14 | 1996-08-14 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214616A JP2821438B2 (ja) | 1996-08-14 | 1996-08-14 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065752A JPH1065752A (ja) | 1998-03-06 |
| JP2821438B2 true JP2821438B2 (ja) | 1998-11-05 |
Family
ID=16658680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8214616A Expired - Lifetime JP2821438B2 (ja) | 1996-08-14 | 1996-08-14 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821438B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101529790B (zh) * | 2006-09-21 | 2015-05-20 | 美国亚德诺半导体公司 | 串行数字数据通信接口 |
-
1996
- 1996-08-14 JP JP8214616A patent/JP2821438B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1065752A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| JP2821438B2 (ja) | マイクロコンピュータ | |
| US5206888A (en) | Start-stop synchronous communication speed detecting apparatus | |
| US6546065B1 (en) | Frame synchronous circuit | |
| JP4745904B2 (ja) | 電子装置 | |
| JP2003263404A (ja) | シリアル通信方式とそれを用いたマイクロコンピュータ | |
| JP3602233B2 (ja) | Ａｔコマンド解析装置 | |
| KR100207926B1 (ko) | 펄스폭 계측방법 및 그 장치 | |
| KR100220367B1 (ko) | 시리얼 데이터 수신 시스템 및 수신 방법 | |
| US6072338A (en) | Method of and device for determining pulse width | |
| JP3014868B2 (ja) | データ伝送装置におけるスタートビット検出装置 | |
| JPH07212413A (ja) | 非同期データの受信回路 | |
| JPH10255489A (ja) | マイクロコンピュータ | |
| JPH04364623A (ja) | 調歩同期通信システムにおける通信速度検出方法 | |
| JP2530040Y2 (ja) | シリアル通信による全二重通信方式 | |
| JPH04253439A (ja) | ポーリングシステム | |
| JP4381029B2 (ja) | 記憶装置及び記憶制御システム | |
| JPH1141633A (ja) | ダイヤルパルス検出方法及びダイヤルパルス検出装置 | |
| JPH0479199B2 (ja) | ||
| JPH04117841A (ja) | 調歩同期通信システムの通信速度検出方法 | |
| JPH0692992B2 (ja) | 位相差監視回路 | |
| JP2001325216A (ja) | 通信方式切換装置および通信方式切換方法 | |
| JPS62171248A (ja) | 回線速度検出方式 | |
| JPS62269539A (ja) | 通信制御装置 | |
| JPH03207144A (ja) | デジタル通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |