JP3602233B2 - Ａｔコマンド解析装置 - Google Patents
Ａｔコマンド解析装置 Download PDFInfo
- Publication number
- JP3602233B2 JP3602233B2 JP31202295A JP31202295A JP3602233B2 JP 3602233 B2 JP3602233 B2 JP 3602233B2 JP 31202295 A JP31202295 A JP 31202295A JP 31202295 A JP31202295 A JP 31202295A JP 3602233 B2 JP3602233 B2 JP 3602233B2
- Authority
- JP
- Japan
- Prior art keywords
- speed
- analysis
- character
- baud rate
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明はパーソナルコンピュータ用モデムに通常使用されるＡＴコマンドの解析装置に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ用モデムとして通常使用されているＡＴコマンドはＤＴＥ（ユーザ端末設備、Ｄａｔａ Ｔｅｒｍｉｎａｌ Ｅｑｕｉｐｍｅｎｔ）とＤＣＥ（回線設備、Ｄａｔａ Ｃｉｒｃｕｉｔ Ｔｅｒｍｉｎａｔｉｎｇ Ｅｑｕｉｐｍｅｎｔ）間の通信速度および通信パラメータを自動的に認識応答するという優れた特徴を備えているためモデムの世界に広く普及した。ＡＴコマンドはＩＴＵ−ＴのＶ．２５ｔｅｒとして勧告される予定である。
【０００３】
ＡＴコマンドは、コマンドの先頭の文字を「ＡＴ」または「ａｔ」の２種類に限定しており、ＡＴコマンドという名称はこの２文字に由来している。ＡＴコマンドで自動認識、応答するものには通信速度と通信パラメータがあり、以下それぞれの自動認識方法を説明する。
【０００４】
通信速度
コマンド先頭のＡまたはａはＡＳＣＩＩコードで表すとそれぞれ４１ｈと６１ｈである。両方とも最下位ビット（ＬＳＢ）が１なので、これをシリアルインターフェースのＬＳＢファーストのビット列に直すと、通信の始めに必ず１ビット分のスペース（スタートビット）が出現する。通信速度はこのスペース時間を計測することによって求められる。
【０００５】
通信パラメータ
通信パラメータは、はじめに８ビット（スタートビットとデータビットの７ビット）、パリティビットなしで設定しておき、１文字目（Ａまたはａ）で求めた通信速度でコマンドの２文字目（Ｔまたはｔ）を受信する。そして１文字目と２文字目のそれぞれのパリティビット（Ｄ７）と、文字がＡＴかａｔかのいずれかによりＩＴＵ−ＴのＶ．２５ｔｅｒでサポートする通信パラメータが求められる。図５はこの通信パラメータを示す。なお、パリティビットを表すＤ７は、データビットが７ビットでその次にくるパリティビットを含め８ビットとしたとき、ＬＳＢファーストで各ビットをＤ０〜Ｄ７で表した時の８番目のビットを表す。なお、通信パラメータはデータフォーマットとも呼ばれる。
【０００６】
図６は従来のＡＴコマンド解析回路を示す。同図において１は中央処理演算部（以下ＭＰＵと称する）、２は調歩同期式シリアルデータ送受信回路でＵＡＲＴと称する。３はＭＰＵ１の入力端子、４はＤＴＥとのシリアルインターフェースの入力データ信号（以下ＲＸＤと称する）、５はＵＡＲＴ２からＭＰＵ１への割込み信号線、６はＵＡＲＴ２とＭＰＵ１とのデータ線である。
【０００７】
以上のように構成されたＡＴコマンド解析回路について、図３（ｂ）に示すＭＰＵの動作図を用いて説明する。ＤＴＥより送信されるシリアルデータは調歩同期式であるのでＡＴコマンドの各文字は７ビットのデータビットの次にパリティビットが付いて８ビットとなり、この先頭に０のスタートビット、後に１のストリップビットよりなる１０ビットで構成されている。まずＭＰＵ１はＡＴコマンドの第１キャラクタのＡまたはａがＤＴＥより送信されてくるときにＲＸＤ４を監視する。ＭＰＵ１は入力端子３にスタートビットが入力されると内部のタイマによりこのスタートビットの時間を計測する。タイマの値より求めたＤＴＥの通信速度で、スタートビットに続くデータビットとパリティビットの８ビットを入力端子３より受信する。受信したデータがＡまたはａならばパリティビットの極性（０か１か）を保存する。
【０００８】
次にＭＰＵ１はＵＡＲＴ２を計測した通信速度に設定し、第２キャラクタを今度はＵＡＲＴ２で受信させる。ＵＡＲＴ２は第２キャラクタを受信すると割込み信号線５より割込み信号を送出し、ＭＰＵ１はこの割込み信号を受信するとデータ線６から第２キャラクタをリードする。この第２キャラクタがＴまたはｔならば、第１キャラクタと第２キャラクタのパリティビットより、図５で示したデータフォーマットを求めてＵＡＲＴ２に設定し、第３キャラクタ以降を測定した通信速度と設定したデータフォーマットで受信する。
【０００９】
ＡＴコマンドによるパソコン通信が開始された時代は通信速度は３００ｂｐｓであったが、その後の速度上昇は目覚ましく、２４００ｂｐｓから１４４００ｂｐｓ、さらに最近では２８８００ｂｐｓが採用されている。しかもこの２８８００ｂｐｓはＤＣＥ−ＤＣＥ間の通信速度で、この間のデータは最大で１／４に圧縮されている可能性があり、ＤＣＥとＤＴＥ間はこの圧縮を復元した４倍の１１５．２ｋｂｐｓの通信速度を満たす必要がある。
【００１０】
【発明が解決しようとする課題】
このように通信速度が高速化されたこと、および各種機能が増加してきたことによりＭＰＵ１の負担が大きくなってきた。ＭＰＵ１は図３（ｂ）で示したようにＡＴコマンドの第１キャラクタのスタートビットを受信するとき絶えずＲＸＤを監視し、スタートビットを検出するとカウンタで速度を計測し、それに続く第１キャラクタを入力し、これを受信すると第２キャラクタを受信するようＵＡＲＴ２に指示する。これを第２キャラクタとＵＡＲＴ２の同期をとると言う。
【００１１】
また、通信速度が遅い時は各コマンドの間隔が空いており、コマンドの終了後定常状態（Ｈのレベル、つまり１が連続する状態）となった後に次のコマンドのスタートビット（Ｌの状態、つまり０）が始まるので、スタートビットが入力される前に速度解析を指示でき、スタートビットの最初から計測を行うことができた。しかし、高速化されるにつれて、前のコマンドのストップビットに続いてＡＴコマンドのスタートビットが始まる場合も発生するようになった。図４（ｂ）はこのような状態を示す。ＭＰＵ１は１つ前のコマンドの最後のキャラクタを受信後に通信速度の解析を指示するが、遅延が生じ計測開始がスタートビットの開始より遅れ、カウントする時間がスタートビットの持続時間より短くなり、正しい通信速度が得られなくなる。
【００１２】
また、第１キャラクタをＭＰＵ１が速度解析している間に、ＵＡＲＴ２の入力端子ＩＮにも第１キャラクタが入力される。このときは速度設定される前であるためＵＡＲＴ２は誤った通信速度で受信することになる。第１キャラクタが終了し、正しく速度設定されたＵＡＲＴ２が第２キャラクタ以降を正常に受信するためには、第２キャラクタの受信直前に誤って受信した第１キャラクタをＵＡＲＴ２より削除するか、第１キャラクタ受信中はＵＡＲＴ２の受信を停止し、図３（ｂ）で説明したように第２キャラクタより動作させるというＵＡＲＴ２とＲＸＤ４を同期させる動作が必要となる。従来はこの同期をとる動作をＭＰＵ１がコマンド毎に行っていた。
【００１３】
本発明は、上述の問題点に鑑みてなされたもので、ＡＴコマンドの速度解析にあたり、ＭＰＵの負担を軽減することを目的とする。またコマンドが連続しても速度解析を誤りなく行うことを目的とする。さらにＡＴコマンドの第２キャラクタをＵＡＲＴが受信する際同期をとる動作をＭＰＵが行わないようにすることを目的とする。
【００１４】
【課題を解決するための手段】
本発明のＡＴコマンド解析装置は、送受信手段（ＵＡＲＴ）と制御手段（ＭＰＵ）に追加して、制御手段の指示により通信速度を解析する速度解析手段と、解析した通信速度によりボーレートクロックを生成し、送受信手段に伝送し通信速度を知らせるボーレートクロック生成手段と、このボーレートクロックを入力して第１キャラクタを受信するシフトレジスタとを設ける。
本発明によれば、通信速度の解析、通信速度の送受信手段への通知、第１キャラクタの受信と言った従来制御手段が行っていた役割を速度解析手段、ボーレートクロック手段、シフトレジスタ部が行うので制御手段の負担が軽減される。
【００１７】
【発明の実施の形態】
請求項１の発明では、ＤＴＥからの調歩同期式シリアルデータをボーレートクロックに基づいて受信する送受信手段と、この送受信手段の受信データを解析する制御手段と、この制御手段からの指示に基づき入力信号を監視しＤＴＥから送出されるＡＴコマンド間が連続していない部分を検出し解析開始指示を出力する解析開始判断手段と、この解析開始指示によりＡＴコマンドの第１キャラクタのスタートビットを検出して通信速度を解析する速度解析手段と、この速度解析手段の解析した通信速度に基づきボーレートクロックを生成し、前記送受信手段に出力するボーレートクロック生成手段と、前記ボーレートクロックに基づき前記第１キャラクタを受信して保持し前記制御手段に送出するシフトレジスタ部とを具備する。
【００１８】
請求項１の発明は、スタートビット監視を解析開始判断手段を設けて行わせ、さらにＡＴコマンドが前のコマンドと連続していない部分を検出したとき次にくるスタートビットの速度計測を行うよう速度解析手段に指示するようにしたものである。通信速度変更を示すＡＴコマンドは前のコマンドと間隔をあけて送信されてくることが多い。このため図４（ｂ）で示したようにコマンド間が連続している時は通信速度の計測は行わず、所定期間、例えばコマンドの１キャラクタとスタート、ストリップ、パリティビットを含めた１０周期以上定常状態（ビット１の状態）が連続した場合に速度測定開始を速度解析手段に指示する。これにより通信速度を正しく測定することができる。
【００１９】
請求項２の発明では、ＤＴＥからの調歩同期式シリアルデータをボーレートクロックに基づいて受信する送受信手段と、この送受信手段の受信データを解析する制御手段と、この制御手段からの指示に基づき入力信号を監視しＤＴＥから送出されるＡＴコマンド間が連続していない部分を検出し解析開始指示を出力する解析開始判断手段と、この解析開始指示によりＡＴコマンドの第１キャラクタのスタートビットを検出して通信速度を解析する速度解析手段と、この速度解析手段の解析した通信速度に基づきボーレートクロックを生成し、前記送受信手段に出力するボーレートクロック生成手段と、前記ボーレートクロックに基づき前記第１キャラクタを受信して保持し前記制御手段に送出するシフトレジスタ部と、前記送受信手段へのＤＴＥからの入力信号を前記解析開始指示により停止し、前記シフトレジスタ部が前記第１キャラクタを受信した後に解除する受信データ制御手段とを具備する。
【００２０】
請求項２の発明は、請求項１の発明に受信データ制御手段を設け、送受信手段へのＤＴＥからの入力信号を解析開始指示により停止し、シフトレジスタ部が第１キャラクタを受信した後に解除するようにしたもので、これにより制御手段が行っていた第２キャラクタと送受信手段との同期をとる作業が不要となり制御手段の負担が軽減される。
【００２１】
請求項３の発明では、ＤＴＥからの調歩同期式シリアルデータをボーレートクロックに基づいて受信する送受信手段と、この送受信手段の受信データを解析する制御手段と、この制御手段からの指示に基づきＤＴＥから送出されるＡＴコマンドの第１キャラクタのスタートビットより通信速度を解析する速度解析手段と、この速度解析手段の解析した通信速度に基づきボーレートクロックを生成し、前記送受信手段に出力するボーレートクロック生成手段と、前記ボーレートクロックに基づき前記第１キャラクタを受信して保持し前記制御手段に送出するシフトレジスタ部とを具備し、前記速度解析手段はＤＴＥから送出されるシリアルデータにスタートビットと同じ極性の信号が表れた場合、この信号の通信速度解析を行い計測終了までに前記制御手段より速度解析指示があった場合この信号をＡＴコマンドの第１キャラクタのスタートビットとして速度解析を継続する。
【００２２】
請求項３の発明では、速度解析手段はＤＴＥから送出されるシリアルデータにスタートビットと同じ極性（つまり０）の信号が表れた場合は常にこのビットの通信速度の計測を行い、計測終了までに制御手段より速度解析指示があった場合この信号をＡＴコマンドの第１キャラクタのスタートビットとして速度解析を行う。これにより図４（ｂ）で示したようにコマンドが連続していても、スタートビットの計測を遅延することなく行い正しい通信速度を測定することができる。
【００２３】
以下、本発明の実施の形態について図面を参照して説明する。図１は請求項１〜２の発明を実施する第１実施の形態を示すブロック図である。図１において、ＲＸＤ１０はＤＴＥとのシリアルインターフェースの入力データ信号であり、解析開始判断部１１は後述するＭＰＵ１９の通信速度解析開始の指示を受けてＲＸＤ１０を監視し、速度測定開始のStart 信号を送出する。速度解析部１２はこのStart 信号によりスタートビットの通信速度を解析する。シリアルデータ制御部１３は速度解析部１２より出力されるgate信号がＯＦＦの間、後述するＵＡＲＴ１８へのＲＸＤ１０の入力を停止する。デコーダ１４は速度解析部１２がスタートビットの通信期間をカウントしたカウント値から速度データとボーレートクロックを発生させるための分周データを生成する。
【００２４】
速度レジスタ１５はデコーダ１４の速度データを保持する。シフトレジスタ部１６は８ビットのシフトレジスタからなり、ＡＴコマンドの第１キャラクタを受信して保持する。ボーレートクロック生成部１７はデコーダ１４からの分周データにより、コマンドを受信するボーレートクロックを生成し、シフトレジスタ部１６とＵＡＲＴ１８に供給する。ＵＡＲＴ１８は調歩同期式シリアルデータであるＲＸＤ１０を送受信する送受信回路である。ＭＰＵ１９はｉｎｄｉｃａｔｅ信号を解析開始判断部１１に出力して通信速度開始を指示し、シフトレジスタ部１６から第１キャラクタを入力して「Ａ」を判断し、ＵＡＲＴ１８から第２キャラクタ以降の受信データを入力して解析する。
【００２５】
以上のように構成された第１実施の形態の動作を説明する。解析開始判断部１１はＭＰＵ１９からのｉｎｄｉｃａｔｅ信号のＯＮを速度測定開始指示として受け付け、あらかじめ監視していたＲＸＤ１０にスタートビット（Ｌまたは０）の逆の論理（Ｈまたは１）が続く定常状態がシフトレジスタクロックの１０周期分（スタート、ストップピット、パリティビットの各１ビットとデータビットの７ビットの合計１０ビットに相当）以上続けば、コマンドが発行されていない状態であると判断して速度解析部１２に対してｓｔａｒｔ 信号をＯＮにし通信測度解析を開始させる。
【００２６】
測度解析部１２はｇａｔｅ信号をＯＦＦにし、ＲＸＤ１０を監視しスタートビットを待つ。シリアルデータ制御部１３はｇａｔｅ信号がＯＦＦの間、ＵＡＲＴ１８とＲＸＤ１０を切り離すことにより測度設定前のＵＡＲＴ１８が誤った通信測度でＡＴコマンドの第１キャラクタを受信することを防止する。速度解析部１２はＲＸＤ１０にスタートビットが表れたら内部のカウンタをスタートさせ従来のＭＰＵ１９に代わってスタートビットの時間を計測し、スタートビットが終了すると内部カウンタを停止させｌｏａｄ信号をＯＮにし、ＭＰＵ１９へ速度測定終了割り込み信号を発行する。
【００２７】
デコーダ１４は速度解析部１２のカウンタ値からＭＰＵ１９への速度データとボーレートクロック生成のため分周データを生成する。速度データは速度解析部１２のカウント値より算出した速度の値と速度測定が失敗した場合にこれを知らせるエラービットとから成る。速度レジスタ１５はデコーダ１４からの速度データを速度解析部１２からのｌｏａｄ信号がＯＮになったタイミングで保持する。ボーレートクロック生成部１７は速度解析部１２からのｌｏａｄ信号がＯＮになったタイミングでデコーダ１４の分周データをロードし、この分周データに基づく新たなボーレートクロックを生成しＵＡＲＴ１８へ供給する。これによりＵＡＲＴ１８は通信速度に適合したクロックを絶えず供給されるので、単一クロックで動作するＵＡＲＴと異なりＭＰＵがＵＡＲＴの速度設定をコマンド毎に行う必要がない。またボーレートクロック生成部１７はシフトレジスタ部１６にボーレートクロックと同じ周波数のシフトレジスタクロックを８周期分供給する。
【００２８】
シフトレジスタ部１６はボーレートクロック生成部１７から供給されるシフトレジスタクロックのタイミングでコマンドの第１キャラクタのスタートビットの次に始まるデータビットの７ビットとパリティビットの８ビットを受信し、８ビットを終了したところで第１のキャラクタの受信終了信号をＯＮにしてＭＰＵ１９に割込みを発生させる。速度解析部１２はこの受信終了信号がＯＮになったらｇａｔｅ信号をＯＮにする。ｇａｔｅ信号がＯＮになるとＵＡＲＴ１８にＲＸＤ１０が入力される。これによりＵＡＲＴ１８は第１キャラクタの影響を受けないので、ＭＰＵ１９はＵＡＲＴ１８の同期をとる必要がなく、ＡＴコマンドの第２キャラクタおよびこれに続くキャラクタをＵＡＲＴ１８で確実に受信することができる。
【００２９】
ＵＡＲＴ１８はボーレートクロック生成部１７から供給されるボーレートクロックでＲＸＤ１０のＡＴコマンドの第２キャラクタ以降を順次受信し、キャラクタ毎にＭＰＵ１９に受信割り込みを発生させる。ＭＰＵ１９は速度解析部１２からの速度測定終了割り込み信号を受けると、速度レジスタ１５の速度データをリードし、エラービットより速度測定か成功したか否かを判断し、成功した場合測定した結果の速度の値を確認する。
【００３０】
次にＭＰＵ１９はシフトレジスタ部１６からの受信終了割込みを受けるとシフトレジスタ部１６よりコマンドの第１キャラクタとそのパリティビットをリードし、キャラクタがＡまたはａであることを確認する。速度測定がエラーになったとき、および第１キャラクタがＡまたはａでないときはｉｎｄｉｃａｔｅ信号を再びＯＮにして速度解析を初めからやり直す。ＡＴコマンドの第２キャラクタとこれに続くキャラクタはＵＡＲＴ１８により受信する。ＭＰＵ１９はＵＡＲＴ１８からの受信割込みを受けた後、受信データをリードし、第２ビットがＴまたはｔならば第１キャラクタのパリティビットと第２キャラクタのパリティビットから、図５で示した受信データのデータフォーマットを決定する。ＭＰＵ１９はＵＡＲＴ１８をこのデータフォーマットに設定し、ＵＡＲＴ１８はＡＴコマンドの第３キャラクタとこれに続くキャラクタを順次受信する。
【００３１】
図３はＭＰＵ１９の動作を示し、（ａ）は本発明のＡＴコマンド解析回路のＭＰＵの動作を示し、（ｂ）は従来のＭＰＵのみでＡＴコマンドの解析を行った場合を示す。本発明の場合、ＭＰＵ１９は解析開始指示のｉｎｄｉｃａｔｅ信号を解析開始判断部１１に発行し、速度測定が終了すると速度データを速度レジスタ１５から読み出し、エラー無く測定されたかチェックし、シフトレジスタ部１６が第１キャラクタを入力して受信終了を知らせてくると、第１キャラクタをリードしてＡまたはａを確認する作業を行う。
【００３２】
これに対し従来は（ｂ）に示すようにスタートビットの監視をして、スタートビットを検出するとこの通信速度を測定し、次に第１キャラクタを受信する。次に第２キャラクタをＵＡＲＴが受信できるように第２キャラクタとＵＡＲＴの同期をとる。このような従来の方法に比べ、本発明の場合ＭＰＵの負担が大幅に軽減されている。
【００３３】
次に本発明の第２実施の形態を説明する。本実施の形態は請求項３の発明を実施するものである。図２は本発明の第２の実施の形態を示すブロック図である。本図において、図１と同一符号は同一の機能を有する機器を表す。図１と異なる構成は、解析開始判断部１１に代わってＭＰＵ１９からの速度解析指示を受け付ける解析指示受付部２１と、速度解析部１２に代わって解析を有効とするか無効とするかの判断も行う速度解析及び判断部２２を設けた点と、シリアルデータ制御部１３を無くした点である。
【００３４】
次に本実施の形態の動作を説明する。
以下の説明は、第１実施の形態と同様にＲＸＤ１０の調歩同期式データのデータがない状態すなわち定常状態は「Ｈまたは１」であるものとし、スタートビットの論理は「Ｌまたは０」になる。解析指示受付部２１から速度解析及び判断部２２に接続されるｓｔａｒｔ 信号は通常ＯＦＦであり、解析指示受付部２１がＭＰＵ１９から速度測定開始指示としてｉｎｄｉｃａｔｅ信号のＯＮを受け付けると、ｓｔａｒｔ 信号をＯＮにする。
【００３５】
速度解析及び判断部２２はＲＸＤ１０を常に監視している。速度解析及び判断部２２はｓｔａｒｔ 信号のＯＮを待ってから速度解析を開始した場合、図４（ｂ）で説明したように高速な通信で複数のコマンドが連続してきたとき、ＡＴコマンドの第１キャラクタのスタートビット（以下コマンドの先頭のスタートビット）の速度計測が正確にできない。このため、速度解析及び判断部２２はｓｔａｒｔ 信号のＯＮを待たずに監視しているＲＸＤ１０に「Ｌ」が現れればコマンドの先頭のスタートビットであるなしにかかわらず内部のカウンタをスタートさせ、この「Ｌ」の時間を計測する。
【００３６】
計測した「Ｌ」の信号がコマンドの先頭のスタートビットであるかないかは、解析指示受付部２１からのｓｔａｒｔ 信号がＯＮであるか否か、すなわちＭＰＵ１９からｉｎｄｉｃａｔｅ信号を受けたか否かにより速度解析及び判断部２２が判断する。速度解析及び判断部２２は「Ｌ」の時間の計測が終了するまでに、解析指示受付部２１からのｓｔａｒｔ 信号がＯＮになれば、計測した「Ｌ」の信号はコマンドの先頭のスタートビットであるということなので、速度の計測は有効であり、解析を継続する。しかし、速度解析及び判断部２２に解析指示受付部２１からのｓｔａｒｔ 信号が「Ｌ」の時間の計測が終了するまでにＯＮにならなければ、計測した「Ｌ」の信号はコマンドの先頭のスタートビットではないということなので、計測を無効とし、再度ＲＸＤ１０の「Ｌ」を監視し、解析をやり直す。
【００３７】
速度の計測が有効なとき、すなわち速度解析及び判断部２２が「Ｌ」を計測終了までに解析指示受付部２１からのｓｔａｒｔ 信号がＯＮになったとき、速度解析及び判断部２２はＲＸＤ１０の「Ｌ」が終了すると、内部カウンタを停止させ、ｌｏａｄ信号をＯＮにしＭＰＵ１９へ速度測定終了割込み信号を発生させる。
【００３８】
これ以降の動作はシリアルデータ制御部１３がない点を除いて第１実施の形態と同様である。速度解析及び判断部２２はスタートビットが終了すると内部カウンタを停止させｌｏａｄ信号をＯＮにしＭＰＵ１９へ速度測定終了割込み信号を発生させる。シフトレジスタ部１６はシフトレジスタクロックのタイミングでコマンドの第１キャラクタのスタートビットの次の８ビットを受信し、８ビットを終了したところで第１キャラクタの受信終了信号をＯＮにし、ＭＰＵ１９に割り込みを発生させる。ＭＰＵ１９は第２キャラクタとそれに続くキャラクタをＵＡＲＴ１８で正常に受信するために、ＵＡＲＴ１８を初期化し動作させる。この動作は図３（ｂ）で説明した第２キャラクタとＵＡＲＴの同期を取る動作と同様な動作となる。
【００３９】
シリアルデータ制御部１３を設けないのは次の理由による。本実施の形態では「Ｌ」となるビットの速度を常に計測しており、この計測中に解析指示受付部２１からのｓｔａｒｔ 信号がＯＮになったとき、スタートビットであるとして、計測を続行し速度計測を終了する。この速度計測データに基づき発生したボーレートクロックによってシフトレジスタ部１６が第１キャラクタを受信し、終了すると受信終了を終了を出力し、この受信終了信号に基づきシリアルデータ制御部１３を開とし第２キャラクタとそれ以降のキャラクタを受信させるが、現在計測している「Ｌ」がスタートビットか否かわからない状態では、シリアルデータ制御部１３を閉として、ＵＡＲＴ１８に第１キャラクタを受信させないようにすることはできない。このため、従来と同じく、第２キャラクタとＵＡＲＴの同期を取る動作をＭＰＵ１９が行う。
【００４０】
図４は（ａ）で本実施の形態によるＡＴコマンド解析回路を使用した時のスタートビットの計測を示し、（ｂ）に従来のＭＰＵのみでＡＴコマンドの解析を行った時を示し、両者の違いを対比して示す。高速な通信を行っており、ＡＴコマンドが連続し、１つ前のコマンドのストップビットに続いてＡＴコマンドの第１キャラクタのスタートビットが開始された場合、ＭＰＵ１９からの解析開始指示を示すｉｎｄｉｃａｔｅ信号はスタートビットの受信中に発行される。（ｂ）に示すようにこの指示により速度測定を開始すれば遅延が生じ速度計測を正しく行うことはできないが、（ａ）に示すように「Ｌ」のビットを常に計測しており、指示があった場合はその計測を続行してそのビットの速度を計測すれば、スタートビットの通信速度を正確に測定することができる。
【００４１】
【発明の効果】
以上の説明より明らかなように、本発明は、速度解析部により通信速度を測定し、この速度に基づきボーレートクロックを生成しＵＡＲＴに供給し、シフトレジスタ部で第１キャラクタを受信するようにしたので、ＭＰＵの負担を大幅に軽減させることができる。また解析開始判断部を設け、コマンド間隔が解析可能な長さとなるまで待って通信速度を解析することにより、通信速度の誤った測定を回避することができる。さらにシリアルデータ制御部を設けることにＡＴコマンドの第１キャラクタ受信中はＵＡＲＴへのデータを停止し、受信後解除するようにすることにより、第２キャラクタをＵＡＲＴが受信する際にＭＰＵがキャラクタの先頭とＵＡＲＴの同期をとる必要がない。またスタートビットと同じ極性のビットの通信速度を常に計測し、計測中にＭＰＵから速度解析指示が発行されたとき、そのビットをスタートビットとして速度の計測を行うことにより、高速通信となりコマンドが連続して前のコマンドのエンドビットとＡＴコマンドの第１キャラクタのスタートビットが連続しても通信速度を確実に測定することができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態におけるＡＴコマンド解析回路のブロック図
【図２】本発明の第２実施の形態におけるＡＴコマンド解析回路のブロック図
【図３】（ａ）本発明の第１実施の形態のＡＴコマンド解析回路を使用したときのＭＰＵの動作説明図
（ｂ）従来のＭＰＵのみでＡＴコマンドの解析を行った場合のＭＰＵの動作説明図
【図４】（ａ）本発明の第２実施の形態のＡＴコマンド解析回路を使用したときのＭＰＵの動作説明図
（ｂ）従来のＡＴコマンド解析回路を使用したときのスタートビットの計測説明図
【図５】ＡＴコマンドの通信パラメータを示す図
【図６】従来のＡＴコマンド解析回路構成図
【符号の説明】
１０ ＤＴＥからのシリアルデータインターフェースの入力データ信号ＲＸＤ
１１ 解析開始判断部
１２ 速度解析部
１３ シリアルデータ制御部
１４ デコーダ
１５ 速度レジスタ
１６ シフトレジスタ部
１７ ボーレートクロック生成部
１８ ＵＡＲＴ
１９ ＭＰＵ
２１ 解析指示受付部
２２ 速度解析及び判断部
【発明の属する技術分野】
本発明はパーソナルコンピュータ用モデムに通常使用されるＡＴコマンドの解析装置に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ用モデムとして通常使用されているＡＴコマンドはＤＴＥ（ユーザ端末設備、Ｄａｔａ Ｔｅｒｍｉｎａｌ Ｅｑｕｉｐｍｅｎｔ）とＤＣＥ（回線設備、Ｄａｔａ Ｃｉｒｃｕｉｔ Ｔｅｒｍｉｎａｔｉｎｇ Ｅｑｕｉｐｍｅｎｔ）間の通信速度および通信パラメータを自動的に認識応答するという優れた特徴を備えているためモデムの世界に広く普及した。ＡＴコマンドはＩＴＵ−ＴのＶ．２５ｔｅｒとして勧告される予定である。
【０００３】
ＡＴコマンドは、コマンドの先頭の文字を「ＡＴ」または「ａｔ」の２種類に限定しており、ＡＴコマンドという名称はこの２文字に由来している。ＡＴコマンドで自動認識、応答するものには通信速度と通信パラメータがあり、以下それぞれの自動認識方法を説明する。
【０００４】
通信速度
コマンド先頭のＡまたはａはＡＳＣＩＩコードで表すとそれぞれ４１ｈと６１ｈである。両方とも最下位ビット（ＬＳＢ）が１なので、これをシリアルインターフェースのＬＳＢファーストのビット列に直すと、通信の始めに必ず１ビット分のスペース（スタートビット）が出現する。通信速度はこのスペース時間を計測することによって求められる。
【０００５】
通信パラメータ
通信パラメータは、はじめに８ビット（スタートビットとデータビットの７ビット）、パリティビットなしで設定しておき、１文字目（Ａまたはａ）で求めた通信速度でコマンドの２文字目（Ｔまたはｔ）を受信する。そして１文字目と２文字目のそれぞれのパリティビット（Ｄ７）と、文字がＡＴかａｔかのいずれかによりＩＴＵ−ＴのＶ．２５ｔｅｒでサポートする通信パラメータが求められる。図５はこの通信パラメータを示す。なお、パリティビットを表すＤ７は、データビットが７ビットでその次にくるパリティビットを含め８ビットとしたとき、ＬＳＢファーストで各ビットをＤ０〜Ｄ７で表した時の８番目のビットを表す。なお、通信パラメータはデータフォーマットとも呼ばれる。
【０００６】
図６は従来のＡＴコマンド解析回路を示す。同図において１は中央処理演算部（以下ＭＰＵと称する）、２は調歩同期式シリアルデータ送受信回路でＵＡＲＴと称する。３はＭＰＵ１の入力端子、４はＤＴＥとのシリアルインターフェースの入力データ信号（以下ＲＸＤと称する）、５はＵＡＲＴ２からＭＰＵ１への割込み信号線、６はＵＡＲＴ２とＭＰＵ１とのデータ線である。
【０００７】
以上のように構成されたＡＴコマンド解析回路について、図３（ｂ）に示すＭＰＵの動作図を用いて説明する。ＤＴＥより送信されるシリアルデータは調歩同期式であるのでＡＴコマンドの各文字は７ビットのデータビットの次にパリティビットが付いて８ビットとなり、この先頭に０のスタートビット、後に１のストリップビットよりなる１０ビットで構成されている。まずＭＰＵ１はＡＴコマンドの第１キャラクタのＡまたはａがＤＴＥより送信されてくるときにＲＸＤ４を監視する。ＭＰＵ１は入力端子３にスタートビットが入力されると内部のタイマによりこのスタートビットの時間を計測する。タイマの値より求めたＤＴＥの通信速度で、スタートビットに続くデータビットとパリティビットの８ビットを入力端子３より受信する。受信したデータがＡまたはａならばパリティビットの極性（０か１か）を保存する。
【０００８】
次にＭＰＵ１はＵＡＲＴ２を計測した通信速度に設定し、第２キャラクタを今度はＵＡＲＴ２で受信させる。ＵＡＲＴ２は第２キャラクタを受信すると割込み信号線５より割込み信号を送出し、ＭＰＵ１はこの割込み信号を受信するとデータ線６から第２キャラクタをリードする。この第２キャラクタがＴまたはｔならば、第１キャラクタと第２キャラクタのパリティビットより、図５で示したデータフォーマットを求めてＵＡＲＴ２に設定し、第３キャラクタ以降を測定した通信速度と設定したデータフォーマットで受信する。
【０００９】
ＡＴコマンドによるパソコン通信が開始された時代は通信速度は３００ｂｐｓであったが、その後の速度上昇は目覚ましく、２４００ｂｐｓから１４４００ｂｐｓ、さらに最近では２８８００ｂｐｓが採用されている。しかもこの２８８００ｂｐｓはＤＣＥ−ＤＣＥ間の通信速度で、この間のデータは最大で１／４に圧縮されている可能性があり、ＤＣＥとＤＴＥ間はこの圧縮を復元した４倍の１１５．２ｋｂｐｓの通信速度を満たす必要がある。
【００１０】
【発明が解決しようとする課題】
このように通信速度が高速化されたこと、および各種機能が増加してきたことによりＭＰＵ１の負担が大きくなってきた。ＭＰＵ１は図３（ｂ）で示したようにＡＴコマンドの第１キャラクタのスタートビットを受信するとき絶えずＲＸＤを監視し、スタートビットを検出するとカウンタで速度を計測し、それに続く第１キャラクタを入力し、これを受信すると第２キャラクタを受信するようＵＡＲＴ２に指示する。これを第２キャラクタとＵＡＲＴ２の同期をとると言う。
【００１１】
また、通信速度が遅い時は各コマンドの間隔が空いており、コマンドの終了後定常状態（Ｈのレベル、つまり１が連続する状態）となった後に次のコマンドのスタートビット（Ｌの状態、つまり０）が始まるので、スタートビットが入力される前に速度解析を指示でき、スタートビットの最初から計測を行うことができた。しかし、高速化されるにつれて、前のコマンドのストップビットに続いてＡＴコマンドのスタートビットが始まる場合も発生するようになった。図４（ｂ）はこのような状態を示す。ＭＰＵ１は１つ前のコマンドの最後のキャラクタを受信後に通信速度の解析を指示するが、遅延が生じ計測開始がスタートビットの開始より遅れ、カウントする時間がスタートビットの持続時間より短くなり、正しい通信速度が得られなくなる。
【００１２】
また、第１キャラクタをＭＰＵ１が速度解析している間に、ＵＡＲＴ２の入力端子ＩＮにも第１キャラクタが入力される。このときは速度設定される前であるためＵＡＲＴ２は誤った通信速度で受信することになる。第１キャラクタが終了し、正しく速度設定されたＵＡＲＴ２が第２キャラクタ以降を正常に受信するためには、第２キャラクタの受信直前に誤って受信した第１キャラクタをＵＡＲＴ２より削除するか、第１キャラクタ受信中はＵＡＲＴ２の受信を停止し、図３（ｂ）で説明したように第２キャラクタより動作させるというＵＡＲＴ２とＲＸＤ４を同期させる動作が必要となる。従来はこの同期をとる動作をＭＰＵ１がコマンド毎に行っていた。
【００１３】
本発明は、上述の問題点に鑑みてなされたもので、ＡＴコマンドの速度解析にあたり、ＭＰＵの負担を軽減することを目的とする。またコマンドが連続しても速度解析を誤りなく行うことを目的とする。さらにＡＴコマンドの第２キャラクタをＵＡＲＴが受信する際同期をとる動作をＭＰＵが行わないようにすることを目的とする。
【００１４】
【課題を解決するための手段】
本発明のＡＴコマンド解析装置は、送受信手段（ＵＡＲＴ）と制御手段（ＭＰＵ）に追加して、制御手段の指示により通信速度を解析する速度解析手段と、解析した通信速度によりボーレートクロックを生成し、送受信手段に伝送し通信速度を知らせるボーレートクロック生成手段と、このボーレートクロックを入力して第１キャラクタを受信するシフトレジスタとを設ける。
本発明によれば、通信速度の解析、通信速度の送受信手段への通知、第１キャラクタの受信と言った従来制御手段が行っていた役割を速度解析手段、ボーレートクロック手段、シフトレジスタ部が行うので制御手段の負担が軽減される。
【００１７】
【発明の実施の形態】
請求項１の発明では、ＤＴＥからの調歩同期式シリアルデータをボーレートクロックに基づいて受信する送受信手段と、この送受信手段の受信データを解析する制御手段と、この制御手段からの指示に基づき入力信号を監視しＤＴＥから送出されるＡＴコマンド間が連続していない部分を検出し解析開始指示を出力する解析開始判断手段と、この解析開始指示によりＡＴコマンドの第１キャラクタのスタートビットを検出して通信速度を解析する速度解析手段と、この速度解析手段の解析した通信速度に基づきボーレートクロックを生成し、前記送受信手段に出力するボーレートクロック生成手段と、前記ボーレートクロックに基づき前記第１キャラクタを受信して保持し前記制御手段に送出するシフトレジスタ部とを具備する。
【００１８】
請求項１の発明は、スタートビット監視を解析開始判断手段を設けて行わせ、さらにＡＴコマンドが前のコマンドと連続していない部分を検出したとき次にくるスタートビットの速度計測を行うよう速度解析手段に指示するようにしたものである。通信速度変更を示すＡＴコマンドは前のコマンドと間隔をあけて送信されてくることが多い。このため図４（ｂ）で示したようにコマンド間が連続している時は通信速度の計測は行わず、所定期間、例えばコマンドの１キャラクタとスタート、ストリップ、パリティビットを含めた１０周期以上定常状態（ビット１の状態）が連続した場合に速度測定開始を速度解析手段に指示する。これにより通信速度を正しく測定することができる。
【００１９】
請求項２の発明では、ＤＴＥからの調歩同期式シリアルデータをボーレートクロックに基づいて受信する送受信手段と、この送受信手段の受信データを解析する制御手段と、この制御手段からの指示に基づき入力信号を監視しＤＴＥから送出されるＡＴコマンド間が連続していない部分を検出し解析開始指示を出力する解析開始判断手段と、この解析開始指示によりＡＴコマンドの第１キャラクタのスタートビットを検出して通信速度を解析する速度解析手段と、この速度解析手段の解析した通信速度に基づきボーレートクロックを生成し、前記送受信手段に出力するボーレートクロック生成手段と、前記ボーレートクロックに基づき前記第１キャラクタを受信して保持し前記制御手段に送出するシフトレジスタ部と、前記送受信手段へのＤＴＥからの入力信号を前記解析開始指示により停止し、前記シフトレジスタ部が前記第１キャラクタを受信した後に解除する受信データ制御手段とを具備する。
【００２０】
請求項２の発明は、請求項１の発明に受信データ制御手段を設け、送受信手段へのＤＴＥからの入力信号を解析開始指示により停止し、シフトレジスタ部が第１キャラクタを受信した後に解除するようにしたもので、これにより制御手段が行っていた第２キャラクタと送受信手段との同期をとる作業が不要となり制御手段の負担が軽減される。
【００２１】
請求項３の発明では、ＤＴＥからの調歩同期式シリアルデータをボーレートクロックに基づいて受信する送受信手段と、この送受信手段の受信データを解析する制御手段と、この制御手段からの指示に基づきＤＴＥから送出されるＡＴコマンドの第１キャラクタのスタートビットより通信速度を解析する速度解析手段と、この速度解析手段の解析した通信速度に基づきボーレートクロックを生成し、前記送受信手段に出力するボーレートクロック生成手段と、前記ボーレートクロックに基づき前記第１キャラクタを受信して保持し前記制御手段に送出するシフトレジスタ部とを具備し、前記速度解析手段はＤＴＥから送出されるシリアルデータにスタートビットと同じ極性の信号が表れた場合、この信号の通信速度解析を行い計測終了までに前記制御手段より速度解析指示があった場合この信号をＡＴコマンドの第１キャラクタのスタートビットとして速度解析を継続する。
【００２２】
請求項３の発明では、速度解析手段はＤＴＥから送出されるシリアルデータにスタートビットと同じ極性（つまり０）の信号が表れた場合は常にこのビットの通信速度の計測を行い、計測終了までに制御手段より速度解析指示があった場合この信号をＡＴコマンドの第１キャラクタのスタートビットとして速度解析を行う。これにより図４（ｂ）で示したようにコマンドが連続していても、スタートビットの計測を遅延することなく行い正しい通信速度を測定することができる。
【００２３】
以下、本発明の実施の形態について図面を参照して説明する。図１は請求項１〜２の発明を実施する第１実施の形態を示すブロック図である。図１において、ＲＸＤ１０はＤＴＥとのシリアルインターフェースの入力データ信号であり、解析開始判断部１１は後述するＭＰＵ１９の通信速度解析開始の指示を受けてＲＸＤ１０を監視し、速度測定開始のStart 信号を送出する。速度解析部１２はこのStart 信号によりスタートビットの通信速度を解析する。シリアルデータ制御部１３は速度解析部１２より出力されるgate信号がＯＦＦの間、後述するＵＡＲＴ１８へのＲＸＤ１０の入力を停止する。デコーダ１４は速度解析部１２がスタートビットの通信期間をカウントしたカウント値から速度データとボーレートクロックを発生させるための分周データを生成する。
【００２４】
速度レジスタ１５はデコーダ１４の速度データを保持する。シフトレジスタ部１６は８ビットのシフトレジスタからなり、ＡＴコマンドの第１キャラクタを受信して保持する。ボーレートクロック生成部１７はデコーダ１４からの分周データにより、コマンドを受信するボーレートクロックを生成し、シフトレジスタ部１６とＵＡＲＴ１８に供給する。ＵＡＲＴ１８は調歩同期式シリアルデータであるＲＸＤ１０を送受信する送受信回路である。ＭＰＵ１９はｉｎｄｉｃａｔｅ信号を解析開始判断部１１に出力して通信速度開始を指示し、シフトレジスタ部１６から第１キャラクタを入力して「Ａ」を判断し、ＵＡＲＴ１８から第２キャラクタ以降の受信データを入力して解析する。
【００２５】
以上のように構成された第１実施の形態の動作を説明する。解析開始判断部１１はＭＰＵ１９からのｉｎｄｉｃａｔｅ信号のＯＮを速度測定開始指示として受け付け、あらかじめ監視していたＲＸＤ１０にスタートビット（Ｌまたは０）の逆の論理（Ｈまたは１）が続く定常状態がシフトレジスタクロックの１０周期分（スタート、ストップピット、パリティビットの各１ビットとデータビットの７ビットの合計１０ビットに相当）以上続けば、コマンドが発行されていない状態であると判断して速度解析部１２に対してｓｔａｒｔ 信号をＯＮにし通信測度解析を開始させる。
【００２６】
測度解析部１２はｇａｔｅ信号をＯＦＦにし、ＲＸＤ１０を監視しスタートビットを待つ。シリアルデータ制御部１３はｇａｔｅ信号がＯＦＦの間、ＵＡＲＴ１８とＲＸＤ１０を切り離すことにより測度設定前のＵＡＲＴ１８が誤った通信測度でＡＴコマンドの第１キャラクタを受信することを防止する。速度解析部１２はＲＸＤ１０にスタートビットが表れたら内部のカウンタをスタートさせ従来のＭＰＵ１９に代わってスタートビットの時間を計測し、スタートビットが終了すると内部カウンタを停止させｌｏａｄ信号をＯＮにし、ＭＰＵ１９へ速度測定終了割り込み信号を発行する。
【００２７】
デコーダ１４は速度解析部１２のカウンタ値からＭＰＵ１９への速度データとボーレートクロック生成のため分周データを生成する。速度データは速度解析部１２のカウント値より算出した速度の値と速度測定が失敗した場合にこれを知らせるエラービットとから成る。速度レジスタ１５はデコーダ１４からの速度データを速度解析部１２からのｌｏａｄ信号がＯＮになったタイミングで保持する。ボーレートクロック生成部１７は速度解析部１２からのｌｏａｄ信号がＯＮになったタイミングでデコーダ１４の分周データをロードし、この分周データに基づく新たなボーレートクロックを生成しＵＡＲＴ１８へ供給する。これによりＵＡＲＴ１８は通信速度に適合したクロックを絶えず供給されるので、単一クロックで動作するＵＡＲＴと異なりＭＰＵがＵＡＲＴの速度設定をコマンド毎に行う必要がない。またボーレートクロック生成部１７はシフトレジスタ部１６にボーレートクロックと同じ周波数のシフトレジスタクロックを８周期分供給する。
【００２８】
シフトレジスタ部１６はボーレートクロック生成部１７から供給されるシフトレジスタクロックのタイミングでコマンドの第１キャラクタのスタートビットの次に始まるデータビットの７ビットとパリティビットの８ビットを受信し、８ビットを終了したところで第１のキャラクタの受信終了信号をＯＮにしてＭＰＵ１９に割込みを発生させる。速度解析部１２はこの受信終了信号がＯＮになったらｇａｔｅ信号をＯＮにする。ｇａｔｅ信号がＯＮになるとＵＡＲＴ１８にＲＸＤ１０が入力される。これによりＵＡＲＴ１８は第１キャラクタの影響を受けないので、ＭＰＵ１９はＵＡＲＴ１８の同期をとる必要がなく、ＡＴコマンドの第２キャラクタおよびこれに続くキャラクタをＵＡＲＴ１８で確実に受信することができる。
【００２９】
ＵＡＲＴ１８はボーレートクロック生成部１７から供給されるボーレートクロックでＲＸＤ１０のＡＴコマンドの第２キャラクタ以降を順次受信し、キャラクタ毎にＭＰＵ１９に受信割り込みを発生させる。ＭＰＵ１９は速度解析部１２からの速度測定終了割り込み信号を受けると、速度レジスタ１５の速度データをリードし、エラービットより速度測定か成功したか否かを判断し、成功した場合測定した結果の速度の値を確認する。
【００３０】
次にＭＰＵ１９はシフトレジスタ部１６からの受信終了割込みを受けるとシフトレジスタ部１６よりコマンドの第１キャラクタとそのパリティビットをリードし、キャラクタがＡまたはａであることを確認する。速度測定がエラーになったとき、および第１キャラクタがＡまたはａでないときはｉｎｄｉｃａｔｅ信号を再びＯＮにして速度解析を初めからやり直す。ＡＴコマンドの第２キャラクタとこれに続くキャラクタはＵＡＲＴ１８により受信する。ＭＰＵ１９はＵＡＲＴ１８からの受信割込みを受けた後、受信データをリードし、第２ビットがＴまたはｔならば第１キャラクタのパリティビットと第２キャラクタのパリティビットから、図５で示した受信データのデータフォーマットを決定する。ＭＰＵ１９はＵＡＲＴ１８をこのデータフォーマットに設定し、ＵＡＲＴ１８はＡＴコマンドの第３キャラクタとこれに続くキャラクタを順次受信する。
【００３１】
図３はＭＰＵ１９の動作を示し、（ａ）は本発明のＡＴコマンド解析回路のＭＰＵの動作を示し、（ｂ）は従来のＭＰＵのみでＡＴコマンドの解析を行った場合を示す。本発明の場合、ＭＰＵ１９は解析開始指示のｉｎｄｉｃａｔｅ信号を解析開始判断部１１に発行し、速度測定が終了すると速度データを速度レジスタ１５から読み出し、エラー無く測定されたかチェックし、シフトレジスタ部１６が第１キャラクタを入力して受信終了を知らせてくると、第１キャラクタをリードしてＡまたはａを確認する作業を行う。
【００３２】
これに対し従来は（ｂ）に示すようにスタートビットの監視をして、スタートビットを検出するとこの通信速度を測定し、次に第１キャラクタを受信する。次に第２キャラクタをＵＡＲＴが受信できるように第２キャラクタとＵＡＲＴの同期をとる。このような従来の方法に比べ、本発明の場合ＭＰＵの負担が大幅に軽減されている。
【００３３】
次に本発明の第２実施の形態を説明する。本実施の形態は請求項３の発明を実施するものである。図２は本発明の第２の実施の形態を示すブロック図である。本図において、図１と同一符号は同一の機能を有する機器を表す。図１と異なる構成は、解析開始判断部１１に代わってＭＰＵ１９からの速度解析指示を受け付ける解析指示受付部２１と、速度解析部１２に代わって解析を有効とするか無効とするかの判断も行う速度解析及び判断部２２を設けた点と、シリアルデータ制御部１３を無くした点である。
【００３４】
次に本実施の形態の動作を説明する。
以下の説明は、第１実施の形態と同様にＲＸＤ１０の調歩同期式データのデータがない状態すなわち定常状態は「Ｈまたは１」であるものとし、スタートビットの論理は「Ｌまたは０」になる。解析指示受付部２１から速度解析及び判断部２２に接続されるｓｔａｒｔ 信号は通常ＯＦＦであり、解析指示受付部２１がＭＰＵ１９から速度測定開始指示としてｉｎｄｉｃａｔｅ信号のＯＮを受け付けると、ｓｔａｒｔ 信号をＯＮにする。
【００３５】
速度解析及び判断部２２はＲＸＤ１０を常に監視している。速度解析及び判断部２２はｓｔａｒｔ 信号のＯＮを待ってから速度解析を開始した場合、図４（ｂ）で説明したように高速な通信で複数のコマンドが連続してきたとき、ＡＴコマンドの第１キャラクタのスタートビット（以下コマンドの先頭のスタートビット）の速度計測が正確にできない。このため、速度解析及び判断部２２はｓｔａｒｔ 信号のＯＮを待たずに監視しているＲＸＤ１０に「Ｌ」が現れればコマンドの先頭のスタートビットであるなしにかかわらず内部のカウンタをスタートさせ、この「Ｌ」の時間を計測する。
【００３６】
計測した「Ｌ」の信号がコマンドの先頭のスタートビットであるかないかは、解析指示受付部２１からのｓｔａｒｔ 信号がＯＮであるか否か、すなわちＭＰＵ１９からｉｎｄｉｃａｔｅ信号を受けたか否かにより速度解析及び判断部２２が判断する。速度解析及び判断部２２は「Ｌ」の時間の計測が終了するまでに、解析指示受付部２１からのｓｔａｒｔ 信号がＯＮになれば、計測した「Ｌ」の信号はコマンドの先頭のスタートビットであるということなので、速度の計測は有効であり、解析を継続する。しかし、速度解析及び判断部２２に解析指示受付部２１からのｓｔａｒｔ 信号が「Ｌ」の時間の計測が終了するまでにＯＮにならなければ、計測した「Ｌ」の信号はコマンドの先頭のスタートビットではないということなので、計測を無効とし、再度ＲＸＤ１０の「Ｌ」を監視し、解析をやり直す。
【００３７】
速度の計測が有効なとき、すなわち速度解析及び判断部２２が「Ｌ」を計測終了までに解析指示受付部２１からのｓｔａｒｔ 信号がＯＮになったとき、速度解析及び判断部２２はＲＸＤ１０の「Ｌ」が終了すると、内部カウンタを停止させ、ｌｏａｄ信号をＯＮにしＭＰＵ１９へ速度測定終了割込み信号を発生させる。
【００３８】
これ以降の動作はシリアルデータ制御部１３がない点を除いて第１実施の形態と同様である。速度解析及び判断部２２はスタートビットが終了すると内部カウンタを停止させｌｏａｄ信号をＯＮにしＭＰＵ１９へ速度測定終了割込み信号を発生させる。シフトレジスタ部１６はシフトレジスタクロックのタイミングでコマンドの第１キャラクタのスタートビットの次の８ビットを受信し、８ビットを終了したところで第１キャラクタの受信終了信号をＯＮにし、ＭＰＵ１９に割り込みを発生させる。ＭＰＵ１９は第２キャラクタとそれに続くキャラクタをＵＡＲＴ１８で正常に受信するために、ＵＡＲＴ１８を初期化し動作させる。この動作は図３（ｂ）で説明した第２キャラクタとＵＡＲＴの同期を取る動作と同様な動作となる。
【００３９】
シリアルデータ制御部１３を設けないのは次の理由による。本実施の形態では「Ｌ」となるビットの速度を常に計測しており、この計測中に解析指示受付部２１からのｓｔａｒｔ 信号がＯＮになったとき、スタートビットであるとして、計測を続行し速度計測を終了する。この速度計測データに基づき発生したボーレートクロックによってシフトレジスタ部１６が第１キャラクタを受信し、終了すると受信終了を終了を出力し、この受信終了信号に基づきシリアルデータ制御部１３を開とし第２キャラクタとそれ以降のキャラクタを受信させるが、現在計測している「Ｌ」がスタートビットか否かわからない状態では、シリアルデータ制御部１３を閉として、ＵＡＲＴ１８に第１キャラクタを受信させないようにすることはできない。このため、従来と同じく、第２キャラクタとＵＡＲＴの同期を取る動作をＭＰＵ１９が行う。
【００４０】
図４は（ａ）で本実施の形態によるＡＴコマンド解析回路を使用した時のスタートビットの計測を示し、（ｂ）に従来のＭＰＵのみでＡＴコマンドの解析を行った時を示し、両者の違いを対比して示す。高速な通信を行っており、ＡＴコマンドが連続し、１つ前のコマンドのストップビットに続いてＡＴコマンドの第１キャラクタのスタートビットが開始された場合、ＭＰＵ１９からの解析開始指示を示すｉｎｄｉｃａｔｅ信号はスタートビットの受信中に発行される。（ｂ）に示すようにこの指示により速度測定を開始すれば遅延が生じ速度計測を正しく行うことはできないが、（ａ）に示すように「Ｌ」のビットを常に計測しており、指示があった場合はその計測を続行してそのビットの速度を計測すれば、スタートビットの通信速度を正確に測定することができる。
【００４１】
【発明の効果】
以上の説明より明らかなように、本発明は、速度解析部により通信速度を測定し、この速度に基づきボーレートクロックを生成しＵＡＲＴに供給し、シフトレジスタ部で第１キャラクタを受信するようにしたので、ＭＰＵの負担を大幅に軽減させることができる。また解析開始判断部を設け、コマンド間隔が解析可能な長さとなるまで待って通信速度を解析することにより、通信速度の誤った測定を回避することができる。さらにシリアルデータ制御部を設けることにＡＴコマンドの第１キャラクタ受信中はＵＡＲＴへのデータを停止し、受信後解除するようにすることにより、第２キャラクタをＵＡＲＴが受信する際にＭＰＵがキャラクタの先頭とＵＡＲＴの同期をとる必要がない。またスタートビットと同じ極性のビットの通信速度を常に計測し、計測中にＭＰＵから速度解析指示が発行されたとき、そのビットをスタートビットとして速度の計測を行うことにより、高速通信となりコマンドが連続して前のコマンドのエンドビットとＡＴコマンドの第１キャラクタのスタートビットが連続しても通信速度を確実に測定することができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態におけるＡＴコマンド解析回路のブロック図
【図２】本発明の第２実施の形態におけるＡＴコマンド解析回路のブロック図
【図３】（ａ）本発明の第１実施の形態のＡＴコマンド解析回路を使用したときのＭＰＵの動作説明図
（ｂ）従来のＭＰＵのみでＡＴコマンドの解析を行った場合のＭＰＵの動作説明図
【図４】（ａ）本発明の第２実施の形態のＡＴコマンド解析回路を使用したときのＭＰＵの動作説明図
（ｂ）従来のＡＴコマンド解析回路を使用したときのスタートビットの計測説明図
【図５】ＡＴコマンドの通信パラメータを示す図
【図６】従来のＡＴコマンド解析回路構成図
【符号の説明】
１０ ＤＴＥからのシリアルデータインターフェースの入力データ信号ＲＸＤ
１１ 解析開始判断部
１２ 速度解析部
１３ シリアルデータ制御部
１４ デコーダ
１５ 速度レジスタ
１６ シフトレジスタ部
１７ ボーレートクロック生成部
１８ ＵＡＲＴ
１９ ＭＰＵ
２１ 解析指示受付部
２２ 速度解析及び判断部
Claims (3)
- ＤＴＥからの調歩同期式シリアルデータをボーレートクロックに基づいて受信する送受信手段と、この送受信手段の受信データを解析する制御手段と、この制御手段からの指示に基づき入力信号を監視しＤＴＥから送出されるＡＴコマンド間が連続していない部分を検出し解析開始指示を出力する解析開始判断手段と、この解析開始指示によりＡＴコマンドの第１キャラクタのスタートビットを検出して通信速度を解析する速度解析手段と、この速度解析手段の解析した通信速度に基づきボーレートクロックを生成し、前記送受信手段に出力するボーレートクロック生成手段と、前記ボーレートクロックに基づき前記第１キャラクタを受信して保持し前記制御手段に送出するシフトレジスタ部とを具備したＡＴコマンド解析装置。
- ＤＴＥからの調歩同期式シリアルデータをボーレートクロックに基づいて受信する送受信手段と、この送受信手段の受信データを解析する制御手段と、この制御手段からの指示に基づき入力信号を監視しＤＴＥから送出されるＡＴコマンド間が連続していない部分を検出し解析開始指示を出力する解析開始判断手段と、この解析開始指示によりＡＴコマンドの第１キャラクタのスタートビットを検出して通信速度を解析する速度解析手段と、この速度解析手段の解析した通信速度に基づきボーレートクロックを生成し、前記送受信手段に出力するボーレートクロック生成手段と、前記ボーレートクロックに基づき前記第１キャラクタを受信して保持し前記制御手段に送出するシフトレジスタ部と、前記送受信手段へのＤＴＥからの入力信号を前記解析開始指示により停止し、前記シフトレジスタ部が前記第１キャラクタを受信した後に解除する受信データ制御手段とを具備したＡＴコマンド解析装置。
- ＤＴＥからの調歩同期式シリアルデータをボーレートクロックに基づいて受信する送受信手段と、この送受信手段の受信データを解析する制御手段と、この制御手段からの指示に基づきＤＴＥから送出されるＡＴコマンドの第１キャラクタのスタートビットより通信速度を解析する速度解析手段と、この速度解析手段の解析した通信速度に基づきボーレートクロックを生成し、前記送受信手段に出力するボーレートクロック生成手段と、前記ボーレートクロックに基づき前記第１キャラクタを受信して保持し前記制御手段に送出するシフトレジスタ部とを具備し、前記速度解析手段はＤＴＥから送出されるシリアルデータにスタートビットと同じ極性の信号が表れた場合、この信号の通信速度解析を行い計測終了までに前記制御手段より速度解析指示があった場合この信号をＡＴコマンドの第１キャラクタのスタートビットとして速度解析を継続することを特徴とするＡＴコマンド解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31202295A JP3602233B2 (ja) | 1995-11-30 | 1995-11-30 | Ａｔコマンド解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31202295A JP3602233B2 (ja) | 1995-11-30 | 1995-11-30 | Ａｔコマンド解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153923A JPH09153923A (ja) | 1997-06-10 |
| JP3602233B2 true JP3602233B2 (ja) | 2004-12-15 |
Family
ID=18024282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31202295A Expired - Fee Related JP3602233B2 (ja) | 1995-11-30 | 1995-11-30 | Ａｔコマンド解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3602233B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3565730B2 (ja) | 1999-01-13 | 2004-09-15 | 株式会社リコー | Ａｔコマンド解析装置 |
| JP3366277B2 (ja) * | 1999-03-25 | 2003-01-14 | 日本電気株式会社 | Ａｔコマンド受信回路 |
| US8873607B2 (en) | 2011-01-27 | 2014-10-28 | Mitsubishi Electric Corporation | Communication interface device |
| JP6456649B2 (ja) * | 2014-10-10 | 2019-01-23 | 日本電産サンキョー株式会社 | 電子機器装置、及びシリアル通信速度調整方法 |
-
1995
- 1995-11-30 JP JP31202295A patent/JP3602233B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09153923A (ja) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| US7548581B2 (en) | At-command analyzing device | |
| US6157689A (en) | Automatic speed detection for asynchronous serial communications | |
| JP3602233B2 (ja) | Ａｔコマンド解析装置 | |
| JPH07264263A (ja) | シリアル通信インターフェース装置 | |
| JP3048866B2 (ja) | データ速度自動認識回路 | |
| JP2983959B1 (ja) | シリアルインターフェイス、及びこれを用いたモデム装置 | |
| JPH0357349A (ja) | 回線速度検出方式 | |
| JP3329229B2 (ja) | Ａｔコマンド受信方式 | |
| JPH01132249A (ja) | 調歩同期方式のモード自動設定方式 | |
| KR100438980B1 (ko) | 비동기 통신의 자동데이터전송속도검출 장치 및 방법 | |
| JPH02295325A (ja) | データモニタ装置 | |
| KR100386558B1 (ko) | 데이터 전송 속도의 고속 검출 방법 | |
| JP2018152643A (ja) | 調歩同期式シリアルデータ通信装置のデータ受信回路 | |
| JP2007036850A (ja) | 文字認識回路 | |
| JP2666690B2 (ja) | 調歩同期データ伝送方法及び装置 | |
| KR100778876B1 (ko) | 자동 보드 레이트 검출 장치 및 검출 방법 | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| JPH11177543A (ja) | シリアル通信装置及びシリアル通信方法 | |
| JPH0514334A (ja) | 調歩同期式通信システムにおける通信パラメータ検出方法 | |
| JPH01229537A (ja) | フレーム同期方式 | |
| JPH06284121A (ja) | 同期ワード検出方式 | |
| JPS63117537A (ja) | モニタ条件自動設定機能付シリアル伝送モニタ装置 | |
| JPS6378635A (ja) | 調歩同期方式のスタ−トビツト判定方法 | |
| JPS59221055A (ja) | フラツグ検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |