JPH09153923A

JPH09153923A - Ａｔコマンド解析装置

Info

Publication number: JPH09153923A
Application number: JP7312022A
Authority: JP
Inventors: Takashi Suzuki; 隆鈴木
Original assignee: Matsushita Graphic Communication Systems Inc
Current assignee: Panasonic System Solutions Japan Co Ltd
Priority date: 1995-11-30
Filing date: 1995-11-30
Publication date: 1997-06-10
Anticipated expiration: 2015-11-30
Also published as: JP3602233B2

Abstract

(57)【要約】【課題】ＡＴコマンドの速度解析にあたりＭＰＵの負
担を軽減する。【解決手段】解析開始判断部１１はＭＰＵ１９の解析
開始指示によりＲＸＤ１０を監視し、速度測定開始のst
art 信号を発行し、速度解析部１２はこのstart 信号に
よりＡＴコマンドの第１キャラクタのスタートビットの
通信速度を解析する。シリアルデータ制御部１３はgate
信号がＯＦＦの間ＵＡＲＴ１８へのＲＸＤ１０の入力を
停止する。デコーダ１４は速度解析部１２のデータから
速度データと分周データを生成し、ボーレートクロック
生成部１７はこの分周データからボーレートクロックを
生成しＵＡＲＴ１８へ送出し、シフトレジスタ部１６は
第１キャラクタを受信し、シリアルデータ制御部１３を
開とし、ＵＡＲＴ１８は第２キャラクタを受信する。Ｍ
ＰＵ１９はシフトレジスタ部１６より第１キャラクタを
入力し、ＵＡＲＴ１８より第２キャラクタを入力し、受
信パラメータを設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパーソナルコンピュ
ータ用モデムに通常使用されるＡＴコマンドの解析装置
に関する。

【０００２】

【従来の技術】パーソナルコンピュータ用モデムとして
通常使用されているＡＴコマンドはＤＴＥ（ユーザ端末
設備、Data Terminal Equipment)とＤＣＥ（回線設備、
Data Circuit Terminating Equipment）間の通信速度お
よび通信パラメータを自動的に認識応答するという優れ
た特徴を備えているためモデムの世界に広く普及した。
ＡＴコマンドはＩＴＵ−ＴのＶ．２５ｔｅｒとして勧告
される予定である。

【０００３】ＡＴコマンドは、コマンドの先頭の文字を
「ＡＴ」または「ａｔ」の２種類に限定しており、ＡＴ
コマンドという名称はこの２文字に由来している。ＡＴ
コマンドで自動認識、応答するものには通信速度と通信
パラメータがあり、以下それぞれの自動認識方法を説明
する。

【０００４】通信速度コマンド先頭のＡまたはａはＡＳＣＩＩコードで表すと
それぞれ４１ｈと６１ｈである。両方とも最下位ビット
（ＬＳＢ）が１なので、これをシリアルインターフェー
スのＬＳＢファーストのビット列に直すと、通信の始め
に必ず１ビット分のスペース（スタートビット）が出現
する。通信速度はこのスペース時間を計測することによ
って求められる。

【０００５】通信パラメータ通信パラメータは、はじめに８ビット（スタートビット
とデータビットの７ビット）、パリティビットなしで設
定しておき、１文字目（Ａまたはａ）で求めた通信速度
でコマンドの２文字目（Ｔまたはｔ）を受信する。そし
て１文字目と２文字目のそれぞれのパリティビット（Ｄ
７）と、文字がＡＴかａｔかのいずれかによりＩＴＵ−
ＴのＶ．２５ｔｅｒでサポートする通信パラメータが求
められる。図５はこの通信パラメータを示す。なお、パ
リティビットを表すＤ７は、データビットが７ビットで
その次にくるパリティビットを含め８ビットとしたと
き、ＬＳＢファーストで各ビットをＤ０〜Ｄ７で表した
時の８番目のビットを表す。なお、通信パラメータはデ
ータフォーマットとも呼ばれる。

【０００６】図６は従来のＡＴコマンド解析回路を示
す。同図において１は中央処理演算部（以下ＭＰＵと称
する）、２は調歩同期式シリアルデータ送受信回路でＵ
ＡＲＴと称する。３はＭＰＵ１の入力端子、４はＤＴＥ
とのシリアルインターフェースの入力データ信号（以下
ＲＸＤと称する）、５はＵＡＲＴ２からＭＰＵ１への割
込み信号線、６はＵＡＲＴ２とＭＰＵ１とのデータ線で
ある。

【０００７】以上のように構成されたＡＴコマンド解析
回路について、図３（ｂ）に示すＭＰＵの動作図を用い
て説明する。ＤＴＥより送信されるシリアルデータは調
歩同期式であるのでＡＴコマンドの各文字は７ビットの
データビットの次にパリティビットが付いて８ビットと
なり、この先頭に０のスタートビット、後に１のストリ
ップビットよりなる１０ビットで構成されている。まず
ＭＰＵ１はＡＴコマンドの第１キャラクタのＡまたはａ
がＤＴＥより送信されてくるときにＲＸＤ４を監視す
る。ＭＰＵ１は入力端子３にスタートビットが入力され
ると内部のタイマによりこのスタートビットの時間を計
測する。タイマの値より求めたＤＴＥの通信速度で、ス
タートビットに続くデータビットとパリティビットの８
ビットを入力端子３より受信する。受信したデータがＡ
またはａならばパリティビットの極性（０か１か）を保
存する。

【０００８】次にＭＰＵ１はＵＡＲＴ２を計測した通信
速度に設定し、第２キャラクタを今度はＵＡＲＴ２で受
信させる。ＵＡＲＴ２は第２キャラクタを受信すると割
込み信号線５より割込み信号を送出し、ＭＰＵ１はこの
割込み信号を受信するとデータ線６から第２キャラクタ
をリードする。この第２キャラクタがＴまたはｔなら
ば、第１キャラクタと第２キャラクタのパリティビット
より、図５で示したデータフォーマットを求めてＵＡＲ
Ｔ２に設定し、第３キャラクタ以降を測定した通信速度
と設定したデータフォーマットで受信する。

【０００９】ＡＴコマンドによるパソコン通信が開始さ
れた時代は通信速度は３００ｂｐｓであったが、その後
の速度上昇は目覚ましく、２４００ｂｐｓから１４４０
０ｂｐｓ、さらに最近では２８８００ｂｐｓが採用され
ている。しかもこの２８８００ｂｐｓはＤＣＥ−ＤＣＥ
間の通信速度で、この間のデータは最大で１／４に圧縮
されている可能性があり、ＤＣＥとＤＴＥ間はこの圧縮
を復元した４倍の１１５．２ｋｂｐｓの通信速度を満た
す必要がある。

【００１０】

【発明が解決しようとする課題】このように通信速度が
高速化されたこと、および各種機能が増加してきたこと
によりＭＰＵ１の負担が大きくなってきた。ＭＰＵ１は
図３（ｂ）で示したようにＡＴコマンドの第１キャラク
タのスタートビットを受信するとき絶えずＲＸＤを監視
し、スタートビットを検出するとカウンタで速度を計測
し、それに続く第１キャラクタを入力し、これを受信す
ると第２キャラクタを受信するようＵＡＲＴ２に指示す
る。これを第２キャラクタとＵＡＲＴ２の同期をとると
言う。

【００１１】また、通信速度が遅い時は各コマンドの間
隔が空いており、コマンドの終了後定常状態（Ｈのレベ
ル、つまり１が連続する状態）となった後に次のコマン
ドのスタートビット（Ｌの状態、つまり０）が始まるの
で、スタートビットが入力される前に速度解析を指示で
き、スタートビットの最初から計測を行うことができ
た。しかし、高速化されるにつれて、前のコマンドのス
トップビットに続いてＡＴコマンドのスタートビットが
始まる場合も発生するようになった。図４（ｂ）はこの
ような状態を示す。ＭＰＵ１は１つ前のコマンドの最後
のキャラクタを受信後に通信速度の解析を指示するが、
遅延が生じ計測開始がスタートビットの開始より遅れ、
カウントする時間がスタートビットの持続時間より短く
なり、正しい通信速度が得られなくなる。

【００１２】また、第１キャラクタをＭＰＵ１が速度解
析している間に、ＵＡＲＴ２の入力端子ＩＮにも第１キ
ャラクタが入力される。このときは速度設定される前で
あるためＵＡＲＴ２は誤った通信速度で受信することに
なる。第１キャラクタが終了し、正しく速度設定された
ＵＡＲＴ２が第２キャラクタ以降を正常に受信するため
には、第２キャラクタの受信直前に誤って受信した第１
キャラクタをＵＡＲＴ２より削除するか、第１キャラク
タ受信中はＵＡＲＴ２の受信を停止し、図３（ｂ）で説
明したように第２キャラクタより動作させるというＵＡ
ＲＴ２とＲＸＤ４を同期させる動作が必要となる。従来
はこの同期をとる動作をＭＰＵ１がコマンド毎に行って
いた。

【００１３】本発明は、上述の問題点に鑑みてなされた
もので、ＡＴコマンドの速度解析にあたり、ＭＰＵの負
担を軽減することを目的とする。またコマンドが連続し
ても速度解析を誤りなく行うことを目的とする。さらに
ＡＴコマンドの第２キャラクタをＵＡＲＴが受信する際
同期をとる動作をＭＰＵが行わないようにすることを目
的とする。

【００１４】

【課題を解決するための手段】本発明のＡＴコマンド解
析装置は、送受信手段（ＵＡＲＴ）と制御手段（ＭＰ
Ｕ）に追加して、制御手段の指示により通信速度を解析
する速度解析手段と、解析した通信速度によりボーレー
トクロックを生成し、送受信手段に伝送し通信速度を知
らせるボーレートクロック生成手段と、このボーレート
クロックを入力して第１キャラクタを受信するシフトレ
ジスタとを設ける。本発明によれば、通信速度の解析、
通信速度の送受信手段への通知、第１キャラクタの受信
と言った従来制御手段が行っていた役割を速度解析手
段、ボーレートクロック手段、シフトレジスタ部が行う
ので制御手段の負担が軽減される。

【００１５】

【発明の実施の形態】請求項１の発明では、ＤＴＥから
の調歩同期式シリアルデータをボーレートクロックに基
づいて受信する送受信手段と、この送受信手段の受信デ
ータを解析する制御手段と、この制御手段からの指示に
基づきＤＴＥから送出されるＡＴコマンドの第１キャラ
クタのスタートビットより通信速度を解析する速度解析
手段と、この速度解析手段の解析した通信速度に基づき
ボーレートクロックを生成し、前記送受信手段に出力す
るボーレートクロック生成手段と、前記ボーレートクロ
ックに基づき前記第１キャラクタを受信して保持し前記
制御手段に送出するシフトレジスタ部とを具備する。

【００１６】かかる構成により、制御手段（ＭＰＵ）は
１つのコマンドが終了したとき、次にＡＴコマンドがく
るのでこれを解析するような指示を出す。速度解析手段
はこの指示によりスタートビットを監視し、コマンドの
先頭のスタートビットを検出して速度解析を行い、速度
解析が終了すると制御手段に終了通知する。ボーレート
クロック生成手段は解析した通信速度によりボーレート
クロックを生成し、送受信手段とシフトレジスタ部に送
出する。シフトレジスタ部は第１キャラクタをボーレー
トクロックに基づき受信し、受信終了すると制御手段に
通知する。制御手段は受信終了通知により第２キャラク
タと送受信手段の同期をとり、第２キャラクタ以降を送
受信手段が受信できるようにすると共にシフトレジスタ
部より第１キャラクタを読み出しＡであることを確認す
る。これにより制御手段はスタートビットの監視、通信
速度の解析、第１キャラクタの受信動作から解放され負
担が軽減する。

【００１７】請求項２の発明では、ＤＴＥからの調歩同
期式シリアルデータをボーレートクロックに基づいて受
信する送受信手段と、この送受信手段の受信データを解
析する制御手段と、この制御手段からの指示に基づき入
力信号を監視しＤＴＥから送出されるＡＴコマンド間が
連続していない部分を検出し解析開始指示を出力する解
析開始判断手段と、この解析開始指示によりＡＴコマン
ドの第１キャラクタのスタートビットを検出して通信速
度を解析する速度解析手段と、この速度解析手段の解析
した通信速度に基づきボーレートクロックを生成し、前
記送受信手段に出力するボーレートクロック生成手段
と、前記ボーレートクロックに基づき前記第１キャラク
タを受信して保持し前記制御手段に送出するシフトレジ
スタ部とを具備する。

【００１８】請求項２の発明は、請求項１の速度解析手
段が行っていたスタートビット監視を解析開始判断手段
を設けて行わせ、さらにＡＴコマンドが前のコマンドと
連続していない部分を検出したとき次にくるスタートビ
ットの速度計測を行うよう速度解析手段に指示するよう
にしたものである。通信速度変更を示すＡＴコマンドは
前のコマンドと間隔をあけて送信されてくることが多
い。このため図４（ｂ）で示したようにコマンド間が連
続している時は通信速度の計測は行わず、所定期間、例
えばコマンドの１キャラクタとスタート、ストリップ、
パリティビットを含めた１０周期以上定常状態（ビット
１の状態）が連続した場合に速度測定開始を速度解析手
段に指示する。これにより通信速度を正しく測定するこ
とができる。

【００１９】請求項３の発明では、ＤＴＥからの調歩同
期式シリアルデータをボーレートクロックに基づいて受
信する送受信手段と、この送受信手段の受信データを解
析する制御手段と、この制御手段からの指示に基づき入
力信号を監視しＤＴＥから送出されるＡＴコマンド間が
連続していない部分を検出し解析開始指示を出力する解
析開始判断手段と、この解析開始指示によりＡＴコマン
ドの第１キャラクタのスタートビットを検出して通信速
度を解析する速度解析手段と、この速度解析手段の解析
した通信速度に基づきボーレートクロックを生成し、前
記送受信手段に出力するボーレートクロック生成手段
と、前記ボーレートクロックに基づき前記第１キャラク
タを受信して保持し前記制御手段に送出するシフトレジ
スタ部と、前記送受信手段へのＤＴＥからの入力信号を
前記解析開始指示により停止し、前記シフトレジスタ部
が前記第１キャラクタを受信した後に解除する受信デー
タ制御手段とを具備する。

【００２０】請求項３の発明は、請求項２の発明に受信
データ制御手段を設け、送受信手段へのＤＴＥからの入
力信号を解析開始指示により停止し、シフトレジスタ部
が第１キャラクタを受信した後に解除するようにしたも
ので、これにより制御手段が行っていた第２キャラクタ
と送受信手段との同期をとる作業が不要となり制御手段
の負担が軽減される。

【００２１】請求項４の発明では、ＤＴＥからの調歩同
期式シリアルデータをボーレートクロックに基づいて受
信する送受信手段と、この送受信手段の受信データを解
析する制御手段と、この制御手段からの指示に基づきＤ
ＴＥから送出されるＡＴコマンドの第１キャラクタのス
タートビットより通信速度を解析する速度解析手段と、
この速度解析手段の解析した通信速度に基づきボーレー
トクロックを生成し、前記送受信手段に出力するボーレ
ートクロック生成手段と、前記ボーレートクロックに基
づき前記第１キャラクタを受信して保持し前記制御手段
に送出するシフトレジスタ部とを具備し、前記速度解析
手段はＤＴＥから送出されるシリアルデータにスタート
ビットと同じ極性の信号が表れた場合、この信号の通信
速度解析を行い計測終了までに前記制御手段より速度解
析指示があった場合この信号をＡＴコマンドの第１キャ
ラクタのスタートビットとして速度解析を継続する。

【００２２】請求項４の発明では、速度解析手段はＤＴ
Ｅから送出されるシリアルデータにスタートビットと同
じ極性（つまり０）の信号が表れた場合は常にこのビッ
トの通信速度の計測を行い、計測終了までに制御手段よ
り速度解析指示があった場合この信号をＡＴコマンドの
第１キャラクタのスタートビットとして速度解析を行
う。これにより図４（ｂ）で示したようにコマンドが連
続していても、スタートビットの計測を遅延することな
く行い正しい通信速度を測定することができる。

【００２３】以下、本発明の実施の形態について図面を
参照して説明する。図１は請求項１〜３の発明を実施す
る第１実施の形態を示すブロック図である。図１におい
て、ＲＸＤ１０はＤＴＥとのシリアルインターフェース
の入力データ信号であり、解析開始判断部１１は後述す
るＭＰＵ１９の通信速度解析開始の指示を受けてＲＸＤ
１０を監視し、速度測定開始のStart 信号を送出する。
速度解析部１２はこのStart 信号によりスタートビット
の通信速度を解析する。シリアルデータ制御部１３は速
度解析部１２より出力されるgate信号がＯＦＦの間、後
述するＵＡＲＴ１８へのＲＸＤ１０の入力を停止する。
デコーダ１４は速度解析部１２がスタートビットの通信
期間をカウントしたカウント値から速度データとボーレ
ートクロックを発生させるための分周データを生成す
る。

【００２４】速度レジスタ１５はデコーダ１４の速度デ
ータを保持する。シフトレジスタ部１６は８ビットのシ
フトレジスタからなり、ＡＴコマンドの第１キャラクタ
を受信して保持する。ボーレートクロック生成部１７は
デコーダ１４からの分周データにより、コマンドを受信
するボーレートクロックを生成し、シフトレジスタ部１
６とＵＡＲＴ１８に供給する。ＵＡＲＴ１８は調歩同期
式シリアルデータであるＲＸＤ１０を送受信する送受信
回路である。ＭＰＵ１９はindicate信号を解析開始判断
部１１に出力して通信速度開始を指示し、シフトレジス
タ部１６から第１キャラクタを入力して「Ａ」を判断
し、ＵＡＲＴ１８から第２キャラクタ以降の受信データ
を入力して解析する。

【００２５】以上のように構成された第１実施の形態の
動作を説明する。解析開始判断部１１はＭＰＵ１９から
のindicate信号のＯＮを速度測定開始指示として受け付
け、あらかじめ監視していたＲＸＤ１０にスタートビッ
ト（Ｌまたは０）の逆の論理（Ｈまたは１）が続く定常
状態がシフトレジスタクロックの１０周期分（スター
ト、ストップピット、パリティビットの各１ビットとデ
ータビットの７ビットの合計１０ビットに相当）以上続
けば、コマンドが発行されていない状態であると判断し
て速度解析部１２に対してstart 信号をＯＮにし通信測
度解析を開始させる。

【００２６】測度解析部１２はgate信号をＯＦＦにし、
ＲＸＤ１０を監視しスタートビットを待つ。シリアルデ
ータ制御部１３はgate信号がＯＦＦの間、ＵＡＲＴ１８
とＲＸＤ１０を切り離すことにより測度設定前のＵＡＲ
Ｔ１８が誤った通信測度でＡＴコマンドの第１キャラク
タを受信することを防止する。速度解析部１２はＲＸＤ
１０にスタートビットが表れたら内部のカウンタをスタ
ートさせ従来のＭＰＵ１９に代わってスタートビットの
時間を計測し、スタートビットが終了すると内部カウン
タを停止させload信号をＯＮにし、ＭＰＵ１９へ速度測
定終了割り込み信号を発行する。

【００２７】デコーダ１４は速度解析部１２のカウンタ
値からＭＰＵ１９への速度データとボーレートクロック
生成のため分周データを生成する。速度データは速度解
析部１２のカウント値より算出した速度の値と速度測定
が失敗した場合にこれを知らせるエラービットとから成
る。速度レジスタ１５はデコーダ１４からの速度データ
を速度解析部１２からのload信号がＯＮになったタイミ
ングで保持する。ボーレートクロック生成部１７は速度
解析部１２からのload信号がＯＮになったタイミングで
デコーダ１４の分周データをロードし、この分周データ
に基づく新たなボーレートクロックを生成しＵＡＲＴ１
８へ供給する。これによりＵＡＲＴ１８は通信速度に適
合したクロックを絶えず供給されるので、単一クロック
で動作するＵＡＲＴと異なりＭＰＵがＵＡＲＴの速度設
定をコマンド毎に行う必要がない。またボーレートクロ
ック生成部１７はシフトレジスタ部１６にボーレートク
ロックと同じ周波数のシフトレジスタクロックを８周期
分供給する。

【００２８】シフトレジスタ部１６はボーレートクロッ
ク生成部１７から供給されるシフトレジスタクロックの
タイミングでコマンドの第１キャラクタのスタートビッ
トの次に始まるデータビットの７ビットとパリティビッ
トの８ビットを受信し、８ビットを終了したところで第
１のキャラクタの受信終了信号をＯＮにしてＭＰＵ１９
に割込みを発生させる。速度解析部１２はこの受信終了
信号がＯＮになったらgate信号をＯＮにする。gate信号
がＯＮになるとＵＡＲＴ１８にＲＸＤ１０が入力され
る。これによりＵＡＲＴ１８は第１キャラクタの影響を
受けないので、ＭＰＵ１９はＵＡＲＴ１８の同期をとる
必要がなく、ＡＴコマンドの第２キャラクタおよびこれ
に続くキャラクタをＵＡＲＴ１８で確実に受信すること
ができる。

【００２９】ＵＡＲＴ１８はボーレートクロック生成部
１７から供給されるボーレートクロックでＲＸＤ１０の
ＡＴコマンドの第２キャラクタ以降を順次受信し、キャ
ラクタ毎にＭＰＵ１９に受信割り込みを発生させる。Ｍ
ＰＵ１９は速度解析部１２からの速度測定終了割り込み
信号を受けると、速度レジスタ１５の速度データをリー
ドし、エラービットより速度測定か成功したか否かを判
断し、成功した場合測定した結果の速度の値を確認す
る。

【００３０】次にＭＰＵ１９はシフトレジスタ部１６か
らの受信終了割込みを受けるとシフトレジスタ部１６よ
りコマンドの第１キャラクタとそのパリティビットをリ
ードし、キャラクタがＡまたはａであることを確認す
る。速度測定がエラーになったとき、および第１キャラ
クタがＡまたはａでないときはindicate信号を再びＯＮ
にして速度解析を初めからやり直す。ＡＴコマンドの第
２キャラクタとこれに続くキャラクタはＵＡＲＴ１８に
より受信する。ＭＰＵ１９はＵＡＲＴ１８からの受信割
込みを受けた後、受信データをリードし、第２ビットが
Ｔまたはｔならば第１キャラクタのパリティビットと第
２キャラクタのパリティビットから、図５で示した受信
データのデータフォーマットを決定する。ＭＰＵ１９は
ＵＡＲＴ１８をこのデータフォーマットに設定し、ＵＡ
ＲＴ１８はＡＴコマンドの第３キャラクタとこれに続く
キャラクタを順次受信する。

【００３１】図３はＭＰＵ１９の動作を示し、（ａ）は
本発明のＡＴコマンド解析回路のＭＰＵの動作を示し、
（ｂ）は従来のＭＰＵのみでＡＴコマンドの解析を行っ
た場合を示す。本発明の場合、ＭＰＵ１９は解析開始指
示のindicate信号を解析開始判断部１１に発行し、速度
測定が終了すると速度データを速度レジスタ１５から読
み出し、エラー無く測定されたかチェックし、シフトレ
ジスタ部１６が第１キャラクタを入力して受信終了を知
らせてくると、第１キャラクタをリードしてＡまたはａ
を確認する作業を行う。

【００３２】これに対し従来は（ｂ）に示すようにスタ
ートビットの監視をして、スタートビットを検出すると
この通信速度を測定し、次に第１キャラクタを受信す
る。次に第２キャラクタをＵＡＲＴが受信できるように
第２キャラクタとＵＡＲＴの同期をとる。このような従
来の方法に比べ、本発明の場合ＭＰＵの負担が大幅に軽
減されている。

【００３３】次に本発明の第２実施の形態を説明する。
本実施の形態は請求項４の発明を実施するものである。
図２は本発明の第２の実施の形態を示すブロック図であ
る。本図において、図１と同一符号は同一の機能を有す
る機器を表す。図１と異なる構成は、解析開始判断部１
１に代わってＭＰＵ１９からの速度解析指示を受け付け
る解析指示受付部２１と、速度解析部１２に代わって解
析を有効とするか無効とするかの判断も行う速度解析及
び判断部２２を設けた点と、シリアルデータ制御部１３
を無くした点である。

【００３４】次に本実施の形態の動作を説明する。以下
の説明は、第１実施の形態と同様にＲＸＤ１０の調歩同
期式データのデータがない状態すなわち定常状態は「Ｈ
または１」であるものとし、スタートビットの論理は
「Ｌまたは０」になる。解析指示受付部２１から速度解
析及び判断部２２に接続されるstart 信号は通常ＯＦＦ
であり、解析指示受付部２１がＭＰＵ１９から速度測定
開始指示としてindicate信号のＯＮを受け付けると、st
art 信号をＯＮにする。

【００３５】速度解析及び判断部２２はＲＸＤ１０を常
に監視している。速度解析及び判断部２２はstart 信号
のＯＮを待ってから速度解析を開始した場合、図４
（ｂ）で説明したように高速な通信で複数のコマンドが
連続してきたとき、ＡＴコマンドの第１キャラクタのス
タートビット（以下コマンドの先頭のスタートビット）
の速度計測が正確にできない。このため、速度解析及び
判断部２２はstart 信号のＯＮを待たずに監視している
ＲＸＤ１０に「Ｌ」が現れればコマンドの先頭のスター
トビットであるなしにかかわらず内部のカウンタをスタ
ートさせ、この「Ｌ」の時間を計測する。

【００３６】計測した「Ｌ」の信号がコマンドの先頭の
スタートビットであるかないかは、解析指示受付部２１
からのstart 信号がＯＮであるか否か、すなわちＭＰＵ
１９からindicate信号を受けたか否かにより速度解析及
び判断部２２が判断する。速度解析及び判断部２２は
「Ｌ」の時間の計測が終了するまでに、解析指示受付部
２１からのstart 信号がＯＮになれば、計測した「Ｌ」
の信号はコマンドの先頭のスタートビットであるという
ことなので、速度の計測は有効であり、解析を継続す
る。しかし、速度解析及び判断部２２に解析指示受付部
２１からのstart 信号が「Ｌ」の時間の計測が終了する
までにＯＮにならなければ、計測した「Ｌ」の信号はコ
マンドの先頭のスタートビットではないということなの
で、計測を無効とし、再度ＲＸＤ１０の「Ｌ」を監視
し、解析をやり直す。

【００３７】速度の計測が有効なとき、すなわち速度解
析及び判断部２２が「Ｌ」を計測終了までに解析指示受
付部２１からのstart 信号がＯＮになったとき、速度解
析及び判断部２２はＲＸＤ１０の「Ｌ」が終了すると、
内部カウンタを停止させ、load信号をＯＮにしＭＰＵ１
９へ速度測定終了割込み信号を発生させる。

【００３８】これ以降の動作はシリアルデータ制御部１
３がない点を除いて第１実施の形態と同様である。速度
解析及び判断部２２はスタートビットが終了すると内部
カウンタを停止させload信号をＯＮにしＭＰＵ１９へ速
度測定終了割込み信号を発生させる。シフトレジスタ部
１６はシフトレジスタクロックのタイミングでコマンド
の第１キャラクタのスタートビットの次の８ビットを受
信し、８ビットを終了したところで第１キャラクタの受
信終了信号をＯＮにし、ＭＰＵ１９に割り込みを発生さ
せる。ＭＰＵ１９は第２キャラクタとそれに続くキャラ
クタをＵＡＲＴ１８で正常に受信するために、ＵＡＲＴ
１８を初期化し動作させる。この動作は図３（ｂ）で説
明した第２キャラクタとＵＡＲＴの同期を取る動作と同
様な動作となる。

【００３９】シリアルデータ制御部１３を設けないのは
次の理由による。本実施の形態では「Ｌ」となるビット
の速度を常に計測しており、この計測中に解析指示受付
部２１からのstart 信号がＯＮになったとき、スタート
ビットであるとして、計測を続行し速度計測を終了す
る。この速度計測データに基づき発生したボーレートク
ロックによってシフトレジスタ部１６が第１キャラクタ
を受信し、終了すると受信終了を終了を出力し、この受
信終了信号に基づきシリアルデータ制御部１３を開とし
第２キャラクタとそれ以降のキャラクタを受信させる
が、現在計測している「Ｌ」がスタートビットか否かわ
からない状態では、シリアルデータ制御部１３を閉とし
て、ＵＡＲＴ１８に第１キャラクタを受信させないよう
にすることはできない。このため、従来と同じく、第２
キャラクタとＵＡＲＴの同期を取る動作をＭＰＵ１９が
行う。

【００４０】図４は（ａ）で本実施の形態によるＡＴコ
マンド解析回路を使用した時のスタートビットの計測を
示し、（ｂ）に従来のＭＰＵのみでＡＴコマンドの解析
を行った時を示し、両者の違いを対比して示す。高速な
通信を行っており、ＡＴコマンドが連続し、１つ前のコ
マンドのストップビットに続いてＡＴコマンドの第１キ
ャラクタのスタートビットが開始された場合、ＭＰＵ１
９からの解析開始指示を示すindicate信号はスタートビ
ットの受信中に発行される。（ｂ）に示すようにこの指
示により速度測定を開始すれば遅延が生じ速度計測を正
しく行うことはできないが、（ａ）に示すように「Ｌ」
のビットを常に計測しており、指示があった場合はその
計測を続行してそのビットの速度を計測すれば、スター
トビットの通信速度を正確に測定することができる。

【００４１】

【発明の効果】以上の説明より明らかなように、本発明
は、速度解析部により通信速度を測定し、この速度に基
づきボーレートクロックを生成しＵＡＲＴに供給し、シ
フトレジスタ部で第１キャラクタを受信するようにした
ので、ＭＰＵの負担を大幅に軽減させることができる。
また解析開始判断部を設け、コマンド間隔が解析可能な
長さとなるまで待って通信速度を解析することにより、
通信速度の誤った測定を回避することができる。さらに
シリアルデータ制御部を設けることにＡＴコマンドの第
１キャラクタ受信中はＵＡＲＴへのデータを停止し、受
信後解除するようにすることにより、第２キャラクタを
ＵＡＲＴが受信する際にＭＰＵがキャラクタの先頭とＵ
ＡＲＴの同期をとる必要がない。またスタートビットと
同じ極性のビットの通信速度を常に計測し、計測中にＭ
ＰＵから速度解析指示が発行されたとき、そのビットを
スタートビットとして速度の計測を行うことにより、高
速通信となりコマンドが連続して前のコマンドのエンド
ビットとＡＴコマンドの第１キャラクタのスタートビッ
トが連続しても通信速度を確実に測定することができ
る。

【図面の簡単な説明】

【図１】本発明の第１実施の形態におけるＡＴコマンド
解析回路のブロック図

【図２】本発明の第２実施の形態におけるＡＴコマンド
解析回路のブロック図

【図３】（ａ）本発明の第１実施の形態のＡＴコマンド
解析回路を使用したときのＭＰＵの動作説明図（ｂ）従来のＭＰＵのみでＡＴコマンドの解析を行った
場合のＭＰＵの動作説明図

【図４】（ａ）本発明の第２実施の形態のＡＴコマンド
解析回路を使用したときのＭＰＵの動作説明図（ｂ）従来のＡＴコマンド解析回路を使用したときのス
タートビットの計測説明図

【図５】ＡＴコマンドの通信パラメータを示す図

【図６】従来のＡＴコマンド解析回路構成図

【符号の説明】

１０ＤＴＥからのシリアルデータインターフェースの
入力データ信号ＲＸＤ１１解析開始判断部１２速度解析部１３シリアルデータ制御部１４デコーダ１５速度レジスタ１６シフトレジスタ部１７ボーレートクロック生成部１８ＵＡＲＴ１９ＭＰＵ２１解析指示受付部２２速度解析及び判断部

Claims

【特許請求の範囲】

【請求項１】ＤＴＥからの調歩同期式シリアルデータ
をボーレートクロックに基づいて受信する送受信手段
と、この送受信手段の受信データを解析する制御手段
と、この制御手段からの指示に基づきＤＴＥから送出さ
れるＡＴコマンドの第１キャラクタのスタートビットよ
り通信速度を解析する速度解析手段と、この速度解析手
段の解析した通信速度に基づきボーレートクロックを生
成し、前記送受信手段に出力するボーレートクロック生
成手段と、前記ボーレートクロックに基づき前記第１キ
ャラクタを受信して保持し前記制御手段に送出するシフ
トレジスタ部とを具備したＡＴコマンド解析装置。
【請求項２】ＤＴＥからの調歩同期式シリアルデータ
をボーレートクロックに基づいて受信する送受信手段
と、この送受信手段の受信データを解析する制御手段
と、この制御手段からの指示に基づき入力信号を監視し
ＤＴＥから送出されるＡＴコマンド間が連続していない
部分を検出し解析開始指示を出力する解析開始判断手段
と、この解析開始指示によりＡＴコマンドの第１キャラ
クタのスタートビットを検出して通信速度を解析する速
度解析手段と、この速度解析手段の解析した通信速度に
基づきボーレートクロックを生成し、前記送受信手段に
出力するボーレートクロック生成手段と、前記ボーレー
トクロックに基づき前記第１キャラクタを受信して保持
し前記制御手段に送出するシフトレジスタ部とを具備し
たＡＴコマンド解析装置。
【請求項３】ＤＴＥからの調歩同期式シリアルデータ
をボーレートクロックに基づいて受信する送受信手段
と、この送受信手段の受信データを解析する制御手段
と、この制御手段からの指示に基づき入力信号を監視し
ＤＴＥから送出されるＡＴコマンド間が連続していない
部分を検出し解析開始指示を出力する解析開始判断手段
と、この解析開始指示によりＡＴコマンドの第１キャラ
クタのスタートビットを検出して通信速度を解析する速
度解析手段と、この速度解析手段の解析した通信速度に
基づきボーレートクロックを生成し、前記送受信手段に
出力するボーレートクロック生成手段と、前記ボーレー
トクロックに基づき前記第１キャラクタを受信して保持
し前記制御手段に送出するシフトレジスタ部と、前記送
受信手段へのＤＴＥからの入力信号を前記解析開始指示
により停止し、前記シフトレジスタ部が前記第１キャラ
クタを受信した後に解除する受信データ制御手段とを具
備したＡＴコマンド解析装置。
【請求項４】ＤＴＥからの調歩同期式シリアルデータ
をボーレートクロックに基づいて受信する送受信手段
と、この送受信手段の受信データを解析する制御手段
と、この制御手段からの指示に基づきＤＴＥから送出さ
れるＡＴコマンドの第１キャラクタのスタートビットよ
り通信速度を解析する速度解析手段と、この速度解析手
段の解析した通信速度に基づきボーレートクロックを生
成し、前記送受信手段に出力するボーレートクロック生
成手段と、前記ボーレートクロックに基づき前記第１キ
ャラクタを受信して保持し前記制御手段に送出するシフ
トレジスタ部とを具備し、前記速度解析手段はＤＴＥか
ら送出されるシリアルデータにスタートビットと同じ極
性の信号が表れた場合、この信号の通信速度解析を行い
計測終了までに前記制御手段より速度解析指示があった
場合この信号をＡＴコマンドの第１キャラクタのスター
トビットとして速度解析を継続することを特徴とするＡ
Ｔコマンド解析装置。