JPS6378635A - 調歩同期方式のスタ−トビツト判定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、符号を構成する情報ビット群の前後にスター
トビットとストップビットを付して伝送を行う調歩同期
方式のスタートビットの判定方法に関するものである。

［従来の技術］ 従来のスタートビット判定方法においては、第３図に示
すように、例えばストップビット状態またはアイドル状
！？！ＡからスタートビットＢに移るときの１状態から
Ｏ状態への変化を位置ＳＯ（立下がり位置）で検出した
後に、スタートビットＢの１ビット長内の中央Ｓ１で信
号状態をサンプリングして、サンプリングした信号状態
が０状態のときに検出したスタートビットを正規のスタ
ートビットと判定する。

そして正規のスータトピットであると判定されてスター
トビット検出信号が出力されると、スタートビットのサ
ンプリング点Ｓ１から１ビット長毎Ｓ２．８３・・・に
符号を構成する情報ビットＣ（一般的に５〜８ビット）
の各ビットのサンプリングが行われる。またスタートビ
ットのサンプリング点で１状態を検出すると、スタート
ビットが誤りであると判定して、次に発生する１状態か
ら０状態への変化を検出するとこの点をスタートビット
の立下がりとしてスタートビットの確認を再度行う。

［発明が解決しようとする問題点］ しかしながら最近の電子回路の？ｌＰｉにはスイッチン
グ式電源装置が多く採用されており、スイッチング式電
源装置を伝送システムの′Ｆｉ源として用いた場合には
、しばしば電子回路に印加される電圧にひげ状のノイズ
Ｅが発生することがある。そこで、この種のノイズＥが
スタットビットＢのサンプリング点Ｓ１、すなわちスタ
ートビットＢの中央部付近で発生すると、ノイズＥの立
下がり位置Ｓ×から再度スタートビットの検出が行われ
る。

そして半ビット後に再度行われるスターＩ・ビットの確
認のサンプリング時Ｓｘ１に信号状態が０状態であると
判断されると、ノイズの立下がり位置Ｓ×を正規のスタ
ートビットの立下がり位置であると判定してスタートビ
ット検出信号が出力されることになる。

例えば、最初の情報ビットがＯ状態を示すビットである
場合には、サンプリング時Ｓｘ１にＯ状態が検出される
ため、正規のスタートビットであると判定をすることに
なる。また最初の情報ビットが１状態を示すビットの場
合でもサンプリング時３ｘ１にＯ状態を検出することが
ある。これは実際の情報ビットの波形は、図示のように
理想的な方形波になることはなく、信号状態が１状態か
Ｏ状態かを判別するためのスレショールドレベルまで、
信号が立下がるのに要する時間又は立上がるのに要する
時間が一定していない、言いかえれば信号波形に歪みが
あるからである。

従来の判定方法で、スタートビットの中央でノイズが発
生して正規のスタートビットであると誤った判定がなさ
れると、以後情報ビットのサンプリングが実行される。

しかしながら、従来の方法では情報ビット群Ｃの最初の
情報ビットの信号状態を検出してスタートビットの確認
のサンプリングを行っているため、最初の情報ビットの
ビット情報のサンプリングすなわち取込みを行っておら
ず、パリティエラー又はフレームエラーが発生するとい
う問題があった。またパリティエラー又はフレームエラ
ーが周知の方法で検出されると、データが無効とされ、
再度データの伝送が行われることもあるため、伝送時間
が長くなるという問題もあった。

本発明の目的は、上記問題点を解決したスタートビット
の判定方法を提供することにある。

Ｅ問題点を解決するための手段］ 本発明は、上記問題点を解消するため、スタートビット
Ｂの確認のためのサンプリングを１ビット長の中央より
前で行うようにした。

［発明の作用］ スタートビットの確認のためのサンプリングを１状態か
らＯ状態への変化を検出した後に、１ビット長の中央よ
り前で行えば、サンプリングの際にノイズが発生してノ
イズの立下り位置から再度スタートビットの検出を行っ
ても、スタートビットの１ビット長の間でスタートビッ
ト確認のサンプリングを再度行うことになる。そのため
、情報ビットをスタートビットの確認のために用いるこ
とがなく、スタートビットの判定を確実に行える。

［実施例］ 以下図面を参照して、本発明の実施例を詳細に説明する
。

第１図は、本発明を実施するための実施例の基本構成を
示しており、また第２図はスタートビットのサンプリン
グ時にノイズが発生した場合の第１図の実施例の動作を
説明するための波形図を示している。

第１図において、１はスタートビットＢの１状態からＯ
状態への変化を検出して立下検出信号Ｐ１を出力するス
タートビット検出回路であり、２はスタートビット検出
回路１から立下検出信号Ｐ１が入力される毎にリッセト
されて、図示しない。

クロック信号発生器から入力されるクロック信号Ｐｃの
数を計数する第１のカウンタである。この第１のカウン
タ２は１ビットの１６倍の早さで計数を行う１６進のカ
ウンタであり、１ビット長の間に１６個のクロック信号
Ｐｃを計数する。

３は第１のカウンタ２のカウント数が、第１のカウンタ
２の最大カウント数の１／２の数よりも小さい予め定め
た設定カウント数になるとスタートビット確認のための
サンプリング信号Ｐ２を発生するカウント検出回路であ
る。１〜１６までのカウントでカウントが８から９へ移
るときが１ビット長の中心になるが、本実施例では、第
１のカウンタ２が７個目のクロック信号を計数するとサ
ンプリング信＠Ｐ２を出力するように設定カウント数が
カウント検出回路３に設定されている。従って、本実施
例ではカウントが６から７に移る時点、即ち１ビットの
中心よりも２力ウント分前でサンプリング信号Ｐ２が・
出力される。尚カウント検出回路３の好ま′しいカウン
ト数については、後に説明する。

４はカウント検出回路３からサンプリング信号Ｐ２が入
力されると、そのときの伝送データの信号状態を検出し
て、信号状態がＯ状態であることを検出するとスタート
ビット検出信号Ｐ３を出力し、信号状態が１状態である
ことを検出すると再検出指示信号Ｐ４をスタートビット
検出回路１に出力する信号状態検出回路である。スター
トビット検出回路１は、信号状態検出回路４から再検出
指示信号Ｐ４を受信するとリセットされて、入力される
データの１状態からＯ状態への変化の検出を再度開始す
る。

５は信号状態検出回路４からスタートビット検出信号が
出力されるとクロック信号Ｐｃの計数を開始する１６進
の第２のカウンタである。この第２のカウンタは、スタ
ートビット検出信号Ｐ３を１にして、後の情報ビットの
ビット情報を１ビット長間隔で取込むためのサンプリン
グ信号Ｐ５をデータ取込回路６に出力する。データ取込
回路６は、サンプリング信号Ｐ５を受信すると情報ビッ
トの信号状態が１状態かＯ状態かを判別して、。

図示しない処理回路に伝送する。

次に、第２図を参照して第１図の実施例の動作を説明す
る。スタートビットＢの立下り位置ＳＯから６カウント
と７カウントとの境界に跨がるように、１状態と判別し
得る大きなノイズＥが発生したと仮定する。このとき信
号状態検出回路４には、６カウントと７カウントとの境
界位置でカウント検出回路３から出力されたサンプリン
グ信号Ｐ２が入力され、信号状態検出回路４は信号状態
が１状態であることを検出して再検出指示信号Ｐ４をス
タートビット検出回路１に出力する。その結果、スター
トビット検出回路１は、再検出指示信号Ｐ４により、リ
セットされて再度信号状態が１状態からＯ状態に変化す
る点の検出を開始する。

そしてノイズＥの立下り位置を検出すると、スタートビ
ット検出回路１は立下位置検出信号Ｐ１を第１のカウン
タ２に出力する。

通常ノイズＥの信号幅は、カウンタ２が計数するクロッ
ク信号のパルス幅よりも小さい。従って、立下位置検出
信号Ｐ１が第１のカウンタ２に入力されても、クロック
信号の１周期が経過するまでは、第１０カウンタ２はク
ロック信号の計数を開始できない。そのため第２図に示
すように、ノイズＥの立下り位置と第１のカウンタ２の
再カウントの開始位置く７カウントの終わりの位置）と
の間には若干の時間的なずれが生じている。

第１のカウンタ２が、再度計数を開始してカウント検出
回路３が６カウントと７カウントとの境界を検出すると
、サンプリング信号Ｐ２が再度出力されて信号状態検出
回路４がスタートビットの信号状態を検出し、信号状態
が０状態であればスタートビット検出信号が出力される
。本実施例では、カウント検出回路３に１ビット長の中
央よりも前の値、即ち７番目のカウント値が設定されて
いるので、ノイズＥの発生によりスタートビットの再度
の検出が行なわれても、２度目のスタートビットの確認
をスタートビットの１ビット長内で確実に行うことがで
きる。

尚ノイズが、設定カウント数の前後で発生する場合には
、スタートビットの確認のためのサンプリング時の信号
状態がＯ状態であるため、支障なくスタートビットの検
出を行えるのは明らかであろう。

これに対して、カウント検出回路の設定カウント数を８
に設定した場合、即ち７カウントと８カウントとの境界
でサンプリング信号Ｐ２を出力するようにした場合でも
、２度目のスタートビットの確認のためのサンプリング
をスタートビットの１ビット長内で行うことができる。

しかしながら、この場合には第２のカウンタ５の計数開
始位置がビットの境目になるため、データの取込みが不
安定となるので好ましくない。ただし、この場合でも、
理延回路等を用いて第２のカウンタの計数開始位置をず
らし、計数開始時からサンプリング信号Ｐ５を出力する
ようにすれば支障なく情報ビットの取込みを行うことが
できる。

本実施例の場合、カウント検出回路３の設定カウント数
は、スタートビットの確認という趣旨から見れば、なる
べくスタートビットの中央に近い位置が好ましいが、理
論的には２から８迄のカウント数を設定することができ
る。一般的に言えば、第１のカウンタがｎ進カウンタ（
ｎは偶数）の場合、カウント数をｎ／２−１に設定する
のが最も好ましいが、理論的にはカウント数を２乃至ｎ
／２の適宜の値に設定することができる。

上記実施例において、スタートビット検出信号Ｐ３が出
力されると、第２のカウンタは計数を開始して１ビット
長の周期で情報ビットのサンプリングを行って各情報ビ
ットのデータを順次取込む。

なお信号状態検出回路４以降の構成は、必ずしも本実施
例に限定されるものではなく、公知の適宜の信号処理回
路を用いることができる。

［発明の効果］ 本発明によれば、スタートビットの確認のためのサンプ
リングを１ビット長の中央より前で行うので、サンプリ
ングの際にノイズが発生してノイズの立下り位置から再
度スタートビットの検出を行っても、スタートビットの
１ビット長の間でスタートビット確認のサンプリングを
再度行うことができ、情報ビットをスタートビットの確
認のために用いることが無く、スタートビットの判定を
確実に行うことができる。

【図面の簡単な説明】

第１図は本発明の方法を実施するための一実施例のブロ
ックであり、第２図は第１図の実施例の動作を説明する
ための説明図であり、第３図は従来の方法を説明するた
めの説明図である。 １・・・スタートビット検出回路、２・・・第１のカウ
ンタ、３・・・カウント検出回路、４・・・信号状態検
出回路、５・・・第２のカウンタ、６・・・データ取込
回路。

Claims (1)

【特許請求の範囲】
1. アイドル状態またはストップビット状態からスタートビ
   ットに移るときの１状態から０状態への変化を検出した
   後１ビット長を経過する前の所定位置で信号状態をサン
   プリングして、サンプリングした信号状態が０状態のと
   きに検出したスタートビットを正規のスタートビットと
   判定する調歩同期方式のスタートビット判定方法におい
   て、前記サンプリングを前記１ビット長の中央より前で
   行うことを特徴とする調歩同期方式のスタートビット判
   定方法。