JP2002271306A - 直列信号受信回路 - Google Patents

直列信号受信回路

Info

Publication number
JP2002271306A
JP2002271306A JP2001062481A JP2001062481A JP2002271306A JP 2002271306 A JP2002271306 A JP 2002271306A JP 2001062481 A JP2001062481 A JP 2001062481A JP 2001062481 A JP2001062481 A JP 2001062481A JP 2002271306 A JP2002271306 A JP 2002271306A
Authority
JP
Japan
Prior art keywords
data
offset
pulse width
bit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001062481A
Other languages
English (en)
Inventor
Takayoshi Okino
貴愛 興野
Takashi Miyazaki
敬史 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001062481A priority Critical patent/JP2002271306A/ja
Publication of JP2002271306A publication Critical patent/JP2002271306A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 本発明は、シリアル信号を受信する直列信号
受信回路に関し、受信信号のスタートビットのパルス幅
からオフセット値を求め、オフセット値に相当する時
間、タイミングをずらしたサンプリングパルスで正しく
受信信号を取り込むことのできる直列信号受信回路を提
供することを目的とする。 【解決手段】 スタートビットとデータビットとストッ
プビットからなるデータセットの、スタートビットのパ
ルス幅を検出するパルス幅検出手段と、前記パルス幅検
出手段で検出したパルス幅の時間に所定の値を乗じてオ
フセット値とするオフセット設定手段と、各ビットを受
信するサンプリングパルスを、前記オフセット設定手段
で生成したオフセット値に対応する時間だけ遅延させて
生成するサンプリングパルス生成手段と、該サンプリン
グパルスで入力信号の各ビットのデータを確定して取り
込むデータ受信手段を備えて構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリアル信号を受
信する直列信号受信回路に関する。特に、スタートビッ
トと複数のデータビットとストップビットからなるデー
タセットを単位として通信を行う調歩同期通信におい
て、データを正しく受信することのできる直列信号受信
回路に関する。
【0002】図8は本発明で伝送するデータビット列を
説明する図であり、本発明の直列信号受信回路が送受信
を行う直列信号のフォーマットの1例を示す。ここで
は、データビットはD1〜D8までの8ビットから構成
しており、データビットD8の次にデータエラー検出の
ためのパリティビットPを付加している。この9ビット
のデータを伝送するために、データのスタート位置を示
すスタートビットSTを先頭に付加し、データの終了を
示すストップビットSPをデータの最後に付加してい
る。スタートビットST、データビットD1〜D8(デ
ータビットは任意のビット数でも可である。)、パリテ
ィビットP、ストップビットSPからなるデータビット
列を以下データセットと称する。
【0003】かかる直列信号受信回路において、伝送路
上でノイズが発生した場合や、伝送路の伝送特性の変動
が生じた場合でも、正しく信号を受信することのできる
直列信号受信回路が要求されている。
【0004】
【従来の技術】図9は従来技術を説明する図を示す。
【0005】図9において、121は入力信号の立上り
を微分する立上り微分回路であり、311は立上り微分
回路121で検出した入力信号の立上りを基準位置とし
て、指定の時間オフセットしたタイミングでサンプリン
グパルスを生成するサンプリングパルス発生回路であ
り、410はサンプリングパルス発生回路311の発生
した入力信号と同じ周期のサンプリングパルスで受信し
た直列信号の各ビットのデータ値を確定して取り込むデ
ータ受信回路である。
【0006】
【発明が解決しようとする課題】図9で説明した従来技
術においては、スタートビットSTの立上りを基準とし
てサンプリングパルスを生成している。かかる従来技術
において、スタートビットSTの前に伝送路の雑音が発
生すると、スタートビットSTを正常に検出できなくな
り、続いて入力するデータビットを正しく取り込めなく
なる。
【0007】また、伝送路の特性の変動等によりパルス
幅が伸縮する場合があり、パルス幅が伸縮すると受信側
で生成するサンプリングパルスとデータビットとの間の
時間位置にずれが発生し、データを正しく受信できない
場合が生じる。
【0008】さらに、受信信号を取り込む直列信号受信
回路の前に、帯域通過濾波器(BandPath Filter) や、
検波回路を設けることにより、伝送路の雑音を除去して
いるが、このような帯域通過濾波器や検波回路の特性に
より、検波後のパルス幅が伸縮しデータを正しく受信で
きない場合も生じる。
【0009】そして、帯域通過濾波器においては、受信
信号にリンギングを生じる場合もある。このような場合
に、スタートビットSTの立上りから固定のタイミング
だけオフセットしたサンプリングパルスで受信信号を取
り込むと、オーバシュート、アンダシュート部分を受信
信号として取り込んでしまう場合も発生し、データを正
しく受信できない場合が生じる。
【0010】図10は直列信号受信装置を説明する図で
ある。
【0011】図10の(A)は直列信号受信装置の構成
の1例を示す。図中の11、13は増幅器であり、12
は帯域通過濾波器(図中BPFと示す)、14は検波回
路、15は直列信号受信回路である。
【0012】(B)は(A)に示す直列信号受信装置内
の各部の信号波形を示す。入力信号は増幅器11で増幅
された後、帯域通過濾波器12で必要な帯域の信号のみ
を通過させ信号(a)となり、さらに増幅器13で増幅
される。増幅器13の出力は検波回路14で検波され信
号(b)となり、直列信号受信回路15に入力され、デ
ータが取り込まれる。
【0013】帯域通過濾波器12の出力はリンギングを
含んでおり、検波回路14で検波した出力信号(b)
も、オーバシュート、アンダシュートを含んでおり、さ
らに、伝送路の特性によっては、パルス幅が伸縮するこ
ともある。図は「10010010」の信号の例であ
り、最後の「10」のパルスでは「1」の波形が長くな
っており、「1」は正常に取り込めるが、「0」を取り
込むべきタイミングで「1」としてデータを取り込む場
合も生じる。
【0014】(c)は理想的な信号波形を示し、ここで
は「10010010」の信号の例であり、かかる波形
の信号が入力された場合にはデータエラーは発生しな
い。
【0015】本発明は、入力信号に雑音が乗った場合
や、入力信号のパルス幅が伸縮した場合でも正しく受信
信号を取り込むことのできる直列信号受信回路を提供す
ることを目的とする。
【0016】
【課題を解決するための手段】図1は本発明の原理を説
明する図である。図はスタートビットと複数のデータビ
ットとストップビットからなるデータセットを単位とす
るデータの受信を行う直列信号受信回路を示す。
【0017】100は スタートビットとデータビット
とストップビットからなるデータセットの、スタートビ
ットのパルス幅を検出するパルス幅検出手段であり、2
00はパルス幅検出手段100で検出したパルス幅に所
定の値を乗じた値を、オフセット値として設定するオフ
セット設定手段であり、300は入力信号のスタートビ
ット以降の各ビットを取り込む入力信号と同一周期のサ
ンプリングパルスを、オフセット設定手段200で設定
したオフセット値に対応する時間だけ遅延させて生成す
るサンプリングパルス生成手段であり、400はサンプ
リングパルス生成手段300で生成したサンプリングパ
ルスで入力した各ビットのデータを確定して取り込むデ
ータ受信手段である。
【0018】かかる構成により、受信した直列信号のス
タートビットのパルス幅を検出して、検出したパルス幅
の時間に所定の値を乗じた値をオフセット値として、各
データビットの立上り位置から、オフセット値の時間だ
けシフトしたタイミングのタイミングパルスで各データ
ビットを取り込む。
【0019】図2は本発明の動作を説明するタイムチャ
ートを示す。
【0020】図2ではスタートビットSTに引き続き、
4ビットのデータビットD1〜D4とパリティビットP
とストップビットSPが入力される例である。図におい
て、直列入力信号のスタートビットSTのパルス幅tを
パルス幅検出手段100で検出する。次いで、オフセッ
ト設定手段200で検出したパルス幅tに所定の値を乗
じてオフセット値とする。例えば、0.5(ここでは、
0.5としているが、0.5に限定されるものではな
く、データビットを正確に取り込むために任意の値をと
ることができる)を乗じ、これをオフセット値とする。
【0021】1データセットの時間幅τ、1データセッ
トのビット数m、および連続するデータセット数nを予
め設定してある。各データビットの立上り位置は、スタ
ートビットSTの立上り位置を基準として、それぞれτ
/mずつずれた位置にある。これらの位置をそれぞれt
×0.5オフセットした位置が、各ビットの中央となる
ので、サンプリングパルス生成手段300は、このタイ
ミングでサンプリングパルスを生成しデータ受信手段4
00に送出して、データ受信手段400はこのサンプリ
ングパルスで各ビットのデータを確定して取り込む。
(請求項1)また、サンプリングパルス生成手段300
にデータ保持部330を設け、データセットを連続して
受信するとき、最初に受信したデータセットのスタート
ビットから検出したパルス幅tの時間に所定の値を乗じ
た値を、オフセット設定手段200でオフセット値とし
て設定するとともに、該オフセット値をデータ保持部3
30に保持し、続いて受信するデータセットのオフセッ
ト値は、データ保持部330に保持しておいたオフセッ
ト値を使用して、サンプリングパルス生成手段300で
サンプリングパルスを生成する。(請求項2)さらに、
オフセット設定手段200にオフセット値の修正値を入
力するオフセット設定インタフェース部220を設け、
オフセット設定手段200は、オフセット設定インタフ
ェース部220から入力したオフセット値の修正値で、
オフセット値を修正し、サンプリングパルス生成手段3
00は、オフセット設定手段200から入力した修正さ
れたオフセット値を使用してサンプリングパルスを生成
する。(請求項3)
【0022】
【発明の実施の形態】図3は本発明の直列信号受信回路
の実施の形態を説明する図である。
【0023】図3に示す直列信号受信回路は、図1で説
明したパルス幅検出手段100として、直列信号受信回
路内のクロックと非同期の入力信号のタイミングをとる
リタイミング回路110と、リタイミング回路110の
出力信号の立上りを微分する立上り微分回路121と、
リタイミング回路110の出力信号の立下りを微分する
立下り微分回路122と、スタートビットSTの立上り
および立下りの微分出力以外の出力をマスクするマスク
回路123と、立上り微分回路121の出力でカウント
を開始するパルスカウンタ130と、立下り微分回路1
22の出力でパルスカウンタ130のカウント値を取り
込み、スタートビットSTのパルス幅tが指定の許容範
囲にあるか否かを判定するパルス幅判定回路140から
構成している。
【0024】さらに、図1で説明したオフセット設定手
段200を、パルス幅判定回路140が正常と判定した
パルスカウンタ130のカウント値から検出したパルス
幅tを1/2する1/2演算回路210で構成し、サン
プリングパルス生成手段300をデータセットの時間幅
τ、データセットのビット数m、連続するデータセット
数nを設定するパラメータ設定部320と、1/2演算
回路210の出力と、パラメータ設定部320が設定す
るパラメータτ、m、nとパルスカウンタ130の出力
からサンプリングパルスを生成するデコーダ310から
構成し、データ受信手段400を、デコーダ310が発
生したサンプリングパルスでデータを取り込むデータ受
信回路410から構成している。
【0025】図4は本発明の直列信号受信回路の実施の
形態の動作を説明するタイムチャート(1)である。
【0026】(A)は入力信号を示し、スタートビット
STに続いて4ビットのデータビットD1〜D4、パリ
ティビットP、ストップビットSPが入力される例であ
り、1データセットの時間はτである。
【0027】(B)は直列信号受信回路のクロックと非
同期で入力される入力信号との同期を取るために、リタ
イミング回路110でリタイミングを行った信号であ
る。
【0028】(C1)立上り微分回路121で、リタイ
ミングを行った入力信号Bの立上りを微分した出力を示
す。
【0029】(C2)立下り微分回路122で、リタイ
ミングを行った入力信号Bの立下りを微分した出力を示
す。立上り微分回路121および立下り微分回路122
からはデータビットD1〜D4、パリティビットP、ス
トップビットSPの微分信号も出力されるがマスク回路
123でこれらの出力はマスクして無効としている。
【0030】(D)立上り微分回路121の出力でカウ
ントを開始するパルスカウンタ130の出力を示す。こ
こではカウントは「0」から開始する。パルス幅判定回
路140は立下り微分回路122の出力でパルスカウン
タ130の出力tを取り込み、この値(パルス幅)が指
定の時間内にあるか否かを判定する。例えば、データセ
ットの時間τ、1データセットのビット数mが決まると
パルス幅は、τ/mとして決定されるので、例えば、こ
のパルス幅τ/mの±10%を正常範囲として設定す
る。これは、パルス幅の変化が±10%を超えると、入
力信号を正確に受信できなくなる可能性が生じること。
および、パルス幅の変化が±10%を超えるのは、装置
あるいは伝送路に明らかな異常が発生したものと判定で
きることからである。パルス幅判定回路140は±10
%を超えた場合は、異常検出として異常検出信号を出力
する。
【0031】(E)1/2演算回路210でカウント値
tを1/2する。
【0032】(F)スタートビットSTの立上り位置を
基準として、前もって設定しておいたデータセットの時
間τ、データセットのビット数m(ここではm=7)に
より、サンプリングパルス位置を、 t/2+(τ/m)×i(i=1〜m) として決定できる。
【0033】ここでは、パルスカウンタ130の出力を
デコードするデコーダ310でサンプリングパルスを生
成している。この構成では、立上り微分回路121の出
力でパルス幅カウンタ130に「0」をロードして、カ
ウントアップを行い、パルス幅カウンタ130のカウン
ト値をデコーダ310に入力し、カウント値がt/2+
(τ/m)×i(i=2〜6)に到達するつど、デコー
ダ310はサンプリングパルスを発生する。
【0034】図4では、t/2を基準としてτ/7の間
隔でデコーダ310はサンプリングパルスを生成し、デ
ータ受信回路410は各ビットの中央の値をデータ値と
して確定しデータの取込みを行うので、正確にデータを
取込むことが可能となる。図中の破線の矢印はサンプリ
ングパルスが各ビットのほぼ中央でデータを取り込んで
いることを示す。
【0035】図5は本発明の直列信号受信回路の動作を
説明するタイムチャート(2)である。
【0036】図5において、スタートビットSTの直前
に間欠ノイズが発生すると、パルス幅T1はパルス幅判
定回路140で正常ではないと判定されるので、このパ
ルスは無視され、次の正常なスタートビットSTのパル
ス幅を検出して入力信号の受信動作が開始する。また、
パルス幅が伸びたスタートビットSTを受信したとき
は、このパルス幅T2がパルス幅判定回路140で正常
ではないと判定され、データの取り込みは行わずにこの
データセットは廃棄される。
【0037】さらに、サンプリングパルスの生成タイミ
ングをスタートビットSTのパルス幅tの1/2だけオ
フセットさせ各データビットのほぼ中央とすることによ
り、直列信号の変化点近傍で発生した雑音の影響を回避
して、各ビットのデータを確定してを取り込むことが可
能となることを示している。
【0038】図6は本発明のオフセット設定手段、サン
プリングパルス生成手段の実施の形態を説明する図であ
る。
【0039】図6においては、1/2演算回路210か
らなるオフセット設定手段200にオフセット設定イン
タフェース部(図中オフセット設定INFと示す)22
0を設けて構成している。リンギングがない正常動作に
おいては、オフセット値をt/2とすることによりデー
タを正確に取り込むことができるが、リンギングが生じ
た場合には、オーバシュート、アンダシュートの位置で
データビットを取り込むとデータエラーが発生すること
もある。このような場合には、オフセット値t/2をオ
フセット設定インタフェース部220から入力した修正
値αだけ修正することにより、正しくデータを取り込む
ことが可能となる。
【0040】さらに、デコーダ310およびパラメータ
設定部320から構成されるサンプリングパルス生成手
段300に、1/2演算回路210の出力を保持してお
くデータ保持部330と、1/2演算回路210の出力
とデータ保持部330との出力のいずれかを選択する選
択器340を設けて構成している。
【0041】スタートビットSTとデータビットD1〜
DiとパリティビットPおよびストップビットSPから
なるデータセットを連続して受信する場合は、最初に受
信したデータセットのスタートビットSTのパルス幅t
を検出して、1/2演算回路210でパルス幅を1/2
してオフセット値を設定するとともに、そのオフセット
値をデータ保持部330に保持しておく。
【0042】2番目以降に受信するデータセットについ
ては、パルス幅tの検出は行わずに、最初のデータセッ
トから求めたオフセット値を保持しておくデータ保持部
330のデータを取り出してオフセット値として、デコ
ーダ310でサンプリングパルスを生成する。ここで
は、パルスカウンタ130のカウント値をデコードし
て、カウント値がτ以上になると、次のデータセットが
受信されたものとして、選択器340がデータ保持部3
30の出力を選択する。
【0043】スタートビットSTのパルス幅tの検出
は、データビットの先頭が「1」となる信号フォーマッ
トではスタートビットSTのパルス幅tを検出すること
ができない。この場合も、データ保持部330に保持し
ておいたオフセット値を使用して、デコーダ310がサ
ンプリングパルスを生成する。
【0044】本発明の直列信号受信回路は使用するシス
テムが決まると、伝送する信号フォーマットも決まり、
データセットの時間τ、データセットのビット数mも決
まるので、スタートビットSTのパルス幅tはτ/mと
して決まる。この値を初期設定値としてデータ保持部3
30に格納しておき、以降、スタートビットSTのパル
ス幅tを測定するごとに、この値を書き換えてゆく。
【0045】図7は本発明の直列信号受信回路の実施の
形態の動作を説明するタイムチャート(3)である。
【0046】図7のそれぞれの信号に付した略号で図4
と同じ略号は同じ信号を示している。 (C1)、(C
2)は立上り微分回路121、立下り微分回路122の
出力を示す。(D)はパルスカウンタ130の出力を示
す。
【0047】さらに、(D1)はオフセット設定インタ
フェース部220から入力されたオフセット修正値αを
示し、(E)は修正されたオフセット値t/2±αを示
し、(F)はサンプリングパルスを示し、図4において
は、オフセット値をt/2としているが、図7ではオフ
セット値をt/2±αとして、正しいデータを読み込む
ように構成している。
【0048】(付記1) スタートビットとデータビッ
トとストップビットからなるデータセットの、スタート
ビットのパルス幅を検出するパルス幅検出手段と、前記
パルス幅検出手段で検出したパルス幅に所定の値を乗じ
た値を、オフセット値として設定するオフセット設定手
段と、直列入力信号のスタートビット以降の各ビットを
取り込む入力信号と同一周期のサンプリングパルスを、
前記オフセット設定手段で設定したオフセット値に対応
する時間だけ遅延させて生成するサンプリングパルス生
成手段と、前記サンプリングパルス生成手段で生成した
サンプリングパルスで入力した各ビットのデータを確定
して取り込むデータ受信手段を備えたことを特徴とする
直列信号受信回路。
【0049】(付記2) 付記1記載の直列信号受信回
路において、前記サンプリングパルス生成手段にデータ
保持部を設け、データセットを受信するとき、最初に受
信したデータセットのスタートビットから検出したパル
ス幅に所定の値を乗じた値を、オフセット値として設定
するとともに、該オフセット値を前記データ保持手段に
保持し、続いて受信するデータセットのオフセット値
は、前記データ保持部に保持しておいたオフセット値を
使用して、前記サンプリングパルス生成手段でサンプリ
ングパルスを生成することを特徴とする直列信号受信回
路。
【0050】(付記3) 付記1記載の直列信号受信回
路において、前記オフセット設定手段にオフセット値の
修正値を入力するオフセット設定インタフェース部を設
け、前記オフセット設定手段は、前記オフセット設定イ
ンタフェース部から入力したオフセット値の修正値で、
求めたオフセット値を修正し、前記サンプリングパルス
生成手段は、前記オフセット設定手段から入力した修正
されたオフセット値を使用してサンプリングパルスを生
成することを特徴とする直列信号受信回路。
【0051】(付記4) 付記1記載の直列信号受信回
路において、前記サンプリングパルス生成手段を、デー
タセットの時間、データセットのビット数および連続し
て受信するデータセットの数を設定するパラメータ設定
手段と、前記パルス幅検出手段のカウント値をデコード
してサンプリングパルスを生成するデコーダから構成し
たことを特徴とする直列信号受信回路。
【0052】
【発明の効果】本発明によれば、直列入力信号のスター
トビットのパルス幅tを検出し、そのパルス幅tに指定
の値βを乗じた時間だけ、サンプリングパルスのタイミ
ングをオフセットさせることにより、安定した位置でデ
ータビットを取り込むことができる。 また、サンプリ
ングパルスの発生タイミングをデータセットの時間τと
データセットのデータ数mから、t×β+(τ/m)×
i(i=1〜m)とすることにより、直列信号受信回路
の前に設けられた伝送路、各種回路により、パルス幅に
伸縮が生じた場合でも、データビットを正しく取り込む
ことができる。
【0053】さらに、直列信号の変化点の近傍で間欠的
に雑音が発生した場合でも、雑音を回避してデータビッ
トの取り込みが可能である。
【0054】そして、リンギングが生じ、データエラー
が発生する可能性がある場合には、オフセット値t×β
を、さらにα(時間)シフトすることにより、リンギン
グに影響されることなくデータビットを取り込むことが
できる。
【図面の簡単な説明】
【図1】 本発明の原理を説明する図
【図2】 本発明の動作を説明するタイムチャート
【図3】 本発明の直列信号受信回路の実施の形態を説
明する図
【図4】 本発明の直列信号受信回路の実施の形態の動
作を説明するタイムチャート(1)
【図5】 本発明の直列信号受信回路の実施の形態の動
作を説明するタイムチャート(2)
【図6】 本発明のオフセット設定手段、サンプリング
パルス生成手段の実施の形態を説明する図
【図7】 本発明の直列信号受信回路の実施の形態の動
作を説明するタイムチャート(3)
【図8】 本発明で伝送するデータビット列を説明する
【図9】 従来技術を説明する図
【図10】 直列信号受信装置を説明する図
【符号の説明】
100 パルス幅検出手段 110 リタイミング回路 121 立上り微分回路 122 立下り微分回路 123 マスク回路 130 パルスカウンタ 140 パルス幅判定回路 200 オフセット設定手段 210 1/2演算回路 220 オフセット設定インタフェース部 300 サンプリングパルス生成手段 310 デコーダ 311 サンプリングパルス発生回路 320 パラメータ設定部 330 データ保持部 340 選択器 400 データ受信手段 410 データ受信回路 11、13 増幅器 12 帯域通過濾波器 14 検波回路 15 直列信号受信回路
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5K029 AA02 EE07 HH13 5K047 AA13 JJ04 MM38

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 スタートビットとデータビットとストッ
    プビットとを含むデータセットの、スタートビットのパ
    ルス幅を検出するパルス幅検出手段と、 前記パルス幅検出手段で検出したパルス幅に所定の値を
    乗じた値を、オフセット値として設定するオフセット設
    定手段と、 直列入力信号のスタートビット以降の各ビットを取り込
    む入力信号と同一周期のサンプリングパルスを、前記オ
    フセット設定手段で設定したオフセット値に対応する時
    間だけ遅延させて生成するサンプリングパルス生成手段
    と、 前記サンプリングパルス生成手段で生成したサンプリン
    グパルスで入力した各ビットのデータを確定して取り込
    むデータ受信手段を備えたことを特徴とする直列信号受
    信回路。
  2. 【請求項2】 請求項1記載の直列信号受信回路におい
    て、 前記サンプリングパルス生成手段にデータ保持部を設
    け、 データセットを受信するとき、最初に受信したデータセ
    ットのスタートビットから検出したパルス幅に所定の値
    を乗じた値を、オフセット値として設定するとともに、
    該オフセット値を前記データ保持手段に保持し、 続いて受信するデータセットのオフセット値は、前記デ
    ータ保持部に保持しておいたオフセット値を使用して、
    前記サンプリングパルス生成手段でサンプリングパルス
    を生成することを特徴とする直列信号受信回路。
  3. 【請求項3】 請求項1記載の直列信号受信回路におい
    て、 前記オフセット設定手段にオフセット値の修正値を入力
    するオフセット設定インタフェース部を設け、 前記オフセット設定手段は、前記オフセット設定インタ
    フェース部から入力したオフセット値の修正値で、オフ
    セット値を修正し、前記サンプリングパルス生成手段
    は、前記オフセット設定手段から入力した修正されたオ
    フセット値を使用してサンプリングパルスを生成するこ
    とを特徴とする直列信号受信回路。
JP2001062481A 2001-03-06 2001-03-06 直列信号受信回路 Withdrawn JP2002271306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001062481A JP2002271306A (ja) 2001-03-06 2001-03-06 直列信号受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001062481A JP2002271306A (ja) 2001-03-06 2001-03-06 直列信号受信回路

Publications (1)

Publication Number Publication Date
JP2002271306A true JP2002271306A (ja) 2002-09-20

Family

ID=18921610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001062481A Withdrawn JP2002271306A (ja) 2001-03-06 2001-03-06 直列信号受信回路

Country Status (1)

Country Link
JP (1) JP2002271306A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013017162A (ja) * 2011-06-07 2013-01-24 Canon Inc 送信装置、受信装置、シリアル通信装置、及び、その装置を備えた記録装置
JP2015158824A (ja) * 2014-02-25 2015-09-03 新日本無線株式会社 同期式シリアル通信方法およびスレーブ装置
CN115242351A (zh) * 2022-07-13 2022-10-25 厦门九华通信设备厂 一种串行数据通信速率自适应方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013017162A (ja) * 2011-06-07 2013-01-24 Canon Inc 送信装置、受信装置、シリアル通信装置、及び、その装置を備えた記録装置
JP2015158824A (ja) * 2014-02-25 2015-09-03 新日本無線株式会社 同期式シリアル通信方法およびスレーブ装置
CN115242351A (zh) * 2022-07-13 2022-10-25 厦门九华通信设备厂 一种串行数据通信速率自适应方法
CN115242351B (zh) * 2022-07-13 2024-02-13 厦门九华通信设备厂 一种串行数据通信速率自适应方法

Similar Documents

Publication Publication Date Title
US8842793B2 (en) Communication circuit and method of adjusting sampling clock signal
JP4272515B2 (ja) 位相補正回路
US20110026572A1 (en) Baud rate error detection circuit and baud rate error detection method
JP2007282093A (ja) クロック信号発生装置及び方法
JP2002271306A (ja) 直列信号受信回路
JP2003134098A (ja) シリアル受信装置
JPH08249822A (ja) シンク検出方法及びシンク検出回路
JP2856939B2 (ja) データ受信方法
JP5383856B2 (ja) 送信回路
JP4579872B2 (ja) 調歩同期式通信装置、調歩同期式通信方法
JP3001414B2 (ja) 符号誤り訂正装置
JP2010213204A (ja) データ送受信方法
JP2018152643A (ja) 調歩同期式シリアルデータ通信装置のデータ受信回路
CN116455365B (zh) 一种捕获电路、微处理芯片及设备
JP2715953B2 (ja) 同期回路
JP2785718B2 (ja) 誤り訂正方式
JP2655624B2 (ja) フレ−ム同期検出回路
JP2000315956A (ja) 誤り訂正装置
JP2611722B2 (ja) エラーフラグ出力回路
JP4227860B2 (ja) リセット回路
JP4309295B2 (ja) 同期検波装置
JP2002271433A (ja) デジタル無線同期復調回路
JPH09149015A (ja) クロック位相調整回路
JP6340574B2 (ja) シリアル通信装置
JPH04360334A (ja) 調歩同期受信回路

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040610

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040610

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513