JPH10294772A - Ａｔコマンド受信方式 - Google Patents
Ａｔコマンド受信方式Info
- Publication number
- JPH10294772A JPH10294772A JP9103302A JP10330297A JPH10294772A JP H10294772 A JPH10294772 A JP H10294772A JP 9103302 A JP9103302 A JP 9103302A JP 10330297 A JP10330297 A JP 10330297A JP H10294772 A JPH10294772 A JP H10294772A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- input data
- reception
- character
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 入力データの受信速度に拘わらず、常に正確
なＡＴコマンドの受信を可能にする。 【解決手段】 ＵＡＲＴ２は、ＡＴコマンドからなる入
力データを調歩同期方式により受信する。速度検出部３
は、入力データの先頭キャラクタのスタートビットの長
さから入力データの速度を検出する。クロック供給部５
は、速度検出部３で検出された速度に基づいて受信クロ
ックを生成しＵＡＲＴ２の受信クロックとして供給す
る。マスク部１は、速度検出部３で検出された速度に基
づいて入力データの先頭キャラクタをマスクしてＵＡＲ
Ｔ２への入力を禁止する。先頭キャラクタは先頭キャラ
クタ受信部４で受信される。
なＡＴコマンドの受信を可能にする。 【解決手段】 ＵＡＲＴ２は、ＡＴコマンドからなる入
力データを調歩同期方式により受信する。速度検出部３
は、入力データの先頭キャラクタのスタートビットの長
さから入力データの速度を検出する。クロック供給部５
は、速度検出部３で検出された速度に基づいて受信クロ
ックを生成しＵＡＲＴ２の受信クロックとして供給す
る。マスク部１は、速度検出部３で検出された速度に基
づいて入力データの先頭キャラクタをマスクしてＵＡＲ
Ｔ２への入力を禁止する。先頭キャラクタは先頭キャラ
クタ受信部４で受信される。
Description
【０００１】
【発明の属する技術分野】この発明は、端末装置からモ
デム及びターミナルアダプタ等の通信制御装置に送られ
るＡＴコマンドを調歩同期方式により受信するＡＴコマ
ンド受信方式に関し、特にＡＴコマンドの先頭ビットか
ら受信速度を検出して受信動作を行うＡＴコマンド受信
方式に関する。
デム及びターミナルアダプタ等の通信制御装置に送られ
るＡＴコマンドを調歩同期方式により受信するＡＴコマ
ンド受信方式に関し、特にＡＴコマンドの先頭ビットか
ら受信速度を検出して受信動作を行うＡＴコマンド受信
方式に関する。
【０００２】
【従来の技術】モデム及びターミナルアダプタ等の通信
制御装置では、コンピュータ等の端末装置からＡＴコマ
ンドを調歩同期方式で受信する場合、キャラクタの先頭
に付加されたスタートビットとキャラクタの後尾に付加
されたストップビットとを検出することでキャラクタの
区切りを検出する。通常は、ＵＡＲＴ（Universal Asyn
cronous Receiver/Transmiter） と呼ばれる調歩同期送
受信回路でＡＴコマンドを受信するが、受信速度が端末
側の送信速度に依存する場合、ＵＡＲＴへの受信開始時
に速度設定処理を行うことが必要になる。この速度設定
は、受信データの先頭キャラクタのスタートビットＳＴ
の長さを測定することにより行っている。
制御装置では、コンピュータ等の端末装置からＡＴコマ
ンドを調歩同期方式で受信する場合、キャラクタの先頭
に付加されたスタートビットとキャラクタの後尾に付加
されたストップビットとを検出することでキャラクタの
区切りを検出する。通常は、ＵＡＲＴ（Universal Asyn
cronous Receiver/Transmiter） と呼ばれる調歩同期送
受信回路でＡＴコマンドを受信するが、受信速度が端末
側の送信速度に依存する場合、ＵＡＲＴへの受信開始時
に速度設定処理を行うことが必要になる。この速度設定
は、受信データの先頭キャラクタのスタートビットＳＴ
の長さを測定することにより行っている。
【０００３】従来は、端末から受信した入力データによ
ってＣＰＵに割り込みをかけ、ＣＰＵがＩ／Ｏポートを
ポーリングすることにより受信データの通信速度を検出
し、ＵＡＲＴの受信速度を設定すると共にＵＡＲＴの受
信回路を有効にすることでＡＴコマンドを受信するよう
にしている。ＵＡＲＴでキャラクタの区切りを正しく認
識するためには、受信速度が正しく設定されることは勿
論であるが、ＵＡＲＴが先頭キャラクタのスタートビッ
トから正しく認識可能であることも必要である。スター
トビットからずれたビットのデータをスタートビットで
あると誤認識すると、以後のデータが全て本来のキャラ
クタとは異なるキャラクタとして把握されてしまうから
である。このため、ＣＰＵは、先頭キャラクタのスター
トビットの長さから受信速度を検出したら、速やかにＵ
ＡＲＴの受信設定を完了させる必要がある。また、ＵＡ
ＲＴには、この設定処理の時間的な余裕を持たせるため
のバッファも内蔵される。
ってＣＰＵに割り込みをかけ、ＣＰＵがＩ／Ｏポートを
ポーリングすることにより受信データの通信速度を検出
し、ＵＡＲＴの受信速度を設定すると共にＵＡＲＴの受
信回路を有効にすることでＡＴコマンドを受信するよう
にしている。ＵＡＲＴでキャラクタの区切りを正しく認
識するためには、受信速度が正しく設定されることは勿
論であるが、ＵＡＲＴが先頭キャラクタのスタートビッ
トから正しく認識可能であることも必要である。スター
トビットからずれたビットのデータをスタートビットで
あると誤認識すると、以後のデータが全て本来のキャラ
クタとは異なるキャラクタとして把握されてしまうから
である。このため、ＣＰＵは、先頭キャラクタのスター
トビットの長さから受信速度を検出したら、速やかにＵ
ＡＲＴの受信設定を完了させる必要がある。また、ＵＡ
ＲＴには、この設定処理の時間的な余裕を持たせるため
のバッファも内蔵される。
【０００４】
【発明が解決しようとする課題】しかしながら、近年、
端末装置の通信速度が大幅に増大し、従来のようなＣＰ
Ｕによる速度設定方式では、処理時間が間に合わないと
いう問題が生じてきた。例えば、従前の９６００ｂｐｓ
程度の通信速度から２３０．４ｋｂｐｓ程度の通信速度
に対応するためには、従来の２４倍の速度で設定処理を
行わなくてはならない。このため、先頭キャラクタのス
タートビットの受信時間内での処理が間に合わず、ＵＡ
ＲＴがキャラクタの区切りを誤って判別していわゆる文
字化けが発生するという問題がある。
端末装置の通信速度が大幅に増大し、従来のようなＣＰ
Ｕによる速度設定方式では、処理時間が間に合わないと
いう問題が生じてきた。例えば、従前の９６００ｂｐｓ
程度の通信速度から２３０．４ｋｂｐｓ程度の通信速度
に対応するためには、従来の２４倍の速度で設定処理を
行わなくてはならない。このため、先頭キャラクタのス
タートビットの受信時間内での処理が間に合わず、ＵＡ
ＲＴがキャラクタの区切りを誤って判別していわゆる文
字化けが発生するという問題がある。
【０００５】この発明は、このような点に鑑みなされた
もので、入力データの受信速度に拘わらず、常に正確な
ＡＴコマンドの受信が可能なＡＴコマンド受信方式を提
供することを目的とする。
もので、入力データの受信速度に拘わらず、常に正確な
ＡＴコマンドの受信が可能なＡＴコマンド受信方式を提
供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るＡＴコマ
ンド受信方式は、ＡＴコマンドからなる入力データを調
歩同期方式により受信する調歩同期受信手段と、前記入
力データの先頭キャラクタのスタートビットの長さから
前記入力データの速度を検出する速度検出手段と、この
速度検出手段で検出された速度に基づいて受信クロック
を生成し前記調歩同期受信手段の受信クロックとして供
給するクロック供給手段と、前記速度検出手段で検出さ
れた速度に基づいて前記入力データの２番目のキャラク
タの先頭ビットからの入力データを前記調歩同期受信手
段への入力データとして有効にする入力制御手段とを備
えたことを特徴とする。
ンド受信方式は、ＡＴコマンドからなる入力データを調
歩同期方式により受信する調歩同期受信手段と、前記入
力データの先頭キャラクタのスタートビットの長さから
前記入力データの速度を検出する速度検出手段と、この
速度検出手段で検出された速度に基づいて受信クロック
を生成し前記調歩同期受信手段の受信クロックとして供
給するクロック供給手段と、前記速度検出手段で検出さ
れた速度に基づいて前記入力データの２番目のキャラク
タの先頭ビットからの入力データを前記調歩同期受信手
段への入力データとして有効にする入力制御手段とを備
えたことを特徴とする。
【０００７】この発明によれば、入力制御手段が、速度
検出手段で検出された速度に基づき、例えばマスク処理
等によって２番目のキャラクタの先頭ビットからの入力
データを調歩同期受信手段への入力データとして有効に
するようにしているので、先頭キャラクタについては、
調歩同期受信手段へ入力することはできないが、２番目
のキャラクタからは調歩同期受信手段に正しく入力させ
ることができる。このように、先頭キャラクタをパスし
た結果、２番目のキャラクタからは区切りを誤ることな
く正しい受信が可能になり、しかも先頭キャラクタの受
信から２番目のキャラクタの先頭ビット受信までの間を
受信速度設定等の処理に使用することが可能になるの
で、その分だけ時間的余裕が生まれることになる。従っ
て、この発明によれば、高速で端末から供給されたＡＴ
コマンドを正確に受信することが可能になる。
検出手段で検出された速度に基づき、例えばマスク処理
等によって２番目のキャラクタの先頭ビットからの入力
データを調歩同期受信手段への入力データとして有効に
するようにしているので、先頭キャラクタについては、
調歩同期受信手段へ入力することはできないが、２番目
のキャラクタからは調歩同期受信手段に正しく入力させ
ることができる。このように、先頭キャラクタをパスし
た結果、２番目のキャラクタからは区切りを誤ることな
く正しい受信が可能になり、しかも先頭キャラクタの受
信から２番目のキャラクタの先頭ビット受信までの間を
受信速度設定等の処理に使用することが可能になるの
で、その分だけ時間的余裕が生まれることになる。従っ
て、この発明によれば、高速で端末から供給されたＡＴ
コマンドを正確に受信することが可能になる。
【０００８】なお、先頭キャラクタについては、調歩同
期受信手段とは別個に先頭キャラクタを受信する先頭キ
ャラクタ受信手段によって受信するようにすれば良い。
先頭キャラクタ受信手段は、単に先頭のキャラクタ
“Ａ”又は“ａ”を認識するだけのものであるから、簡
単なシフトレジスタや比較回路等によって容易に構成す
ることができる。これにより、先頭キャラクタが誤って
いることによる不具合、例えば検出速度が正しくない、
パリティ情報が正確でない等の問題も解決することがで
きる。
期受信手段とは別個に先頭キャラクタを受信する先頭キ
ャラクタ受信手段によって受信するようにすれば良い。
先頭キャラクタ受信手段は、単に先頭のキャラクタ
“Ａ”又は“ａ”を認識するだけのものであるから、簡
単なシフトレジスタや比較回路等によって容易に構成す
ることができる。これにより、先頭キャラクタが誤って
いることによる不具合、例えば検出速度が正しくない、
パリティ情報が正確でない等の問題も解決することがで
きる。
【０００９】また、この発明によれば、速度検出処理が
ソフトウェアに依存していないため、その分高速に受信
速度を検出することができる。更に、調歩同期受信回路
に関して言えば、先頭キャラクタを受信しないだけであ
り、他の動作は従来と変わらないため、従来の調歩同期
受信回路に僅かなハードウェアを付加するだけで構成す
ることができ、従来の調歩同期受信回路をそのまま利用
することができるという利点もある。
ソフトウェアに依存していないため、その分高速に受信
速度を検出することができる。更に、調歩同期受信回路
に関して言えば、先頭キャラクタを受信しないだけであ
り、他の動作は従来と変わらないため、従来の調歩同期
受信回路に僅かなハードウェアを付加するだけで構成す
ることができ、従来の調歩同期受信回路をそのまま利用
することができるという利点もある。
【００１０】
【発明の実施の形態】以下、図面を参照して、この発明
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係るＡＴコマンド受信回路を示すブロ
ック図である。このＡＴコマンド受信回路は、端末と回
線との間に配置されるモデム及びターミナルアダプタ等
の通信制御装置の一部に使用される。端末から供給され
通信制御装置に入力される入力データは、入力制御手段
としてのマスク部１において先頭キャラクタ分だけマス
クされてＵＡＲＴ（調歩同期送受信回路）２に供給され
る。また、入力データは、速度検出部３と先頭キャラク
タ受信部４にも供給されている。速度検出部３は、入力
データの先頭キャラクタのスタートビットの時間的な長
さから受信速度を検出し、その検出速度と速度を検出し
たことを示す検出信号とを出力する。検出速度はクロッ
ク供給部５に供給され、ここで検出速度に応じた受信ク
ロックが生成される。マスク部１は、速度検出部３から
供給される検出信号の入力タイミングとクロック供給部
５から供給される受信クロックとによって定められる先
頭キャラクタの受信時間だけ入力データをマスクする。
先頭キャラクタ受信部４は、クロック供給部５から供給
される受信クロックに従って先頭キャラクタを受信す
る。先頭キャラクタ受信部４で受信された先頭キャラク
タとＵＡＲＴ２から出力される２番目以降のキャラクタ
とは、図示しないＣＰＵ等に割り込み情報として供給さ
れる。
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係るＡＴコマンド受信回路を示すブロ
ック図である。このＡＴコマンド受信回路は、端末と回
線との間に配置されるモデム及びターミナルアダプタ等
の通信制御装置の一部に使用される。端末から供給され
通信制御装置に入力される入力データは、入力制御手段
としてのマスク部１において先頭キャラクタ分だけマス
クされてＵＡＲＴ（調歩同期送受信回路）２に供給され
る。また、入力データは、速度検出部３と先頭キャラク
タ受信部４にも供給されている。速度検出部３は、入力
データの先頭キャラクタのスタートビットの時間的な長
さから受信速度を検出し、その検出速度と速度を検出し
たことを示す検出信号とを出力する。検出速度はクロッ
ク供給部５に供給され、ここで検出速度に応じた受信ク
ロックが生成される。マスク部１は、速度検出部３から
供給される検出信号の入力タイミングとクロック供給部
５から供給される受信クロックとによって定められる先
頭キャラクタの受信時間だけ入力データをマスクする。
先頭キャラクタ受信部４は、クロック供給部５から供給
される受信クロックに従って先頭キャラクタを受信す
る。先頭キャラクタ受信部４で受信された先頭キャラク
タとＵＡＲＴ２から出力される２番目以降のキャラクタ
とは、図示しないＣＰＵ等に割り込み情報として供給さ
れる。
【００１１】図２は、このように構成されたＡＴコマン
ド受信回路の動作を示すタイミングチャートである。入
力データは、“Ａ”（４１ｈ）又は“ａ”（６１ｈ），
“Ｔ”（５４ｈ）又は“ｔ”（７４ｈ）で続くＡＴコマ
ンドであり、先頭キャラクタの“Ａ”又は“ａ”の先頭
に付加されたスタートビット（ＳＴ）の立ち下がりを速
度検出部３が検出すると、速度検出部３は、内部のカウ
ンタのカウントを開始し、スタートビットの立ち上がり
でカウンタのカウントを終了すると共に速度を検出した
ことを示す検出信号を立ち上げる。この検出信号は、Ａ
Ｔコマンドの受信が終了するまで“Ｈ”レベルを維持す
る。カウンタ値の内容が検出速度に相当する。
ド受信回路の動作を示すタイミングチャートである。入
力データは、“Ａ”（４１ｈ）又は“ａ”（６１ｈ），
“Ｔ”（５４ｈ）又は“ｔ”（７４ｈ）で続くＡＴコマ
ンドであり、先頭キャラクタの“Ａ”又は“ａ”の先頭
に付加されたスタートビット（ＳＴ）の立ち下がりを速
度検出部３が検出すると、速度検出部３は、内部のカウ
ンタのカウントを開始し、スタートビットの立ち上がり
でカウンタのカウントを終了すると共に速度を検出した
ことを示す検出信号を立ち上げる。この検出信号は、Ａ
Ｔコマンドの受信が終了するまで“Ｈ”レベルを維持す
る。カウンタ値の内容が検出速度に相当する。
【００１２】クロック供給部５は、速度検出部３で検出
速度が確定した時点で、その速度に応じた周波数のクロ
ックを発生させても良いし、速度検出部３の内部のカウ
ンタの値に応じて順次クロック周波数を増加させてい
き、速度検出が終了するとほぼ同時に検出速度に応じた
周波数の受信クロックを発生させるようにしても良い。
この受信クロックは、入力データの各ビットを確実に検
出できるように、例えば入力データの１６〜３２倍のビ
ットレートに設定される。クロック供給部５で生成され
た受信クロックはマスク部１、ＵＡＲＴ２及び先頭キャ
ラクタ受信部４にそれぞれ供給される。
速度が確定した時点で、その速度に応じた周波数のクロ
ックを発生させても良いし、速度検出部３の内部のカウ
ンタの値に応じて順次クロック周波数を増加させてい
き、速度検出が終了するとほぼ同時に検出速度に応じた
周波数の受信クロックを発生させるようにしても良い。
この受信クロックは、入力データの各ビットを確実に検
出できるように、例えば入力データの１６〜３２倍のビ
ットレートに設定される。クロック供給部５で生成され
た受信クロックはマスク部１、ＵＡＲＴ２及び先頭キャ
ラクタ受信部４にそれぞれ供給される。
【００１３】先頭キャラクタ受信部４は、内部にシフト
レジスタを備え、このシフトレジスタに入力データの先
頭キャラクタを格納する。スタートビットの終了の時点
で受信クロックがほぼ確定するので、この受信クロック
に基づいて入力データの先頭キャラクタのスタートビッ
トの次のビットからストップビットまでのキャラクタを
内部のシフトレジスタに格納する。そして、シフトレジ
スタに格納されたキャラクタが“Ａ”又は“ａ”である
かどうかを比較回路等によって確認する。先頭キャラク
タが“Ａ”又は“ａ”でない場合には、検出された速度
自体が誤りである可能性があるので、エラーコードをリ
ザルコードとして端末側に返送する。
レジスタを備え、このシフトレジスタに入力データの先
頭キャラクタを格納する。スタートビットの終了の時点
で受信クロックがほぼ確定するので、この受信クロック
に基づいて入力データの先頭キャラクタのスタートビッ
トの次のビットからストップビットまでのキャラクタを
内部のシフトレジスタに格納する。そして、シフトレジ
スタに格納されたキャラクタが“Ａ”又は“ａ”である
かどうかを比較回路等によって確認する。先頭キャラク
タが“Ａ”又は“ａ”でない場合には、検出された速度
自体が誤りである可能性があるので、エラーコードをリ
ザルコードとして端末側に返送する。
【００１４】また、マスク部１は、速度検出部３から検
出信号が入力されてから、受信クロックをカウントし、
“Ａ”又は“ａ”のストップ信号を検出するまでマスク
信号を“Ｈ”レベルにする。これにより、ＵＡＲＴ２に
は、２番目のキャラクタ“Ｔ”又は“ｔ”のスタートビ
ットから入力データが入力されることになる。この結
果、ＵＡＲＴ２にキャラクタの途中からデータが入力さ
れるといった事態を防止することができ、キャラクタの
誤認識を回避することができる。
出信号が入力されてから、受信クロックをカウントし、
“Ａ”又は“ａ”のストップ信号を検出するまでマスク
信号を“Ｈ”レベルにする。これにより、ＵＡＲＴ２に
は、２番目のキャラクタ“Ｔ”又は“ｔ”のスタートビ
ットから入力データが入力されることになる。この結
果、ＵＡＲＴ２にキャラクタの途中からデータが入力さ
れるといった事態を防止することができ、キャラクタの
誤認識を回避することができる。
【００１５】この回路によれば、ソフトウェアの介在な
しに速度設定が可能であり、しかも、ＵＡＲＴ２は、マ
スク部１が前段に設けられているので、常に受信可能な
状態にしておくことができる。このため、ＡＴコマンド
を高速に受信することが可能になる。
しに速度設定が可能であり、しかも、ＵＡＲＴ２は、マ
スク部１が前段に設けられているので、常に受信可能な
状態にしておくことができる。このため、ＡＴコマンド
を高速に受信することが可能になる。
【００１６】
【発明の効果】以上述べたように、この発明によれば、
入力制御手段が、速度検出手段で検出された速度に基づ
き、２番目のキャラクタの先頭ビットからの入力データ
を調歩同期受信手段への入力データとして有効にするよ
うにしているので、２番目のキャラクタからは区切りを
誤ることなく正しい受信が可能になり、しかも先頭キャ
ラクタの受信から２番目のキャラクタの先頭ビット受信
までの間を受信速度設定等の処理に使用することが可能
になるので、その分だけ時間的余裕が生まれることにな
る。従って、この発明によれば、高速で端末から供給さ
れたＡＴコマンドを正確に受信することが可能になると
いう効果を奏する。
入力制御手段が、速度検出手段で検出された速度に基づ
き、２番目のキャラクタの先頭ビットからの入力データ
を調歩同期受信手段への入力データとして有効にするよ
うにしているので、２番目のキャラクタからは区切りを
誤ることなく正しい受信が可能になり、しかも先頭キャ
ラクタの受信から２番目のキャラクタの先頭ビット受信
までの間を受信速度設定等の処理に使用することが可能
になるので、その分だけ時間的余裕が生まれることにな
る。従って、この発明によれば、高速で端末から供給さ
れたＡＴコマンドを正確に受信することが可能になると
いう効果を奏する。
【図１】 この発明の一実施例に係るＡＴコマンド受信
回路のブロック図である。
回路のブロック図である。
【図２】 同回路の動作を説明するためのタイミングチ
ャートである。
ャートである。
１…マスク部、２…ＵＡＲＴ、３…速度検出部、４…先
頭キャラクタ受信部、５…クロック供給部。
頭キャラクタ受信部、５…クロック供給部。
Claims (2)
- 【請求項１】 ＡＴコマンドからなる入力データを調歩
同期方式により受信する調歩同期受信手段と、 前記入力データの先頭キャラクタのスタートビットの長
さから前記入力データの速度を検出する速度検出手段
と、 この速度検出手段で検出された速度に基づいて受信クロ
ックを生成し前記調歩同期受信手段の受信クロックとし
て供給するクロック供給手段と、 前記速度検出手段で検出された速度に基づいて前記入力
データの２番目のキャラクタの先頭ビットからの入力デ
ータを前記調歩同期受信手段への入力データとして有効
にする入力制御手段とを備えたことを特徴とするＡＴコ
マンド受信方式。 - 【請求項２】 前記調歩同期受信手段とは別個に前記入
力データの先頭キャラクタを受信する先頭キャラクタ受
信手段を更に備えたことを特徴とする請求項１記載のＡ
Ｔコマンド受信方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10330297A JP3329229B2 (ja) | 1997-04-21 | 1997-04-21 | Ａｔコマンド受信方式 |
| DE1998117760 DE19817760B4 (de) | 1997-04-21 | 1998-04-21 | AT-Befehlsempfangsschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10330297A JP3329229B2 (ja) | 1997-04-21 | 1997-04-21 | Ａｔコマンド受信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294772A true JPH10294772A (ja) | 1998-11-04 |
| JP3329229B2 JP3329229B2 (ja) | 2002-09-30 |
Family
ID=14350456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10330297A Expired - Fee Related JP3329229B2 (ja) | 1997-04-21 | 1997-04-21 | Ａｔコマンド受信方式 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3329229B2 (ja) |
| DE (1) | DE19817760B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529548B1 (en) | 1999-03-25 | 2003-03-04 | Nec Corporation | Device and method for detecting data communication property |
| JP2003075038A (ja) * | 2001-08-29 | 2003-03-12 | Mitsubishi Electric Corp | 冷凍装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4722067B2 (ja) * | 2007-03-06 | 2011-07-13 | 日立ビークルエナジー株式会社 | 蓄電装置，蓄電池管理制御装置及びモータ駆動装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072407A (en) * | 1990-01-08 | 1991-12-10 | Gandalf Technologies, Inc. | Serial data rate detection method and apparatus |
| US5222081A (en) * | 1991-06-28 | 1993-06-22 | Universal Data Systems, Inc. | Method of performing an autobaud function using a state flow machine |
-
1997
- 1997-04-21 JP JP10330297A patent/JP3329229B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-21 DE DE1998117760 patent/DE19817760B4/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529548B1 (en) | 1999-03-25 | 2003-03-04 | Nec Corporation | Device and method for detecting data communication property |
| DE10014671B4 (de) * | 1999-03-25 | 2006-02-16 | Nec Electronics Corp., Kawasaki | Vorrichtung und Verfahren zum Detektieren von Datenkommunikationseigenschaften |
| JP2003075038A (ja) * | 2001-08-29 | 2003-03-12 | Mitsubishi Electric Corp | 冷凍装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3329229B2 (ja) | 2002-09-30 |
| DE19817760B4 (de) | 2007-08-02 |
| DE19817760A1 (de) | 1998-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276691A (en) | Method for the control of receiver synchronization in a mobile phone | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| US5654983A (en) | Method and apparatus of operating data communications equipment in command mode and autobauding | |
| JPH04230514A (ja) | プリンタ選択方法及びシステム | |
| US6157689A (en) | Automatic speed detection for asynchronous serial communications | |
| US6240151B1 (en) | Method for transmitting and receiving asynchronous serial data in digital signal processor | |
| US5889817A (en) | Communication system with data comparison circuit | |
| US7720138B2 (en) | Communication system | |
| JP3329229B2 (ja) | Ａｔコマンド受信方式 | |
| JPH07264263A (ja) | シリアル通信インターフェース装置 | |
| JP3602233B2 (ja) | Ａｔコマンド解析装置 | |
| JPS63164554A (ja) | デ−タ速度自動認識システム | |
| US5485583A (en) | System for controlling data transfer by setting and decrementing a counter based on the number of error correction bits and transfer bit rate respectively | |
| JPH0357349A (ja) | 回線速度検出方式 | |
| KR100249171B1 (ko) | 비동기식 데이터 송수신 장치의 에러 검출 방법 | |
| GB2324688A (en) | A modem in which bit rate is determined using the width of a start bit | |
| JP3048866B2 (ja) | データ速度自動認識回路 | |
| JP2983959B1 (ja) | シリアルインターフェイス、及びこれを用いたモデム装置 | |
| JPH05191470A (ja) | 調歩式伝送に於ける通信条件認識方法 | |
| JP2666690B2 (ja) | 調歩同期データ伝送方法及び装置 | |
| JP2007036850A (ja) | 文字認識回路 | |
| US20220318182A1 (en) | Uart interface circuit and uart data capturing method | |
| KR100778876B1 (ko) | 자동 보드 레이트 검출 장치 및 검출 방법 | |
| JPS6317381B2 (ja) | ||
| KR100555644B1 (ko) | 비트 스트림 송/수신방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |