JPH05191470A - 調歩式伝送に於ける通信条件認識方法 - Google Patents
調歩式伝送に於ける通信条件認識方法Info
- Publication number
- JPH05191470A JPH05191470A JP4002352A JP235292A JPH05191470A JP H05191470 A JPH05191470 A JP H05191470A JP 4002352 A JP4002352 A JP 4002352A JP 235292 A JP235292 A JP 235292A JP H05191470 A JPH05191470 A JP H05191470A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- baud rate
- received data
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 調歩式データ伝送を行う場合に、送信側と受
信側の通信条件を一致させる手間を省き、データ通信を
容易に行えるようにする。 【構成】 基準クロックパルスをカウントし、受信デー
タの立下がりと立上がり毎にカウント値をラッチすると
ともにリセットし、次のカウントを開始する。数バイト
分のカウント値を記録し、最小のカウント値を受信デー
タの１ビット長とみなしてそのカウント値とクロック周
波数からボーレートを逆算する。決定されたボーレート
に基づいて受信データを再構築し、ビット区分を検査し
てスタートビットを特定し、語長を判断する。判定され
た各バイトを奇偶検査してパリティの有無が判断でき
る。データビットの終了からスタートビットの立上がり
までの時間でストップビット長が判定される。以後判定
された通信条件に従ってデータを受信する。
信側の通信条件を一致させる手間を省き、データ通信を
容易に行えるようにする。 【構成】 基準クロックパルスをカウントし、受信デー
タの立下がりと立上がり毎にカウント値をラッチすると
ともにリセットし、次のカウントを開始する。数バイト
分のカウント値を記録し、最小のカウント値を受信デー
タの１ビット長とみなしてそのカウント値とクロック周
波数からボーレートを逆算する。決定されたボーレート
に基づいて受信データを再構築し、ビット区分を検査し
てスタートビットを特定し、語長を判断する。判定され
た各バイトを奇偶検査してパリティの有無が判断でき
る。データビットの終了からスタートビットの立上がり
までの時間でストップビット長が判定される。以後判定
された通信条件に従ってデータを受信する。
Description
【０００１】
【産業上の利用分野】この発明は、調歩式伝送に於ける
通信条件の認識方法に関するものであり、特に、受信し
たデータの通信条件を自動的に認識する通信条件認識方
法に関するものである。
通信条件の認識方法に関するものであり、特に、受信し
たデータの通信条件を自動的に認識する通信条件認識方
法に関するものである。
【０００２】
【従来の技術】従来、複数のパーソナルコンピュータ間
のデータ通信や、パーソナルコンピュータからプリンタ
或いはＸＹプロッタ等の出力装置へのデータ送受信は、
ボーレート、１バイトのビット数、パリティの有無、ス
トップビット長等の通信条件を一致させる必要がある。
従って、ＸＹプロッタやプリンタ等の通信条件をホスト
コンピュータ側の条件に合わせるために、ディップスイ
ッチの切替えやキーボードからの入力によって通信条件
を手動設定している。
のデータ通信や、パーソナルコンピュータからプリンタ
或いはＸＹプロッタ等の出力装置へのデータ送受信は、
ボーレート、１バイトのビット数、パリティの有無、ス
トップビット長等の通信条件を一致させる必要がある。
従って、ＸＹプロッタやプリンタ等の通信条件をホスト
コンピュータ側の条件に合わせるために、ディップスイ
ッチの切替えやキーボードからの入力によって通信条件
を手動設定している。
【０００３】
【発明が解決しようとする課題】従来の手動操作による
通信条件設定方法は、使用者が送信側の通信条件と受信
側機器の通信条件設定方法を認識していなければ正しい
設定が行えない。従って、通信条件が不明の場合は適切
な設定をすることが困難で、データ通信を行うことが不
可能な事態となることがあり、機器の故障と錯覚した
り、原因の究明に手間がかかる。
通信条件設定方法は、使用者が送信側の通信条件と受信
側機器の通信条件設定方法を認識していなければ正しい
設定が行えない。従って、通信条件が不明の場合は適切
な設定をすることが困難で、データ通信を行うことが不
可能な事態となることがあり、機器の故障と錯覚した
り、原因の究明に手間がかかる。
【０００４】そこで、通信条件の設定に係わる使用者の
時間と労力の負担を軽減するために解決すべき技術的課
題が生じ、本発明はこの課題を解決することを目的とす
るものである。
時間と労力の負担を軽減するために解決すべき技術的課
題が生じ、本発明はこの課題を解決することを目的とす
るものである。
【０００５】
【課題を解決するための手段】この発明は、上記目的を
達成するために提案するものであり、調歩式伝送による
受信データの立下がり又は立上がりを検出してクロック
パルスのカウントを開始し、次の立上がり又は立下がり
の検出毎にカウント値をラッチするとともに、新たなカ
ウントを開始して数バイト分のデータを受信し、受信さ
れたデータ中の最少のカウント値を１ビット長とみなし
て前記カウント値とクロック周波数とからボーレートを
判定し、判定されたボーレートに基づいて受信データの
ビット区分を判定し、スタートビットの間隔から１バイ
トのビット数を判断し、認識された各バイトの奇偶検査
を行ってパリティの有無を判定し、ストップビットの開
始から次のスタートビットの開始までの時間によってス
トップビット長を判定する調歩式伝送に於ける通信条件
認識方法によって課題を解決した。
達成するために提案するものであり、調歩式伝送による
受信データの立下がり又は立上がりを検出してクロック
パルスのカウントを開始し、次の立上がり又は立下がり
の検出毎にカウント値をラッチするとともに、新たなカ
ウントを開始して数バイト分のデータを受信し、受信さ
れたデータ中の最少のカウント値を１ビット長とみなし
て前記カウント値とクロック周波数とからボーレートを
判定し、判定されたボーレートに基づいて受信データの
ビット区分を判定し、スタートビットの間隔から１バイ
トのビット数を判断し、認識された各バイトの奇偶検査
を行ってパリティの有無を判定し、ストップビットの開
始から次のスタートビットの開始までの時間によってス
トップビット長を判定する調歩式伝送に於ける通信条件
認識方法によって課題を解決した。
【０００６】
【作用】受信データの立下がりと立上がり毎に基準クロ
ックのカウントをラッチして数バイト分のカウント値を
保持する。保持されたカウント値中の最小のものは１ビ
ット長とみなすことができ、そのカウント値とクロック
周波数とからボーレートが逆算できる。算出されたボー
レートに従って受信データをサンプリングし、ビット区
分からスタートビットの分布を調べて１バイトのビット
数が判明する。各バイトの奇偶検査によってパリティの
有無が判定でき、データビット終了後からスタートビッ
トの立上がりまでのカウント値からストップビット長が
判断できる。
ックのカウントをラッチして数バイト分のカウント値を
保持する。保持されたカウント値中の最小のものは１ビ
ット長とみなすことができ、そのカウント値とクロック
周波数とからボーレートが逆算できる。算出されたボー
レートに従って受信データをサンプリングし、ビット区
分からスタートビットの分布を調べて１バイトのビット
数が判明する。各バイトの奇偶検査によってパリティの
有無が判定でき、データビット終了後からスタートビッ
トの立上がりまでのカウント値からストップビット長が
判断できる。
【０００７】
【実施例】以下、この発明の一実施例を図１乃至図４に
従って詳述する。図１は通信条件認識回路の一例を示
し、図２は図１中の符号ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，
ｈ，ｉ及びｊ点の波形を示すタイミングチャートであ
る。ホストコンピュータからシリアル伝送されるデータ
ａは、立上がり検出器１と立下がり検出器２へ入力され
る。立上がり検出器１と立下がり検出器２の出力ｂ，ｃ
は並列接続したフリップフロップ３とフリップフロップ
４を作動させて、フリップフロップ３は受信データａと
相似の出力ｄをＣＰＵ５のバッファ領域へ入力する。
従って詳述する。図１は通信条件認識回路の一例を示
し、図２は図１中の符号ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，
ｈ，ｉ及びｊ点の波形を示すタイミングチャートであ
る。ホストコンピュータからシリアル伝送されるデータ
ａは、立上がり検出器１と立下がり検出器２へ入力され
る。立上がり検出器１と立下がり検出器２の出力ｂ，ｃ
は並列接続したフリップフロップ３とフリップフロップ
４を作動させて、フリップフロップ３は受信データａと
相似の出力ｄをＣＰＵ５のバッファ領域へ入力する。
【０００８】フリップフロップ４はフリップフロップ３
とは逆相接続されて出力ｄを反転した出力ｅを得る。Ａ
ＮＤ回路６はフリップフロップ３の出力ｄと基準クロッ
クパルスｆとのＡＮＤ出力ｇを出力し、ＡＮＤ回路７は
フリップフロップ４の出力ｅと基準クロックパルスｆと
のＡＮＤ出力ｈを出力する。ＯＲ回路８はＡＮＤ出力ｇ
とｈとのＯＲ出力ｉをカウンタ回路１０へ入力し、ＯＲ
回路９は立上がり検出器１と立下がり検出器２とのＯＲ
出力ｊをカウンタ回路１０のリセット端子へ入力する。
カウンタ回路１０は、クロックパルスｆと等しいＯＲ出
力ｉのパルスをカウントし、受信データａの立上がり並
びに立下がり毎にＯＲ出力ｊによってリセットされ、カ
ウント値はラッチ回路１１によって保持される。同時
に、ＣＰＵ５に対し割込みを発生させて、カウント値と
データレベルを読込ませる。
とは逆相接続されて出力ｄを反転した出力ｅを得る。Ａ
ＮＤ回路６はフリップフロップ３の出力ｄと基準クロッ
クパルスｆとのＡＮＤ出力ｇを出力し、ＡＮＤ回路７は
フリップフロップ４の出力ｅと基準クロックパルスｆと
のＡＮＤ出力ｈを出力する。ＯＲ回路８はＡＮＤ出力ｇ
とｈとのＯＲ出力ｉをカウンタ回路１０へ入力し、ＯＲ
回路９は立上がり検出器１と立下がり検出器２とのＯＲ
出力ｊをカウンタ回路１０のリセット端子へ入力する。
カウンタ回路１０は、クロックパルスｆと等しいＯＲ出
力ｉのパルスをカウントし、受信データａの立上がり並
びに立下がり毎にＯＲ出力ｊによってリセットされ、カ
ウント値はラッチ回路１１によって保持される。同時
に、ＣＰＵ５に対し割込みを発生させて、カウント値と
データレベルを読込ませる。
【０００９】ＣＰＵ５には数バイト分と推定できる割込
み回数を設定しておき、設定された割込み回数に達した
ときは、読込んだカウント値からボーレートを計算し、
算出されたボーレートに従って既に受信したデータから
先のデータを構築する。構築されたデータから１バイト
のビット数とパリティビットの有無を判断し、以後は決
定されたボーレート、語長、パリティの有無に従って受
信する。
み回数を設定しておき、設定された割込み回数に達した
ときは、読込んだカウント値からボーレートを計算し、
算出されたボーレートに従って既に受信したデータから
先のデータを構築する。構築されたデータから１バイト
のビット数とパリティビットの有無を判断し、以後は決
定されたボーレート、語長、パリティの有無に従って受
信する。
【００１０】尚、図１中符号１２はオーバーフローフリ
ップフロップであり、１３はディレイ回路である。次
に、図３及び図４のフローチャートによってＣＰＵ５側
の通信条件認識の処理手順を説明する。先ず、ホストコ
ンピュータ側からデータが送信されると、図２に示すス
タートビットＳＴの立下がりによるＯＲ出力ｊのリセッ
トパルスがカウンタ回路１０をリセットし、ＣＰＵ５に
割込みをかける（１０１）。カウンタ回路１０がオーバ
ーフローしていなければ（１０２）、受信データ中の立
上がりによってリセットされるまでカウントされたＯＲ
出力ｉのパルス数を読込む（１０４）。カウント値が４
以下の場合はノイズとみなして割込みカウンタをクリア
し（１０５→１０６）、次の割込み待ち状態となる（１
０７）。カウント値が５以上の場合は、そのデータのレ
ベル（０or１）を読込み（１０８）、ＣＰＵの割込みカ
ウンタに１を加える（１０９）。割込み回数即ち、受信
データの立下がりと立上がりの回数が２０回に達するま
では１１０から１１１へ進み、次の割込みの発生待ちと
なる。
ップフロップであり、１３はディレイ回路である。次
に、図３及び図４のフローチャートによってＣＰＵ５側
の通信条件認識の処理手順を説明する。先ず、ホストコ
ンピュータ側からデータが送信されると、図２に示すス
タートビットＳＴの立下がりによるＯＲ出力ｊのリセッ
トパルスがカウンタ回路１０をリセットし、ＣＰＵ５に
割込みをかける（１０１）。カウンタ回路１０がオーバ
ーフローしていなければ（１０２）、受信データ中の立
上がりによってリセットされるまでカウントされたＯＲ
出力ｉのパルス数を読込む（１０４）。カウント値が４
以下の場合はノイズとみなして割込みカウンタをクリア
し（１０５→１０６）、次の割込み待ち状態となる（１
０７）。カウント値が５以上の場合は、そのデータのレ
ベル（０or１）を読込み（１０８）、ＣＰＵの割込みカ
ウンタに１を加える（１０９）。割込み回数即ち、受信
データの立下がりと立上がりの回数が２０回に達するま
では１１０から１１１へ進み、次の割込みの発生待ちと
なる。
【００１１】このようにして、図２に示すｔ1 ，ｔ2 ，
…の各時間におけるＯＲ出力ｉのパルス数をｔ20まで読
込み、割込みカウント数が数バイト分とみなすことがで
きる設定回数２０に達すると１１０から１１２へ進み、
ｔ1 ，ｔ2 ，…ｔ20の中で最少のパルスカウント数（図
２中ではｔ1 ，ｔ2 ，ｔ6 ，ｔ7 ，ｔ8 ，ｔ10，ｔ11の
何れか）を１ビット長とみなしてカウント値を検査す
る。ここで、基準クロック周波を例えば３．２μsec に
設定すると、ボーレートが２４００の場合は、１ビット
のクロックカウント値は１２８となり、４８００ボーで
は６４、９６００ボーでは３２、１９２００ボーで１６
になる。従って、最少のカウント値からボーレートが判
定され、カウント値が各ボーレートの判定範囲を逸脱し
ているときは、ノイズ等の影響によるものとして次の割
込み発生待機となる（１１６）。ボーレートが１９２０
０，９６００，４８００，２４００の何れかと判断され
たときは、図４の２０１に示すように、１ビット長の基
準カウント数を決定し、既にＣＰＵ５が読込んだデータ
レベルを基準カウントの中間点でサンプリングして各ビ
ットの中央部分のレベルを読み、受信データを再構築す
る（２０２）。
…の各時間におけるＯＲ出力ｉのパルス数をｔ20まで読
込み、割込みカウント数が数バイト分とみなすことがで
きる設定回数２０に達すると１１０から１１２へ進み、
ｔ1 ，ｔ2 ，…ｔ20の中で最少のパルスカウント数（図
２中ではｔ1 ，ｔ2 ，ｔ6 ，ｔ7 ，ｔ8 ，ｔ10，ｔ11の
何れか）を１ビット長とみなしてカウント値を検査す
る。ここで、基準クロック周波を例えば３．２μsec に
設定すると、ボーレートが２４００の場合は、１ビット
のクロックカウント値は１２８となり、４８００ボーで
は６４、９６００ボーでは３２、１９２００ボーで１６
になる。従って、最少のカウント値からボーレートが判
定され、カウント値が各ボーレートの判定範囲を逸脱し
ているときは、ノイズ等の影響によるものとして次の割
込み発生待機となる（１１６）。ボーレートが１９２０
０，９６００，４８００，２４００の何れかと判断され
たときは、図４の２０１に示すように、１ビット長の基
準カウント数を決定し、既にＣＰＵ５が読込んだデータ
レベルを基準カウントの中間点でサンプリングして各ビ
ットの中央部分のレベルを読み、受信データを再構築す
る（２０２）。
【００１２】ボーレートが判明したことによりビット区
分が判明し（２０３）、再現された受信データ中の０→
１のレベル変化からスタートビットＳＴとストップビッ
トＳＴＰの区分を判断することができる。又、例えば１
９２００ボーの場合に、スタートビットＳＴとストップ
ビットＳＴＰとの間隔がカウント値１６×９＝１４４で
あれば９ビット＝８ビット＋パリティビットを示し、カ
ウント値１６×８＝１２８の８ビット長であれば１バイ
ト＝８ビット或いは７ビット＋パリティビットであるこ
とが判断される（２０４）。８ビット長の場合は、構築
されたデータの各バイトについて奇偶検査を行い、レベ
ル１のビット数が常に奇数又は偶数であれば、７データ
ビット＋パリティビットであり、それ以外のときはパリ
ティ無しの８データビットであると判断する（２０
５）。
分が判明し（２０３）、再現された受信データ中の０→
１のレベル変化からスタートビットＳＴとストップビッ
トＳＴＰの区分を判断することができる。又、例えば１
９２００ボーの場合に、スタートビットＳＴとストップ
ビットＳＴＰとの間隔がカウント値１６×９＝１４４で
あれば９ビット＝８ビット＋パリティビットを示し、カ
ウント値１６×８＝１２８の８ビット長であれば１バイ
ト＝８ビット或いは７ビット＋パリティビットであるこ
とが判断される（２０４）。８ビット長の場合は、構築
されたデータの各バイトについて奇偶検査を行い、レベ
ル１のビット数が常に奇数又は偶数であれば、７データ
ビット＋パリティビットであり、それ以外のときはパリ
ティ無しの８データビットであると判断する（２０
５）。
【００１３】また、ストップビットＳＴＰのビット長
は、データビット或いはデータビット＋パリティビット
の終了後、スタートビットＳＴの開始までのカウント値
から１，1.5 ，２の何れかのビット長かが判明する（２
０６）。以上によってボーレート、ビット長、パリティ
の有無が判断され、ＣＰＵ５は受信データが処理可能な
データであれば（２０７）、以後この通信条件によって
受信する（２０８）。もし、決定された通信条件によっ
て受信データが処理不可能な場合は、基準カウント数を
１／２とし（２０９）、ボーレートを一段階上昇させて
２０２へ戻り、再度ビット長及びパリティビットの判断
を行い、新たな通信条件を設定する。
は、データビット或いはデータビット＋パリティビット
の終了後、スタートビットＳＴの開始までのカウント値
から１，1.5 ，２の何れかのビット長かが判明する（２
０６）。以上によってボーレート、ビット長、パリティ
の有無が判断され、ＣＰＵ５は受信データが処理可能な
データであれば（２０７）、以後この通信条件によって
受信する（２０８）。もし、決定された通信条件によっ
て受信データが処理不可能な場合は、基準カウント数を
１／２とし（２０９）、ボーレートを一段階上昇させて
２０２へ戻り、再度ビット長及びパリティビットの判断
を行い、新たな通信条件を設定する。
【００１４】尚、基準クロック周波数や割込みカウント
数の設定等はこの実施例に限定されるものではないこと
は当然である。
数の設定等はこの実施例に限定されるものではないこと
は当然である。
【００１５】
【発明の効果】この発明は、上記一実施例に於て詳述し
たように、受信データのボーレートと１バイトのビット
長及びパリティの有無を自動的に判断し、送信側の通信
条件に受信側の通信条件を一致させるので、通信条件の
相違による通信エラーの発生が防止できる。また、ディ
ップスイッチ等を操作して通信条件の設定を行う必要が
なく、設定操作に要する手間が省けるとともに、誤設定
による通信エラーの発生に伴う能率の低下を未然に防止
でき、送信側のアプリケーションソフトウエアの変更等
による通信条件の変更にも自動的に対応するため、操作
性が著しく向上する。
たように、受信データのボーレートと１バイトのビット
長及びパリティの有無を自動的に判断し、送信側の通信
条件に受信側の通信条件を一致させるので、通信条件の
相違による通信エラーの発生が防止できる。また、ディ
ップスイッチ等を操作して通信条件の設定を行う必要が
なく、設定操作に要する手間が省けるとともに、誤設定
による通信エラーの発生に伴う能率の低下を未然に防止
でき、送信側のアプリケーションソフトウエアの変更等
による通信条件の変更にも自動的に対応するため、操作
性が著しく向上する。
【図１】通信条件認識回路のブロック図。
【図２】通信条件認識回路のタイミングチャート。
【図３】ＣＰＵのボーレート判定処理を示すフローチャ
ート。
ート。
【図４】ボーレート判定後のＣＰＵの処理過程を示すフ
ローチャート。
ローチャート。
１ 立上がり検出器 ２ 立下がり検出器 ３，４ フリップフロップ ５ ＣＰＵ ６，７ ＡＮＤ回路 ８，９ ＯＲ回路 １０ カウンタ回路 １１ ラッチ回路
Claims (1)
- 【請求項１】 調歩式伝送による受信データの立下がり
又は立上がりを検出してクロックパルスのカウントを開
始し、次の立上がり又は立下がりの検出毎にカウント値
をラッチするとともに新たなカウントを開始して数バイ
ト分のデータを受信し、受信されたデータ中の最少のカ
ウント値を１ビット長とみなして前記カウント値とクロ
ック周波数とからボーレートを判定し、判定されたボー
レートに基づいて受信データのビット区分を判定し、ス
タートビットの間隔から１バイトのビット数を判断し、
認識された各バイトの奇偶検査を行ってパリティの有無
を判定し、ストップビットの開始から次のスタートビッ
トの開始までの時間によってストップビット長を判定す
る調歩式伝送に於ける通信条件認識方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002352A JPH05191470A (ja) | 1992-01-09 | 1992-01-09 | 調歩式伝送に於ける通信条件認識方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002352A JPH05191470A (ja) | 1992-01-09 | 1992-01-09 | 調歩式伝送に於ける通信条件認識方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191470A true JPH05191470A (ja) | 1993-07-30 |
Family
ID=11526884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4002352A Pending JPH05191470A (ja) | 1992-01-09 | 1992-01-09 | 調歩式伝送に於ける通信条件認識方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191470A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990071000A (ko) * | 1998-02-26 | 1999-09-15 | 이종수 | 로봇 제어 장치와의 통신 운영 방법 |
| US6337886B1 (en) | 1997-05-12 | 2002-01-08 | Nec Corporation | Bit rate-selective type optical receiver, optical regenerative repeater and automatic bit rate discriminating method |
| US6529548B1 (en) | 1999-03-25 | 2003-03-04 | Nec Corporation | Device and method for detecting data communication property |
| KR100477794B1 (ko) * | 1998-06-27 | 2005-06-08 | 주식회사 팬택앤큐리텔 | 데이터 포맷 검출기능을 갖는 아이엠피의 자동보드 수행방법 |
| JP2014044626A (ja) * | 2012-08-28 | 2014-03-13 | Casio Comput Co Ltd | 電子機器、通信制御方法、及びプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02295325A (ja) * | 1989-05-10 | 1990-12-06 | Matsushita Electric Ind Co Ltd | データモニタ装置 |
-
1992
- 1992-01-09 JP JP4002352A patent/JPH05191470A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02295325A (ja) * | 1989-05-10 | 1990-12-06 | Matsushita Electric Ind Co Ltd | データモニタ装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337886B1 (en) | 1997-05-12 | 2002-01-08 | Nec Corporation | Bit rate-selective type optical receiver, optical regenerative repeater and automatic bit rate discriminating method |
| KR19990071000A (ko) * | 1998-02-26 | 1999-09-15 | 이종수 | 로봇 제어 장치와의 통신 운영 방법 |
| KR100477794B1 (ko) * | 1998-06-27 | 2005-06-08 | 주식회사 팬택앤큐리텔 | 데이터 포맷 검출기능을 갖는 아이엠피의 자동보드 수행방법 |
| US6529548B1 (en) | 1999-03-25 | 2003-03-04 | Nec Corporation | Device and method for detecting data communication property |
| JP2014044626A (ja) * | 2012-08-28 | 2014-03-13 | Casio Comput Co Ltd | 電子機器、通信制御方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| JP2002232409A (ja) | ディジタル・データ・パターン検出方法および装置 | |
| JPS6068787A (ja) | フレ−ミングコ−ド検出回路 | |
| JPH08149120A (ja) | 非同期シリアルデータ受信装置 | |
| US5867695A (en) | Method and system for reduced metastability between devices which communicate and operate at different clock frequencies | |
| JPH05191470A (ja) | 調歩式伝送に於ける通信条件認識方法 | |
| US4385383A (en) | Error rate detector | |
| JPS63296425A (ja) | 通信方法及び符号化装置 | |
| US5206888A (en) | Start-stop synchronous communication speed detecting apparatus | |
| US10700704B2 (en) | Serial general purpose input/output system | |
| EP1013038A1 (en) | Circuit for detecting and decoding phase encoded digital serial data | |
| CN111211774A (zh) | 除弹跳电路 | |
| JP2000059238A (ja) | ビタビデコーダの符号同期判定回路 | |
| CN109633228B (zh) | 一种示波器中采样方法、装置及示波器 | |
| US20040062331A1 (en) | Self-tuning baud rate generator for UART applications | |
| JP3329229B2 (ja) | Ａｔコマンド受信方式 | |
| US7064686B2 (en) | Method of determining a data rate and apparatus therefor | |
| TWI427942B (zh) | 具傳輸速率偵測功能的通訊裝置及其傳輸速率偵測方法 | |
| JP2627890B2 (ja) | デコード回路 | |
| KR100195645B1 (ko) | 리모콘신호의 코드데이타 검출방법 | |
| JPH07212413A (ja) | 非同期データの受信回路 | |
| KR100778876B1 (ko) | 자동 보드 레이트 검출 장치 및 검출 방법 | |
| US6307904B1 (en) | Clock recovery circuit | |
| JP2870314B2 (ja) | 伝送路誤り率劣化警報検出回路 | |
| JPH0316054B2 (ja) |