JPH0514334A - 調歩同期式通信システムにおける通信パラメータ検出方法 - Google Patents

調歩同期式通信システムにおける通信パラメータ検出方法

Info

Publication number
JPH0514334A
JPH0514334A JP3161750A JP16175091A JPH0514334A JP H0514334 A JPH0514334 A JP H0514334A JP 3161750 A JP3161750 A JP 3161750A JP 16175091 A JP16175091 A JP 16175091A JP H0514334 A JPH0514334 A JP H0514334A
Authority
JP
Japan
Prior art keywords
character
communication
reception
speed
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3161750A
Other languages
English (en)
Inventor
Toru Takahashi
徹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP3161750A priority Critical patent/JPH0514334A/ja
Publication of JPH0514334A publication Critical patent/JPH0514334A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 速度検出用キャラクタの時間間隔の制限を小
さくし、キャラクタの受信終了とほとんど同時に、次の
キャラクタの受信準備を開始する。 【構成】 所定の通信対象とデータ信号線21,22を
介して、複数の通信速度でデータ通信を行う調歩同期式
通信システムにおいて、速度検出用キャラクタの受信が
あると、サンプリング回路12は、少なくとも検出すべ
き最高速度以上のクロック信号による受信データ信号線
レベルのサンプリングを行い、CPU13は、その結果
から得られるレベル遷移のタイミング情報からキャラク
タ受信の終了時期を判断し、LSI11を制御して次の
キャラクタに対する受信を開始する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、通信データを調歩同期
式で通信する調歩同期式通信システムに関し、特に各種
の通信パラメータを検出する調歩同期式通信システムの
通信パラメータ検出方法に関する。
【0002】
【従来の技術】従来、この種の通信パラメータ検出方法
には、速度検出用キャラクタを受信する際に、受信デー
タ信号線のレベルがローレベルになる期間をカウンタ等
の手段で自動的に計測し、そのカウンタ結果に基づいて
通信パラメータの検出を行うものがあった。この方法で
は、キャラクタ波形に対する受信データ信号線レベルの
カウンタ処理を、いかなる通信速度においても1キャラ
クタについてのみカウントすることを前提としている
が、通信速度が不明のため、キャラクタ受信の終了は、
検出すべき最大キャラクタ長とパリティビットの使用を
考慮した上で、検出すべき最低速度における1キャラク
タの伝送時間に相当する時間が経過したことをもって判
断していた。
【0003】
【発明が解決しようとする課題】一般に、通信速度、キ
ャラクタ長、パリティ種別等の検出すべき通信パラメー
タが多岐にわたる場合、複数の速度検出用キャラクタを
定義し、通信に先立って伝送しなければならない。しか
し、従来の方法では、キャラクタ受信の終了を、キャラ
クタ受信の開始から検出すべき最低速度における1キャ
ラクタの伝送時間に相当する時間が経過したことをもっ
て判断するので、実際の通信速度が最低速度よりも速く
ても、同時間内に複数のキャラクタ受信は許されず、そ
の結果、キャラクタ受信のインターバルには、最低速度
での1キャラクタ受信時間以上という制限があることに
なる。例えば、検出すべき最低速度が50[bps]で
あり、検出すべき最大キャラクタ長が8ビットで、さら
にパリティビットを使用する可能性がある場合、キャラ
クタ受信のインターバルは、キャラクタの前後に1ビッ
ト長のスタート及びストップビットが付加されることを
考慮に入れると、 (1/50)×(8+1+1+1)=0.22(sec )=220(msec) 以上でなければならない。ここで、検出すべき最高の通
信速度が2400[bps]であるとすると、1キャラ
クタの受信時間は、パリティを使用しないものと仮定し
て、 (1/2400)×(8+1+1)=0.0042(sec )=4.2(msec) である。すなわち、実際の通信速度が検出すべき最高速
度であった場合、キャラクタの受信終了から、 220−4.2=215.8(msec) の時間だけ、次のキャラクタの受信があってはならない
時間が存在し、このインターバルが保障されなければ、
通信パラメータの検出はできない。従って、例えばキャ
ラクタの送信側(通信パラメータが検出される側)にお
いて、キャラクタの送信タイミングをプログラムによっ
て制御する場合、このインターバルを確保するために、
ディレイループ(delay loop)の挿入等の特別な措置が
必要になるという問題点があった。
【0004】本発明は、上記問題点に鑑みなされたもの
で、速度検出用キャラクタの時間間隔の制限を小さくで
きる調歩同期式通信システムにおける通信パラメータ検
出方法を提供することを目的とする。
【0005】
【発明が解決しようとする課題】本発明では、所定の通
信対象とデータ信号線を介して、複数の通信速度でデー
タ通信を行う調歩同期式通信システムにおいて、前記デ
ータ信号線から予め定めた速度検出用キャラクタを受信
する際に、少なくとも検出すべき通信速度以上のクロッ
ク信号により前記キャラクタ波形のデータ信号線レベル
をサンプリングし、該サンプリング結果から得られる前
記レベル遷移のタイミング情報に応じて前記速度検出用
キャラクタの受信の終了時期を判断して、前記サンプリ
ングを停止するとともに、次の速度検出用キャラクタの
受信開始時期を判断する調歩同期式通信システムにおけ
る通信パラメータ検出方法が提供される。
【0006】
【作用】通信速度が不明である速度検出用キャラクタの
受信終了の時期を検知するための手段として、データ信
号線のレベル遷移のタイミング情報をリアルタイムに利
用して上記受信終了時期を判断する。従って、本発明を
利用すれば、キャラクタの受信終了とほとんど同時に、
次のキャラクタの受信準備を開始することができる。
【0007】
【実施例】以下、本発明の実施例を図1乃至図2の図面
に基づき説明する。図1は、本発明に係る通信パラメー
タ検出方法を用いた調歩同期式データ通信装置の概略構
成を示すブロック図である。図において、通信制御用回
路(以下、「LSI」という。)11は、小型で高性能
な通信制御用のLSIであり、後述する中央処理装置
(以下、「CPU」という。)13の制御に応じて、所
定の通信対象と送信データ信号線21及び受信データ信
号線22を介して調歩同期式のデータ通信を行う。な
お、データ送受信のためのクロック信号は、LSI11
の内部で発生しており、その速度はCPU13によって
制御可能である。
【0008】サンプリング回路12は、受信データ信号
線22のレベルを、検出すべきキャラクタの通信最高速
度の4倍の速さのクロック信号で連続的にサンプリング
する機能を持ち、その結果は、時系列の順番にビット割
り当てされた8ビットのバイナリーデータとして、CP
U13によって任意の時点で読み出しが可能になってい
る。
【0009】CPU13は、データバス23を介してL
SI11を動作制御すると共に、必要に応じてサンプリ
ング回路12がデータバス23を介して提供する受信デ
ータ信号線22のレベルのサンプリング結果を参照し、
レベル遷移のタイミング情報を得て、上記タイミング情
報に基づき1ビット分のカウント値(実施例では、受信
キャラクタの波形のうちスタートビットの長さ)を検出
する。CPU13は、各通信速度に対応する1ビット分
のカウント基準値を所定テーブルに予め内蔵しており、
上記検出した1ビット長の実際のカウント値と上記内蔵
した各カウント基準値を照合することによって通信速度
を検出する。また、CPU13は、上記タイミング情報
に基づきキャラクタの受信終了の時期を判断する。
【0010】本実施例では、通信パラメータを検出する
ために、通信に先立って、キャラクタ「A」とキャラク
タ「T」を連続して伝送する。図2は、検出すべきすべ
ての通信パラメータの組合せにおけるキャラクタ「A」
(アスキー(ASCII)コードで41h)の受信波形
の実施例を示す図である。通常、受信データ信号線22
は、ハイレベルであり、キャラクタは、ローレベルの1
ビット長のスタートビットを先頭にして、下位ビットか
ら上位ビットに順番に正論理(論理値1がハイレベル)
で伝送され、最後にハイレベルの1ビット長のストップ
ビットが付加されている。なお、通信パラメータの設定
により波形に違いが生じるのは、図2においてビット位
置7及びビット位置8の部分である。
【0011】次に、図1に示した調歩同期式データ通信
装置における最初の通信パラメータ検出用キャラクタの
受信動作について説明する。キャラクタが伝送されてい
ない時は、サンプリング回路12がデータバス23を介
して出力する受信データ信号線22のサンプリング結果
のすべてのビットは、“1”である。CPU13は、ま
ず、その結果を参照しながら、“0”ビットが現れるの
を待つ。
【0012】やがて、キャラクタの受信が開始される
と、サンプリング結果に“0”(スタートビットの開
始)が現れる。これを認識したCPU13は、サンプリ
ングビットのカウントを開始する。この時、先頭の部分
で“0”ビットが連続した後、最初に“1”であるビッ
ト(ビット位置0の開始)が現れる時のカウント値を記
憶する。
【0013】伝送されるキャラクタが「A」の場合、上
述の処理の結果として記憶されるカウント値は、スター
トビットの長さ、すなわち調歩同期式通信における1ビ
ット時間に対応する。CPU13の内部には、上述した
ごとく予め検出すべきそれぞれの速度に対する基準のカ
ウント値がテーブルに格納されているので、実際のカウ
ント値と照合することによって受信キャラクタ(実施例
では「A」)の通信速度を検出することができる。さら
に、受信データ信号線22のサンプリングを停止しても
よい時期(通信速度以外のパラメータを検出するための
情報を獲得できる時点、図2におけるビット位置8の中
央)に対応するサンプリングビットのカウント値を、同
様の方法で求めることができ、CPU13は、実際のサ
ンプリングビットのカウント値が、求めたカウント値に
達した時点で、キャラクタの受信が終了したものと判断
して、上記サンプリングを停止するとともに、LSI1
1を制御して、次のキャラクタ(実施例では「T」)に
対する受信を開始させることができる。
【0014】従って、本実施例では、速度検出用キャラ
クタの受信があった際には、少なくとも検出すべき最高
速度以上のクロック信号による受信データ信号線レベル
のサンプリングを行い、その結果から得られるレベル遷
移のタイミング情報からキャラクタ受信の終了時期を判
断するので、受信するキャラクタが未知の速度であって
も、実際の受信終了とほとんど同時にキャラクタの終了
を認識でき、次のキャラクタに対する受信を開始するこ
とができ、これにより後に続くキャラクタとの時間間隔
の制限を大幅に緩和することができる。
【0015】
【発明の効果】以上説明したように、本発明では、所定
の通信対象とデータ信号線を介して、複数の通信速度で
データ通信を行う調歩同期式通信システムにおいて、前
記データ信号線から予め定めた速度検出用キャラクタを
受信する際に、少なくとも検出すべき通信速度以上のク
ロック信号により前記キャラクタ波形に対するデータ信
号線レベルをサンプリングし、該サンプリング結果から
得られる前記レベル遷移のタイミング情報に応じて前記
速度検出用キャラクタの受信の終了時期を判断して、前
記サンプリングを停止するとともに、次の速度検出用キ
ャラクタの受信開始時期を判断するので、速度検出用キ
ャラクタの時間間隔の制限が小さい通信パラメータの検
出方法を実現できる。
【図面の簡単な説明】
【図1】本発明に係る通信パラメータ検出方法を用いた
調歩同期式データ通信装置の概略構成を示すブロック図
である。
【図2】本実施例における速度検出用キャラクタの受信
波形の実施例を示す図である。
【符号の説明】 11 通信制御用回路(LSI) 12 サンプリング回路 13 中央処理装置(CPU) 21,22 データ信号線 23 データバス

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 所定の通信対象とデータ信号線を介し
    て、複数の通信速度でデータ通信を行う調歩同期式通信
    システムにおいて、前記データ信号線から予め定めた速
    度検出用キャラクタを受信する際に、少なくとも検出す
    べき通信速度以上のクロック信号により前記キャラクタ
    波形のデータ信号線レベルをサンプリングし、該サンプ
    リング結果から得られる前記レベル遷移のタイミング情
    報に応じて前記速度検出用キャラクタの受信の終了時期
    を判断して、前記サンプリングを停止するとともに、次
    の速度検出用キャラクタの受信開始時期を判断すること
    を特徴とする調歩同期式通信システムにおける通信パラ
    メータ検出方法。
JP3161750A 1991-07-02 1991-07-02 調歩同期式通信システムにおける通信パラメータ検出方法 Pending JPH0514334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3161750A JPH0514334A (ja) 1991-07-02 1991-07-02 調歩同期式通信システムにおける通信パラメータ検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3161750A JPH0514334A (ja) 1991-07-02 1991-07-02 調歩同期式通信システムにおける通信パラメータ検出方法

Publications (1)

Publication Number Publication Date
JPH0514334A true JPH0514334A (ja) 1993-01-22

Family

ID=15741179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3161750A Pending JPH0514334A (ja) 1991-07-02 1991-07-02 調歩同期式通信システムにおける通信パラメータ検出方法

Country Status (1)

Country Link
JP (1) JPH0514334A (ja)

Similar Documents

Publication Publication Date Title
JP2641999B2 (ja) データ・フォーマット検出回路
US3836956A (en) Method and apparatus for decoding biphase signals
US5978927A (en) Method and system for measuring a maximum and minimum response time of a plurality of devices on a data bus and adapting the timing of read and write time slots
US5206888A (en) Start-stop synchronous communication speed detecting apparatus
JPH0514334A (ja) 調歩同期式通信システムにおける通信パラメータ検出方法
JPS6229238A (ja) 調歩同期式シリアルデ−タの送受信装置
US4607378A (en) Detector for detecting sync bits in a stream of data bits
JP3602233B2 (ja) Atコマンド解析装置
JP3048866B2 (ja) データ速度自動認識回路
US7934112B2 (en) Rate verification of an incoming serial alignment sequence
JP2702773B2 (ja) データモニタ装置
CA2052811C (en) Framing bit sequence detection in digital data communication systems
US4809303A (en) Dynamic speed shifter for fiber optic work station
GB2324688A (en) A modem in which bit rate is determined using the width of a start bit
JPS6245255A (ja) デ−タ受信方式
JPH07212413A (ja) 非同期データの受信回路
JPH04354220A (ja) スタートビット検出回路
JPH01243743A (ja) インタフェース
JPH04336724A (ja) シリアル受信装置
JP2776355B2 (ja) キーボードインタフェース回路
JPS62152251A (ja) 通信端末属性自動検出方式
JPS62179245A (ja) 信号受信装置
JPH01252049A (ja) 非同期データ伝送方式
JPH05276150A (ja) 調歩同期通信速度検出回路
JPS63284954A (ja) ブレ−クレベル検出回路