JP2776355B2 - キーボードインタフェース回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はキーボードインタフ
ェース回路に関し、特にパーソナルコンピュータやワー
クステーション等の情報処理装置におけるデータ入力用
のキーボードのインタフェース回路に関する。

【０００２】

【従来の技術】従来、この種のキーボードインタフェー
ス回路においては、図８に示すように、キーボード６が
キーボードコントローラ７と、通信回路８と、キーマト
リクス９と、キーボードコントローラ用発振回路１０
と、ボーレートジェネレータ１１とから構成されてお
り、通信回路８及びケーブル３００を介してパーソナル
コンピュータ（以下、パソコンとする）本体１２に接続
されている。

【０００３】図９は図８の通信回路８に使用しているＬ
ＳＩ（大規模集積回路）の回路ブロックを示す図であ
る。図において、このＬＳＩはコントロールロジック８
１と、トランスミッタ（含送信バッファ）８２と、レシ
ーバ（含受信バッファ）８３と、モデム（ＭＯＤＥＭ）
制御部８４と、同期キャラクタレジスタ８５と、ステー
タスレジスタ８６と、受信データバッファ８７と、送信
データバッファ８８と、コントロールワード・レジスタ
８９とから構成されている。

【０００４】コントロールロジック８１は内部８ビット
・バス３０１及びステータス・バス３０２を介してトラ
ンスミッタ８２とレシーバ８３とモデム制御部８４と同
期キャラクタレジスタ８５とステータスレジスタ８６と
受信データバッファ８７と送信データバッファ８８とコ
ントロールワード・レジスタ８９とに夫々接続されてい
る。

【０００５】また、ステータスレジスタ８６と受信デー
タバッファ８７と送信データバッファ８８とコントロー
ルワード・レジスタ８９とには夫々８ビットデータバス
（Ｄ０〜Ｄ７）３０１が接続されている。

【０００６】さらに、トランスミッタ８２及びレシーバ
８３にはボーレートジェネレータ１１からの送信用クロ
ック［ＴｘＣＬＫ（Ｔｒａｎｓｍｉｔｔｅｒ Ｃｌｏｃ
ｋ）の反転値）３０５及び受信用クロック［ＲｘＣＬＫ
（Ｒｅｃｅｉｖｅ Ｃｌｏｃｋ）の反転値］３０７が夫
々接続されている。

【０００７】尚、上記のＬＳＩについては、「ＮＥＣデ
ータブック Ｖシリーズ 周辺ＬＳＩ」［日本電気株式
会社刊、１９９１年４月）の「μＰＤ７１０５１（シリ
アル・コントロール・ユニット）」の項（Ｐ．９１〜１
２７）に記載されている。これらの図を用いて、従来の
キーボードインタフェース回路の動作について説明す
る。キーボードコントローラ７はキーマトリクス９をス
キャンしてキーの変化を検出すると、そのキーに割当て
られている８ビットのキーコードに変換し、そのキーコ
ードを通信回路８に転送する。

【０００８】通信回路８ではコントロールロジック８１
と８ビットデータバス３０１とを介して受信したキーコ
ードをトランスミッタ８２にてシリアルデータに変換
し、ＴｘＤＡＴＡ（Ｔｒａｎｓｍｉｔ Ｄａｔａ）ポー
ト３０４から出力する。

【０００９】同様に、パソコン本体１２から発行された
シリアルコマンドは通信回路８のＲｘＤＡＴＡ（Ｒｅｃ
ｅｉｖｅ Ｄａｔａ）ポート３０６で受信され、レシー
バ８３にてパラメータデータに変換され、コントロール
ロジック８１及び８ビットデータバス３０１を介してキ
ーボードコントローラ７に転送される。

【００１０】キーボードコントローラ７はパソコン本体
１２からのシリアルコマンドを受信することで、キーボ
ード６の内部状態を変更することができる。この内部状
態とは一定時間以上のキーオン（ＯＮ）が継続した時に
動作するオートリピート機能におけるオートリピート間
隔、及びロックキーの状態を表すＬＥＤ（ＬｉｇｈｔＥ
ｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ステータスを示してい
る。

【００１１】上記のシリアルコマンドは、図１０に示す
ように、スタートビット、データビットＤ０〜Ｄ７、パ
リティビット（奇数パリティ）、ストップビットの順番
に転送される。その転送方式としては調歩同期方式が採
用されており、１９．２ｋｂｐｓのスピードが使用され
ているので、各ビットの転送時間は５２μｓ（１／１
９．２ｋｂｐｓ）となる。

【００１２】この転送方式が採用されている場合、レシ
ーバ８３はスタートビットを検出すると、スタートビッ
トの立ち上がりから１／２ビット（約２６μｓ）経過後
の位置でＲｘＤＡＴＡポート３０６のレベルをチェック
する。

【００１３】レシーバ８３はそのチェックでロー（ＬＯ
Ｗ）レベルを検出すると、それ以降、１９．２ｋｂｐｓ
のスピード（約５２μｓ間隔）でデータビットＤ０〜Ｄ
７をサンプリングしながら８ビットパラレルコマンド、
パリティビット、ストップビットの順番に変換してい
く。パリティビットはシリアルデータのチェック用ビッ
トであり、ストップビットはシリアルデータの終了を示
すビットである。

【００１４】上述した受信動作を正常に行うにはパリテ
ィビットをサンプリングするまでの累積サンプリングタ
イミングバラツキを±２６μｓ以内に抑える必要がある
ため、各ビットのサンプリングバラツキを±２．６μｓ
（２６μｓ／１０ビット）以内にする必要がある。した
がって、ボーレートジェネレータ１１の発振バラツキを
±５％以下（２．６μｓ／５２μｓ）に抑える必要があ
る。

【００１５】

【発明が解決しようとする課題】上述した従来のキーボ
ードインタフェース回路では、±５％以下の発振バラツ
キを有するボーレートジェネレータと通信回路とが必須
であり、±１０％以下の安価なＲＣ発振回路をボーレー
トジェネレータに使用することができないので、回路構
成を簡易化し、回路の低価格化を図ることができない。

【００１６】そこで、本発明の目的は上記の問題点を解
消し、±１０％以下の安価なＲＣ発振回路をボーレート
ジェネレータに使用することができ、回路構成の簡易化
と回路の低価格化とを図ることができるキーボードイン
タフェース回路を提供することにある。

【００１７】

【課題を解決するための手段】本発明によるキーボード
インタフェース回路は、キーがマトリクス状に配置され
たキーボードと上位装置との間で前記キーボード及び前
記上位装置各々の信号の入出力を行う入出力ポートを含
むキーボードインタフェース回路であって、前記入出力
ポートで受信したシリアルデータのパルス幅を測定する
測定手段と、前記測定手段で測定した前記パルス幅を基
に前記シリアルデータのビット幅を検出する検出手段と
を備えている。

【００１８】本発明による他のキーボードインタフェー
ス回路は、上記の構成において、前記測定手段を、前記
シリアルデータの第１のレベル値及び第２のレベル値各
々の継続時間を前記パルス幅として測定するよう構成し
ている。

【００１９】本発明による別のキーボードインタフェー
ス回路は、キーがマトリクス状に配置されたキーボード
と上位装置との間で前記キーボード及び前記上位装置各
々の信号の入出力を行う入出力ポートを含むキーボード
インタフェース回路であって、少なくとも一定時間内に
前記入出力ポートで受信したシリアルデータの変曲点の
有無を判定する判定手段と、前記判定手段で前記変曲点
なしと判定された時に該当ビットに予め決められた状態
をセットする手段とを備えている。

【００２０】

【発明の実施の形態】まず、本発明の作用について以下
に述べる。

【００２１】キーがマトリクス状に配置されたキーボー
ドとパソコン本体との間でキーボード及びパソコン本体
各々の信号の入出力を行う入出力ポートを含むキーボー
ドインタフェース回路において、入出力ポートで受信し
たシリアルデータのパルス幅をワンチップマイコンであ
るキーボードコントローラで測定し、測定したパルス幅
を基にシリアルデータのビット幅を検出する。

【００２２】これによって、±１０％以下の安価なＲＣ
発振回路をボーレートジェネレータに使用することがで
きるので、回路構成の簡易化と回路の低価格化とを図る
ことが可能となる。

【００２３】また、キーがマトリクス状に配置されたキ
ーボードとパソコン本体との間でキーボード及びパソコ
ン本体各々の信号の入出力を行う入出力ポートを含むキ
ーボードインタフェース回路において、少なくとも一定
時間内に入出力ポートで受信したシリアルデータの変曲
点の有無をワンチップマイコンであるキーボードコント
ローラで判定し、変曲点なしと判定された時に該当ビッ
トに予め決められた状態をセットする。

【００２４】これによって、±１０％以下の安価なＲＣ
発振回路をボーレートジェネレータに使用することがで
きるので、回路構成の簡易化と回路の低価格化とを図る
ことが可能となる。

【００２５】次に、本発明の実施例について図面を参照
して説明する。図１は本発明の一実施例の構成を示すブ
ロック図である。図において、キーボード１はキーボー
ドコントローラ２と、キーマトリクス３と、キーボード
コントローラ２の発振回路に接続する抵抗４とから構成
され、ケーブル１００を介してパソコン本体５に接続さ
れている。

【００２６】キーボードコントローラ２はＡＬＵ（Ａｌ
ｉｓｍｅｔｉｃ ａｎｄ Ｌｏｇｉｃ Ｕｎｉｔ）２１
と、ＲＯＭ（リードオンリメモリ）２２と、ＲＡＭ（ラ
ンダムアクセスメモリ）２３と、入出力ポート２４と、
ＲＣ発振回路２５と、入力ポート２６と、出力ポート２
７とから構成されている。

【００２７】このキーボードコントローラ２においては
ＡＬＵ２１と、ＲＯＭ２２と、ＲＡＭ２３と、入出力ポ
ート２４と、ＲＣ発振回路２５と、入力ポート２６と、
出力ポート２７とが夫々８ビット幅の内部バス２００で
互いに接続されている。ここで、ＲＣ発振回路２５は抵
抗４を接続することで発振し、キーボードコントローラ
２内部にシステムクロックを供給している。

【００２８】図２は図１のキーボードコントローラ２に
使用するワンチップマイクロコンピュータの回路ブロッ
クを示す図である。このワンチップマイクロコンピュー
タはＡＬＵ（含Ｆｌａｇｓ）２１と、Ｐｒｏｇｒａｍ
Ｍｅｍｏｒｙ２２と、Ｒｅｇｉｓｔｅｒ Ｐｏｉｎｔｅ
ｒ（含Ｒｅｇｉｓｔｅｒ Ｆｉｌｅ ２５６×８Ｂｉ
ｔ）］２３と、ポート（Ｐｏｒｔ２）２４と、Ｍａｃｈ
ｉｎｅ Ｔｉｍｉｎｇ＆ Ｉｎｓｔ．Ｃｏｎｔｒｏｌ
［含ＷＤＴ（Ｗａｔｃｈ Ｄｏｇ Ｔｉｍｅｒ）及びＰ
ＯＲ（Ｐｏｗｅｒ Ｏｎ Ｒｅｓｅｔ）］２５と、Ｐｒ
ｏｇｒａｍ Ｃｏｕｎｔｅｒ２８と、Ｃｏｕｎｔｅｒ／
Ｔｉｍｅｒｓ（２）２９と、Ｉｎｔｅｒｒｕｐｔ Ｃｏ
ｎｔｒｏｌ３０と、ポート（Ｐｏｒｔ０）３１と、ポー
ト（Ｐｏｒｔ１）３２と、ポート（Ｐｏｒｔ３）３３と
から構成されている。

【００２９】ここで、上記のワンチップマイクロコンピ
ュータについては、「Ｋｅｙｂｏａｒｄ ａｎｄ Ｍｏ
ｕｓｅ／Ｉｎｐｕｔ Ｄｅｖｉｃｅｓ」（ザイログ社
刊、９４年３Ｑ版）に詳述されている。

【００３０】図２において、図１のキーボードコントロ
ーラ２内の各回路に対応するブロックには同一符号を付
してある。すなわち、Ｐｒｏｇｒａｍ Ｍｅｍｏｒｙが
図１のＲＯＭ２２に、Ｒｅｇｉｓｔｅｒ ＦｉｌｅがＲ
ＡＭ２３に、Ｐｏｒｔ２が入出力ポート２４に、Ｍａｃ
ｈｉｎｅ Ｔｉｍｉｎｇ ＆ Ｉｎｓｔ．Ｃｏｎｔｒｏ
ｌがＲＣ発振回路２５に夫々対応している。

【００３１】キーボートコントローラ２はＲＯＭ２２に
格納されたプログラムに基づいてキーマトリクス３をス
キャンし、キーの変化を検出すると、そのキーに割当て
られている８ビットのキーコードに変換し、そのキーコ
ードを入出力ポート２４からパソコン本体５にシリアル
データ転送する。

【００３２】このシリアルデータ転送はキーコードの各
ビットの“０”と“１”とに対応し、夫々ローレベルと
ハイ（ＨＩＧＨ）レベルとを入出力ポート２４に出力す
ることで実現している。

【００３３】また、パソコン本体５が発行したシリアル
コマンドはＲＯＭ２２に格納されたプログラムに基づい
て入出力ポート２４で受信された後に、キーボードコン
トローラ２の状態を変更することができる。

【００３４】これらキーコードやシリアルコマンドのシ
リアルデータ通信方式としては調歩同期方式が採用され
ており、ボーレートは１９．２ｋｂｐｓが使用されてい
る。このシリアルデータ通信方式ではシリアルコマンド
がＲＯＭ２２に格納されたプログラムに基づいて受信さ
れるため、キーボードコントローラ２のシステムクロッ
クがボーレートとなる。

【００３５】図３は図２のＭａｃｈｉｎｅ Ｔｉｍｉｎ
ｇ ＆ Ｉｎｓｔ．Ｃｏｎｔｒｏｌ２５の仕様を示す図
である。図において、抵抗４に抵抗値バラツキが±１％
以下の抵抗を使用することで、ＲＣ発振回路２５の周波
数を±１０％以下の精度にすることができるので、キー
ボードコントローラ２のシステムクロックは±１０％の
精度で動作することになる。

【００３６】図４は本発明の一実施例によるシリアルコ
マンドの受信方法の一例を示す図であり、図５は図４に
示す受信方法の処理動作を示すフローチャートである。
これら図１〜図５を用いて本発明の一実施例の動作につ
いて説明する。ここで、図４においてはシリアルコマン
ド（３８ｈｅｘ）を受信するタイミングを示し、図５に
示す処理動作のプログラムはＲＯＭ２２に格納されてい
る。

【００３７】キーボードコントローラ２はＲＯＭ２２に
格納されたプログラムに基づいてシリアルコマンドのス
タートビットを検出すると（図５ステップＳ１）、その
信号のローレベル幅（ｔ１）を測定する（図５ステップ
Ｓ２〜Ｓ４）。キーボードコントローラ２はこの測定に
おいてローレベルが継続している間は一定間隔でアップ
するカウンタ（図示せず）を使用している。

【００３８】キーボードコントローラ２はシリアルコマ
ンドのローレベルからハイレベルへの変化を検出すると
（図５ステップＳ３）、ローレベル幅を測定したカウン
タ値（ｔ１）をＲＡＭ２３にセーブし（図５ステップＳ
５）、ハイレベル幅を測定する（図５ステップＳ６〜Ｓ
１０）。

【００３９】ハイレベル幅の測定方法はローレベル幅の
測定と同じであるが、カウンタがオーバフローした時点
で（図５ステップＳ１０）、受信完了と判断できるよう
に、充分に大きなカウンタを使用する必要がある。

【００４０】このハイレベル幅の測定においてハイレベ
ルからローレベルへの変化を検出すると、ハイレベル幅
を測定したカウンタ値（ｔ２）をＲＡＭ２３にセーブし
（図５ステップＳ８）、ステップＳ２に戻ってローレベ
ル幅の測定を行う（図５ステップＳ２〜Ｓ４）。

【００４１】ストップビット（ハイレベル）が検出され
て受信完了と判断すると、すなわちカウンタがオーバフ
ローして受信完了と判断すると（図５ステップＳ１
０）、キーボードコントローラ２はＲＯＭ２２に格納さ
れたプログラムに基づいてＲＡＭ２３に格納されたカウ
ンタ値ｔ１〜ｔ３をロードし（図５ステップＳ１１）、
発振周波数のバラツキを考慮した数値を使用してカウン
タ値ｔ１〜ｔ３各々のビット数を算出する（図５ステッ
プＳ１２〜Ｓ３１）。

【００４２】すなわち、キーボードコントローラ２はカ
ウンタ値ｔ１〜ｔ３各々が５２μｓ±１０％か（図５ス
テップＳ１２）、１０４μｓ±１０％か（図５ステップ
Ｓ１４）、……、５２０μｓ±１０％か（図５ステップ
Ｓ３０）を夫々調べる。

【００４３】キーボードコントローラ２は５２μｓ±１
０％であればビット幅が１ビットであると判断し（図５
ステップＳ１３）、１０４μｓ±１０％であればビット
幅が２ビットであると判断し（図５ステップＳ１５）、
……、５２０μｓ±１０％であればビット幅が１０ビッ
トであると判断する（図５ステップＳ３１）。

【００４４】これによって、キーボードコントローラ２
はシリアルコマンドをパラレルデータに変換する。尚、
上記の説明ではハイレベル幅及びローレベル幅の測定に
カウンタを使用した例について述べたが、一般的にワン
チップマイクロコンピュータに内蔵されているタイマ機
能を使用してもハイレベル幅及びローレベル幅の測定を
行うことが可能である。

【００４５】図６は本発明の他の実施例によるシリアル
コマンドの受信方法の一例を示す図であり、図７は図６
に示す受信方法の処理動作を示すフローチャートであ
る。本発明の他の実施例の構成は図１に示す本発明の一
実施例と同様であるので、これら図１と図６と図７とを
用いて本発明の他の実施例の動作について説明する。

【００４６】ここで、図６においては、図４と同様に、
シリアルコマンド（３８ｈｅｘ）を受信するタイミング
を示し、図７に示す処理動作のプログラムはＲＯＭ２２
に格納されている。

【００４７】キーボードコントローラ２はＲＯＭ２２に
格納されたプログラムに基づいてシリアルコマンドのス
タートビットを検出すると（図７ステップＳ４１）、６
０μｓのカウンタ（図示せず）をセットし（図７ステッ
プＳ４２）、５７μｓ以内にローレベルからハイレベル
に変化する変曲点があるかどうかをチェックする（図５
ステップＳ４３〜Ｓ４５）。

【００４８】キーボードコントローラ２はそのチェック
で変曲点が検出される前にカウンタがオーバフローする
か（図５ステップＳ４５）、あるいはカウンタがオーバ
フローする前に変曲点が検出されると（図５ステップＳ
４３）、該当ビットを“０”とする（図５ステップＳ４
６，Ｓ４７）。

【００４９】ここで、５７μｓは１９．２ｋｂｐｓにお
ける１ビット幅（５２μｓ）に発振周波数のバラツキ
（±１０％）を追加した最大値（５２μｓ×１．１＝５
７μｓ）である。

【００５０】上記の処理によって、キーボードコントロ
ーラ２はスタートビット及びデータビットＤ０，Ｄ１に
“０”をセットした後に、データビットＤ２における変
曲点のチェックを行うと、５７μｓ以内に変曲点が検出
されるので（図５ステップＳ４３）、データビットＤ２
に“０”をセットする（図５ステップＳ４７）。

【００５１】その後に、キーボードコントローラ２は６
０μｓのカウンタをセットし（図７ステップＳ４８）、
５７μｓ以内にハイレベルからローレベルに変化する変
曲点があるかどうかをチェックする（図５ステップＳ４
９〜Ｓ５１）。

【００５２】キーボードコントローラ２はそのチェック
で変曲点が検出される前にカウンタがオーバフローする
か（図５ステップＳ５１）、あるいはカウンタがオーバ
フローする前に変曲点が検出されると（図５ステップＳ
４９）、該当ビットを“１”とする（図５ステップＳ５
２，Ｓ５４）。

【００５３】この処理によって、キーボードコントロー
ラ２はデータビットＤ３，Ｄ４に“１”をセットした後
に、データビットＤ５における変曲点のチェックを行う
と、５７μｓ以内に変曲点が検出されるので（図５ステ
ップＳ４９）、データビットＤ５に“１”をセットする
（図５ステップＳ５４）。

【００５４】その後に、キーボードコントローラ２はス
テップＳ４２に戻って６０μｓのカウンタをセットして
から５７μｓ以内にローレベルからハイレベルに変化す
る変曲点があるかどうかをチェックする（図５ステップ
Ｓ４３〜Ｓ４５）。

【００５５】上述した動作を繰返し行い、データビット
Ｄ６，Ｄ７及びパリティビットに“０”をセットした後
に、ストップビット＝“１”がセットされた時点で全て
のビットが受信完了となり、２ビット目から９ビット目
までのデータビットＤ０〜Ｄ７がシリアルコマンドとな
る。

【００５６】この場合、ＲＡＭ２３には１ビット目から
８ビット目までのデータ、つまりスタートビット及びデ
ータビットＤ０〜Ｄ６が１ｓｔバイトとしてＲＡＭ２３
に格納され、９ビット目以降のデータビットＤ７とパリ
ティビットとストップビットとが２ｎｄバイトとしてＲ
ＡＭ２３に格納される。

【００５７】尚、上記の説明では各ビットを検出するた
めに５７μｓをカウンタに設定する例について述べた
が、一般的にワンチップマイクロコンピュータに内蔵さ
れているタイマ機能を使用しても各ビットを検出するた
めの５７μｓの計時を行うことが可能である。

【００５８】また、上述した本発明の一実施例による方
法及び本発明の他の実施例による方法を同時に実行し、
これらの方法で受信したコマンドを比較することによっ
て、シリアルコマンドの受信信頼性を向上させるような
方法を採用してもよい。

【００５９】このように、キーがマトリクス状に配置さ
れたキーボード１とパソコン本体５との間でキーボード
１及びパソコン本体５各々の信号の入出力を行う入出力
ポート２４を含むキーボードインタフェース回路におい
て、入出力ポート２４で受信したシリアルデータのパル
ス幅をワンチップマイコンであるキーボードコントロー
ラ２で測定し、測定したパルス幅を基にシリアルデータ
のビット幅を検出することによって、±１０％以下の安
価なＲＣ発振回路２５をボーレートジェネレータに使用
することができ、回路構成の簡易化と回路の低価格化と
を図ることができる。

【００６０】また、キーがマトリクス状に配置されたキ
ーボード１とパソコン本体５との間でキーボード１及び
パソコン本体５各々の信号の入出力を行う入出力ポート
２４を含むキーボードインタフェース回路において、少
なくとも一定時間内に入出力ポート２４で受信したシリ
アルデータの変曲点の有無をワンチップマイコンである
キーボードコントローラ２で判定し、変曲点なしと判定
された時に該当ビットに予め決められた状態をセットす
ることによって、±１０％以下の安価なＲＣ発振回路２
５をボーレートジェネレータに使用することができ、回
路構成の簡易化と回路の低価格化とを図ることができ
る。

【００６１】

【発明の効果】以上説明したように本発明のキーボード
インタフェース回路によれば、キーがマトリクス状に配
置されたキーボードと上位装置との間でキーボード及び
上位装置各々の信号の入出力を行う入出力ポートを含む
キーボードインタフェース回路において、入出力ポート
で受信したシリアルデータのパルス幅を測定し、測定し
たパルス幅を基にシリアルデータのビット幅を検出する
ことによって、±１０％以下の安価なＲＣ発振回路をボ
ーレートジェネレータに使用することができ、回路構成
の簡易化と回路の低価格化とを図ることができるという
効果がある。

【００６２】また、本発明の他のキーボードインタフェ
ース回路によれば、キーがマトリクス状に配置されたキ
ーボードと上位装置との間でキーボード及び上位装置各
々の信号の入出力を行う入出力ポートを含むキーボード
インタフェース回路において、少なくとも一定時間内に
入出力ポートで受信したシリアルデータの変曲点の有無
を判定し、変曲点なしと判定された時に該当ビットに予
め決められた状態をセットすることによって、±１０％
以下の安価なＲＣ発振回路をボーレートジェネレータに
使用することができ、回路構成の簡易化と回路の低価格
化とを図ることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】図１のキーボードコントローラに使用するワン
チップマイクロコンピュータの回路ブロックを示す図で
ある。

【図３】図２のＭａｃｈｉｎｅ Ｔｉｍｉｎｇ ＆ Ｉ
ｎｓｔ．Ｃｏｎｔｒｏｌの仕様を示す図である。

【図４】本発明の一実施例によるシリアルコマンドの受
信方法の一例を示す図である。

【図５】図４に示す受信方法の処理動作を示すフローチ
ャートである。

【図６】本発明の他の実施例によるシリアルコマンドの
受信方法の一例を示す図である。

【図７】図６に示す受信方法の処理動作を示すフローチ
ャートである。

【図８】従来例の構成を示すブロック図である。

【図９】図８の通信回路に使用しているＬＳＩの回路ブ
ロックを示す図である。

【図１０】従来例のキーボードインタフェース回路にお
けるシリアルコマンド受信方法を示す図である。

【符号の説明】

１ キーボード ２ キーボードコントローラ ３ キーマトリクス ４ 抵抗 ５ パソコン本体 ２１ ＡＬＵ ２２ ＲＯＭ ２３ ＲＡＭ ２４ 入出力ポート ２５ ＲＣ発振回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 キーがマトリクス状に配置されたキーボ
   ードと上位装置との間で前記キーボード及び前記上位装
   置各々の信号の入出力を行う入出力ポートを含むキーボ
   ードインタフェース回路であって、前記入出力ポートで
   受信したシリアルデータのパルス幅を測定する測定手段
   と、前記測定手段で測定した前記パルス幅を基に前記シ
   リアルデータのビット幅を検出する検出手段とを有する
   ことを特徴とするキーボードインタフェース回路。
2. 【請求項２】 前記測定手段は、前記シリアルデータの
   第１のレベル値及び第２のレベル値各々の継続時間を前
   記パルス幅として測定するよう構成したことを特徴とす
   る請求項１記載のキーボードインタフェース回路。
3. 【請求項３】 キーがマトリクス状に配置されたキーボ
   ードと上位装置との間で前記キーボード及び前記上位装
   置各々の信号の入出力を行う入出力ポートを含むキーボ
   ードインタフェース回路であって、少なくとも一定時間
   内に前記入出力ポートで受信したシリアルデータの変曲
   点の有無を判定する判定手段と、前記判定手段で前記変
   曲点なしと判定された時に該当ビットに予め決められた
   状態をセットする手段とを有することを特徴とするキー
   ボードインタフェース回路。