JP2702773B2 - データモニタ装置 - Google Patents
データモニタ装置Info
- Publication number
- JP2702773B2 JP2702773B2 JP1116968A JP11696889A JP2702773B2 JP 2702773 B2 JP2702773 B2 JP 2702773B2 JP 1116968 A JP1116968 A JP 1116968A JP 11696889 A JP11696889 A JP 11696889A JP 2702773 B2 JP2702773 B2 JP 2702773B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- level
- clock
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、非同期伝送方式によって伝送されているデ
ータをモニタするデータモニタ装置に関する。
ータをモニタするデータモニタ装置に関する。
従来の技術 一般に通信回線を用いてデータを伝送する場合、簡易
な非同期伝送方式が多く用いられ、非同期伝送方式では
主にスタートビット、ストップビットで構成される調歩
同期が採用されている。
な非同期伝送方式が多く用いられ、非同期伝送方式では
主にスタートビット、ストップビットで構成される調歩
同期が採用されている。
従来のデータモニタ装置では、通信回線に接続してそ
の回線を通して伝送されているデータをモニタすると
き、データの伝送方式、ビット構成、通信速度等の回線
条件を予め何らかの手段によって確認し、データモニタ
をその回線条件に合致するよう手動操作によって設定し
ていた。
の回線を通して伝送されているデータをモニタすると
き、データの伝送方式、ビット構成、通信速度等の回線
条件を予め何らかの手段によって確認し、データモニタ
をその回線条件に合致するよう手動操作によって設定し
ていた。
発明が解決しようとする課題 このように、従来のデータモニタ装置では通信回線を
通して伝送されているデータの回線条件を予め調査し、
面倒な合致させるための設定操作を手動によって行わな
ければならなかった。
通して伝送されているデータの回線条件を予め調査し、
面倒な合致させるための設定操作を手動によって行わな
ければならなかった。
本発明は、このような従来の問題を解決するものであ
り、簡単な構成でデータの伝送方式、ビット構成、通信
速度の検出と、データ受信装置の回線条件をその条件に
合致させるための設定を、自動的に行うことのできる優
れたデータモニタ装置を提供することを目的とするもの
である。
り、簡単な構成でデータの伝送方式、ビット構成、通信
速度の検出と、データ受信装置の回線条件をその条件に
合致させるための設定を、自動的に行うことのできる優
れたデータモニタ装置を提供することを目的とするもの
である。
課題を解決するための手段 本発明は、上記目的を達成するために、回線データま
たは回線同期クロックを選択するマルチプレクサと、ハ
イまたはローの極性に設定した電圧を発生する極性切換
器と、前記回線データ、前記回線同期クロックより周波
数の高いクロックを発生するクロック発生器と、前記マ
ルチプレクサの出力信号が入力される２つの論理回路を
有し、前記極性切換器からの電圧のハイレベルへの切り
換えに応じて、入力信号のハイレベルのパルス間、また
は、ローレベルのパルスの間だけ選択的にゲートを開い
て前記クロック発生器のパルスを出力する論理回路と、
この論理回路の出力パルスを計数するカウンタと、この
カウンタの計数値が入力される中央処理手段とを備え、
前記中央処理手段は前記マルチプレクサからの入力信号
で回線同期クロック信号の存在が確認できない場合、回
線データを選択し、前記カウンタの計数値によりハイレ
ベル、及びローレベルの期間の値を、複数回検出するこ
とにより、サンプルの母集団を大きくし、回線速度を決
定すると共に、前記回線データにパリティーエラーがな
いかを判定するものである。
たは回線同期クロックを選択するマルチプレクサと、ハ
イまたはローの極性に設定した電圧を発生する極性切換
器と、前記回線データ、前記回線同期クロックより周波
数の高いクロックを発生するクロック発生器と、前記マ
ルチプレクサの出力信号が入力される２つの論理回路を
有し、前記極性切換器からの電圧のハイレベルへの切り
換えに応じて、入力信号のハイレベルのパルス間、また
は、ローレベルのパルスの間だけ選択的にゲートを開い
て前記クロック発生器のパルスを出力する論理回路と、
この論理回路の出力パルスを計数するカウンタと、この
カウンタの計数値が入力される中央処理手段とを備え、
前記中央処理手段は前記マルチプレクサからの入力信号
で回線同期クロック信号の存在が確認できない場合、回
線データを選択し、前記カウンタの計数値によりハイレ
ベル、及びローレベルの期間の値を、複数回検出するこ
とにより、サンプルの母集団を大きくし、回線速度を決
定すると共に、前記回線データにパリティーエラーがな
いかを判定するものである。
作用 従って、本発明によれば通信回線を用いて伝送される
データ信号のＨレベルとＬレベルのデューティ比によっ
て同期方式が非同期方式かを判定し、非同期方式の場合
は信号を適当な回数だけサンプリングを行い、Ｈレベル
の最小時間幅とＬレベルの最小時間幅を求めることによ
って回線速度、データ長、ストップビット長等のパラメ
ータが得られ、調歩同期の回線定数を自動的に設定する
ことができる。
データ信号のＨレベルとＬレベルのデューティ比によっ
て同期方式が非同期方式かを判定し、非同期方式の場合
は信号を適当な回数だけサンプリングを行い、Ｈレベル
の最小時間幅とＬレベルの最小時間幅を求めることによ
って回線速度、データ長、ストップビット長等のパラメ
ータが得られ、調歩同期の回線定数を自動的に設定する
ことができる。
実施例 第１図は本発明の実施例の概略ブロック図、第２図は
本発明のデータモニタ装置の動作を説明するためのタイ
ミングチャートである。第１図において、a,bはそれぞ
れ回線データ（送受信データ）、回線同期クロック（送
受信クロック）の各ラインに接続される入力端子であ
り、１は回線データ又は回線同期クロックを選択するた
めのマルチプレクサ、２は入力端子ａ、ｂに印加された
信号の論理値をＨ若しくはＬに設定する極性切換器であ
る。３、４、５は１のマルチプレクサで選択されたディ
ジタル信号のパルス幅を測定するためのゲートで、４は
Ｈレベルの検出用のゲート、３はＬレベルの検出用ゲー
ト、５は３と４の両者を通すゲートである。７は、回線
ラインのディジタル信号よりも充分に繰り返しレートの
高いクロックパルス発生器、６は７で発生したクロック
パルスをゲート５の信号で制御するゲートである。８は
ゲート６を通過したクロックパルスのカウンタで、計数
値は11のデータバスを介して９のCPUが読み取る。12は
フラットディスプレイ等を備えた指示装置、10は通常回
線上のデータを収集するための通信制御装置である。
本発明のデータモニタ装置の動作を説明するためのタイ
ミングチャートである。第１図において、a,bはそれぞ
れ回線データ（送受信データ）、回線同期クロック（送
受信クロック）の各ラインに接続される入力端子であ
り、１は回線データ又は回線同期クロックを選択するた
めのマルチプレクサ、２は入力端子ａ、ｂに印加された
信号の論理値をＨ若しくはＬに設定する極性切換器であ
る。３、４、５は１のマルチプレクサで選択されたディ
ジタル信号のパルス幅を測定するためのゲートで、４は
Ｈレベルの検出用のゲート、３はＬレベルの検出用ゲー
ト、５は３と４の両者を通すゲートである。７は、回線
ラインのディジタル信号よりも充分に繰り返しレートの
高いクロックパルス発生器、６は７で発生したクロック
パルスをゲート５の信号で制御するゲートである。８は
ゲート６を通過したクロックパルスのカウンタで、計数
値は11のデータバスを介して９のCPUが読み取る。12は
フラットディスプレイ等を備えた指示装置、10は通常回
線上のデータを収集するための通信制御装置である。
次に上記実施例の動作について説明する。第１図にお
いて、先ずマルチプレクサ１はｂの回線同期クロックを
選択し、ゲート３、４へ印加する。極性切換器２は初め
にゲート４をイネーブル状態とし、回線クロック信号の
Ｈレベルの時間幅を検出し、ゲート５を介してゲート６
に印加する。一方、内蔵クロック発生器７の出力信号を
６のゲートに印加し、回線クロック信号のＨレベルの時
間だけサンプリングされてカウンタ８に読み込まれ計数
される。そして、CPU9はサンプリングされた内蔵クロッ
ク信号のパルスレートと計数値との関係から回線クロッ
ク信号のＨレベルの時間幅tiを算出する。続いて、極性
切換器２はゲート３をイネーブル状態とし、回線クロッ
ク信号のＬレベルの時間幅を検出して、上記同様にその
Ｌレベルの時間幅tjを算出する。こうして求めたti、tj
が公称回線速度範囲であるとき、回線同期クロック信号
の存在を確認して回線のデータ伝送方式は同期式である
と判定する。
いて、先ずマルチプレクサ１はｂの回線同期クロックを
選択し、ゲート３、４へ印加する。極性切換器２は初め
にゲート４をイネーブル状態とし、回線クロック信号の
Ｈレベルの時間幅を検出し、ゲート５を介してゲート６
に印加する。一方、内蔵クロック発生器７の出力信号を
６のゲートに印加し、回線クロック信号のＨレベルの時
間だけサンプリングされてカウンタ８に読み込まれ計数
される。そして、CPU9はサンプリングされた内蔵クロッ
ク信号のパルスレートと計数値との関係から回線クロッ
ク信号のＨレベルの時間幅tiを算出する。続いて、極性
切換器２はゲート３をイネーブル状態とし、回線クロッ
ク信号のＬレベルの時間幅を検出して、上記同様にその
Ｌレベルの時間幅tjを算出する。こうして求めたti、tj
が公称回線速度範囲であるとき、回線同期クロック信号
の存在を確認して回線のデータ伝送方式は同期式である
と判定する。
上記過程を経て回線同期クロック信号が無いことが確
認されたときは、調歩同期式であると判断して回線定数
を次のようにして求める。
認されたときは、調歩同期式であると判断して回線定数
を次のようにして求める。
先ず、マルチプレクサ１はａの回線データを選択し、
極性切換器２をＨ（４のゲートをイネーブル状態）とし
て回線データ信号のＨレベルの時間幅を検出し、ゲート
５を介してゲート６に印加する。内蔵クロック発生器の
出力パルスは、このＨレベルの時間だけサンプリングさ
れ、カウンタ８で計数される。CPU9は上記同様にＨレベ
ルの時間幅tiを算出する。CPUはこの動作を適当回数だ
け繰り返して最小時間幅ｔi minを求める。
極性切換器２をＨ（４のゲートをイネーブル状態）とし
て回線データ信号のＨレベルの時間幅を検出し、ゲート
５を介してゲート６に印加する。内蔵クロック発生器の
出力パルスは、このＨレベルの時間だけサンプリングさ
れ、カウンタ８で計数される。CPU9は上記同様にＨレベ
ルの時間幅tiを算出する。CPUはこの動作を適当回数だ
け繰り返して最小時間幅ｔi minを求める。
続いて、極性切換器２をＬとして回線データ信号のＬ
レベルの時間幅を検出し、上記同様の動作によってＬレ
ベルの最小時間幅ｔj minを求める。
レベルの時間幅を検出し、上記同様の動作によってＬレ
ベルの最小時間幅ｔj minを求める。
以上の結果から、|ti min−ｔj min｜が公称速度範囲
内の誤差であれば調歩同期式の回線速度はti(j)minと決
定する。
内の誤差であれば調歩同期式の回線速度はti(j)minと決
定する。
この回線速度決定の動作を第２図のタイミングチャー
トを用いて補足説明をする。
トを用いて補足説明をする。
第２図において13の回線データはスタートビットから
始まってデータ及びストップビットで構成されている。
14はゲート６の出力タイミングで、第１図の極性切換器
をＨレベルに指定した場合のパルストレイン、15は第１
図の極性切換器をＬレベルに指定した場合のパルストレ
インである。第２図の回線データ13のように、論理値が
LHL又はHLHのように１ビットタイムが存在すれば最小時
間幅ti(j)minが容易に求められるがデータの構成によっ
ては必ずしも１ビットタイムが存在するとは限らない。
従って、検出回数を適当に選んでサンプルの母集団を大
きくする必要がある。
始まってデータ及びストップビットで構成されている。
14はゲート６の出力タイミングで、第１図の極性切換器
をＨレベルに指定した場合のパルストレイン、15は第１
図の極性切換器をＬレベルに指定した場合のパルストレ
インである。第２図の回線データ13のように、論理値が
LHL又はHLHのように１ビットタイムが存在すれば最小時
間幅ti(j)minが容易に求められるがデータの構成によっ
ては必ずしも１ビットタイムが存在するとは限らない。
従って、検出回数を適当に選んでサンプルの母集団を大
きくする必要がある。
このようにして得られた回線速度のデータを通信制御
装置に入力して、回線速度、ストップビット（１、1.
5、２ビット）、データ長（５、６、７、８ビット）、
パリティ（有無）等のパラメータを設定し、データを収
録してオーバラン、パリティエラー等のないことを確認
して最終判定を行うものである。
装置に入力して、回線速度、ストップビット（１、1.
5、２ビット）、データ長（５、６、７、８ビット）、
パリティ（有無）等のパラメータを設定し、データを収
録してオーバラン、パリティエラー等のないことを確認
して最終判定を行うものである。
発明の効果 このように、上記実施例によれば本発明は通信回線を
用いたデータ伝送において、中央処理装置は、カウンタ
が計数したハイレベル、ローレベルの値を、複数回検出
することにより、サンプルの母集団を大きくし、回線速
度を決定すると共に、回線データに、パリティエラーが
ないかを判定するので、従来のように、面倒な手動操作
による設定をすることなく、フレーム構成の真偽を確認
して、正確に回線速度などのパラメータを自動的に設定
することができるという効果を有する。
用いたデータ伝送において、中央処理装置は、カウンタ
が計数したハイレベル、ローレベルの値を、複数回検出
することにより、サンプルの母集団を大きくし、回線速
度を決定すると共に、回線データに、パリティエラーが
ないかを判定するので、従来のように、面倒な手動操作
による設定をすることなく、フレーム構成の真偽を確認
して、正確に回線速度などのパラメータを自動的に設定
することができるという効果を有する。
第１図は、本発明の一実施例におけるデータモニタ装置
の概略ブロック図、第２図は、同装置の動作を説明する
ためのタイミングチャートである。 １……回線データと同期クロックを選別するマルチプレ
クサ、２……極性切換器、３……Ｌレベル用ゲート、４
……Ｈレベル用ゲート、５……論理和ゲート、６……内
蔵クロックパルスサンプリングゲート、７……内蔵クロ
ック発生器、８……クロックパルスカウンタ、９……CP
U、10……通信制御装置（LSI）、11……データバス、12
……モニタ。
の概略ブロック図、第２図は、同装置の動作を説明する
ためのタイミングチャートである。 １……回線データと同期クロックを選別するマルチプレ
クサ、２……極性切換器、３……Ｌレベル用ゲート、４
……Ｈレベル用ゲート、５……論理和ゲート、６……内
蔵クロックパルスサンプリングゲート、７……内蔵クロ
ック発生器、８……クロックパルスカウンタ、９……CP
U、10……通信制御装置（LSI）、11……データバス、12
……モニタ。
Claims (1)
- 【請求項１】回線データまたは回線同期クロックを選択
するマルチプレクサと、ハイまたはローの極性に設定し
た電圧を発生する極性切換器と、前記回線データ、前記
回線同期クロックより周波数が高いクロックを発生する
クロック発生器と、前記マルチプレクサの出力信号が入
力される２つの論理回路を有し、前記極性切換器からの
電圧のハイレベルへの切り換えに応じて、入力信号のハ
イレベルのパルスの間、または、ローレベルのパルスの
間だけ選択的にゲートを開いて前記クロック発生器のパ
ルスを出力する論理回路と、この論理回路の出力パルス
を計数するカウンタと、このカウンタの計数値が入力さ
れる中央処理手段とを備え、前記中央処理手段は前記マ
ルチプレクサからの入力信号で回線同期クロック信号の
存在が確認できない場合、回線データを選択し、前記カ
ウンタの計数値によりハイレベル、及びローレベルの期
間の値を、複数回検出することにより、サンプルの母集
団を大きくし、回線速度を決定すると共に、前記回線デ
ータにパリティーエラーがないかを判定することを特徴
とするデータモニタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116968A JP2702773B2 (ja) | 1989-05-10 | 1989-05-10 | データモニタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116968A JP2702773B2 (ja) | 1989-05-10 | 1989-05-10 | データモニタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02295325A JPH02295325A (ja) | 1990-12-06 |
| JP2702773B2 true JP2702773B2 (ja) | 1998-01-26 |
Family
ID=14700214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116968A Expired - Fee Related JP2702773B2 (ja) | 1989-05-10 | 1989-05-10 | データモニタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702773B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2838325B2 (ja) * | 1991-03-22 | 1998-12-16 | シャープ株式会社 | データのビット長自動判別装置 |
| JPH05191470A (ja) * | 1992-01-09 | 1993-07-30 | Max Co Ltd | 調歩式伝送に於ける通信条件認識方法 |
| US6708239B1 (en) * | 2000-12-08 | 2004-03-16 | The Boeing Company | Network device interface for digitally interfacing data channels to a controller via a network |
| JP2014216806A (ja) * | 2013-04-25 | 2014-11-17 | 株式会社日立製作所 | 半導体装置および情報処理システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5072503A (ja) * | 1973-10-29 | 1975-06-16 | ||
| JPS6281850A (ja) * | 1985-10-04 | 1987-04-15 | Ando Electric Co Ltd | 受信デ−タの最小ビツト検出方法 |
-
1989
- 1989-05-10 JP JP1116968A patent/JP2702773B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02295325A (ja) | 1990-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4185273A (en) | Data rate adaptive control device for Manchester code decoders | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| US6008746A (en) | Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like | |
| JP2002232409A (ja) | ディジタル・データ・パターン検出方法および装置 | |
| US6163586A (en) | Autobaud/autoecho method | |
| JP3228937B2 (ja) | コンピュータネットワーク信号を識別するための方法および装置 | |
| US4385383A (en) | Error rate detector | |
| JP2702773B2 (ja) | データモニタ装置 | |
| US7342984B1 (en) | Counting clock cycles over the duration of a first character and using a remainder value to determine when to sample a bit of a second character | |
| US4888791A (en) | Clock decoder and data bit transition detector for fiber optic work station | |
| CN110635854A (zh) | 一种传输协议自适应解码系统及方法 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JP2572734B2 (ja) | シリアルデータの表示回路 | |
| SU570208A2 (ru) | Устройство дл оперативного контрол каналов св зи | |
| JPH07212413A (ja) | 非同期データの受信回路 | |
| SU1003327A1 (ru) | Селектор импульсов по длительности | |
| RU2024926C1 (ru) | Устройство для контроля временных рассогласований импульсных последовательностей | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| SU1626403A1 (ru) | Устройство дл определени потери достоверности при передаче цифровой информации по линии св зи | |
| SU1596492A1 (ru) | Обнаружитель комбинаций двоичных сигналов | |
| SU1374234A1 (ru) | Устройство дл сопр жени телеграфной линии св зи с ЦВМ | |
| KR19990042148A (ko) | 프레임 전송 제어기능을 갖는 이더넷 인터페이스 장치 | |
| JPH0450777B2 (ja) | ||
| SU1732485A1 (ru) | Устройство дл передачи и приема данных в полудуплексном режиме | |
| JPH04360334A (ja) | 調歩同期受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |