JPS63219226A - デコ−ド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、マンチェスター符号等の自己同期式の符号化
信号をＮＲＺ符号化信号に変換するデコード回路に関す
る。

（ロ）従来技術とその問題点 一般に、情報を含む信号を符号化してデータ伝送する場
合の符号化方式として、Ｎ　ＲＺ　（ＮｏｎＲｅｔｕｒ
ｎ　Ｚ　ｅｒｏ）方式が通常使用される。このＮＲＺ方
式は、第５図（ａ）に示すように、符号“０”を電圧の
ローレベルに、符号“１”をハイレベルに対応させて伝
送するもので、符号化規則が比較的単純である。しかし
、クロック情報を含まないので、データ伝送に際しては
送信側と受信側との間でビット同期をとる必要がある。

このため、同期回線を別途膜けねばならず、コスト高に
なる。

これに対して、符号化信号にクロック情報を含ませてデ
ータ伝送を行なういわゆる自己同期式の符号化方式では
、符号化規則が若干複雑になるが、同期回線を省略でき
る利点がある。この符号化方式として、Ｉ）Ｍ１方式、
ＣＭ１方式、マンヂエスター符号方式等がある。たとえ
ば、マンヂエスター符号方式では、第５図（ｂ）に示す
ように、各ビット長の中間点における立ち」−がりを符
号“０”、立ち下がりを符号“１”に対応させる方式で
あって、各ビット長の中間点にレベルの変化点があるた
ぬ、この変化点を捕らえて同期タイミングを抽出するこ
とができる。

ところで、このような自己同期式の符号化信号を受信し
てＣＰＵに取り込むような場合には、これをＮＲＺ方式
の符号化信号に変換することが必要となる。そのため、
従来は、第３図に示すようなデコード回路が使用されて
いる。このデコード回路は、Ｄフリップフロップ５０、
イクスクリュシブオアケート５２および単安定マルチハ
イブレーク５４とを備える。

このデコード回路で、マンヂエスター符号方式の符号化
信号をＮ　ＲＺ符号化信号に変換するには、第４図のタ
イミングチャートに示すように、入力された符号化信号
ａかＤフリップフロップ５０とイクスクリュンブオアゲ
ート５２に共通に入力される。ノイズの影響がない場合
、イクスクリコ、シブオアゲート５２の出力は各ビット
長の各中間点での立ち−にかり信号Ｃとなり、この信号
Ｃの立ち」二がりエツジを単安定マルチバイブレータ５
４に対するトリガとして与える。これに応答して単安定
マルチバイブレータ５４から出力される反転パルスｄを
Ｄフリップフロップ５０に符号化信号のサンプリングパ
ルスとして加える。Ｄフリップフロップ５０は、サンプ
リングパルスｄの立ち」二がり工・ソジごとに符号化信
号をサンプリングするので、Ｄフリップフロップ５０か
らＮＲＺ符号化信号すか出力される。

ところが、このような従来のデコード回路では、符号化
信号ａにノイズが混入すると、このノイズが単安定マル
チバイブレータ５４に対してそのままトリガとして入力
されてしまい、サンプリングパルスｄが同期ずれを起こ
す。そして、一旦、サンプリングパルスが同期ずれを起
こすと、以降はそれが回復されないので、Ｄフリップフ
ロップ５０からは誤ったデータが出力され続けることに
なる。しかも、データの誤り発生を何等検出することが
できないので、誤ったデータを真のデータとして分から
ないまま取り込んでしまう。

本発明は、このような事情に鑑みてなされたものであっ
て、符号化信号にノイズが混入した場合でも同期ずれが
起こらないようにし、また、ノイズの混入により信号が
劣化してデコード不良となったビットに対しては、エラ
ー発生が検出できるようにすることを目的とする。

（ハ）問題点を解決するための手段 本発明のデコード回路は、」１記の目的を達成するため
に、入力された符号化信号の立ち下がりと立ち上がりの
各変化点を検出するエツジ検出回路と、クロックパルス
を発生するクロック発生器と、このクロック発生器のク
ロックパルスをカウントして符号化信号の伝送速度まで
分周されたカウント出力を前記符号化信号に対するサン
プリングパルスとして与えるとともに、前記エツジ検出
回路から出力されるエツジ検出パルスをクリアパルスと
して入力するカウンタと、このカウンタのカウント出ツ
ノに基づいて前記符号化信号の符号化規則に従う一定の
タイミングで前記エツジ検出回路からカウンタに加わる
エツジ検出パルスに対してゲートを開くゲート回路とを
備えている。

（ニ）作用 上記の構成によれば、クロック発生器からは一定周波数
のクロックパルスが発生されるので、カウンタがこのク
ロックパルスをカウントし、このクロックパルスが符号
化信号の伝送速度まで分周されたカウント出力を符号化
信号に対するサンプリングパルスとして与える。したが
って、符号化信号のサンプリングは、一定のクロックパ
ルスに従って行なわれるのでノイズが混入しても同期ず
れは起こらない。

一方、エツジ検出回路は、ノイズ混入の有無にかかわら
ず入力された符号化信号に立ち下がりあるいは立ち上が
りの変化点があればこれを検出し、各変化点ごとにエツ
ジ検出パルスを出力する。そして、このエツジ検出パル
スがゲート回路に入力される。また、カウンタからのカ
ウント出力はゲート回路に加わるので、ゲート回路が符
号化信号の符号化規則に従う一定のタイミングでエツジ
検出パルスに対してゲートを開く。このため、ノイズ混
入に起因してエツジ検出パルスが発生した場合、このエ
ツジ検出パルスの出力タイミングは符号化規則に従わな
いのでこのゲート回路で除かれ、符号化規則に従がうタ
イミングで出力されるエツジ検出パルスのみがゲート回
路を通過する。そして、ゲート回路を通過したエツジ検
出パルスがカウンタに対してクリアパルスとして加わる
。したがって、ノイズ混入がない場合には、各ビット長
に対応する単位時間ごとにカウンタがクリアされるが、
ノイズの影響を受けて本来各ビットの符号化規則に従う
所定の位置にあるべき変化点が欠落した場合には、エツ
ジ検出パルスが得られないので、カウンタはクリアされ
ずカウントアツプする。

したがって、このカウントアツプ信号によりエラー発生
が検出される。

（ポ）実施例 第１図は、本発明の実施例に係るデコード回路のブロッ
ク図である。なお、この実施例ではマンチェスター符号
方式に従う符号化信号をＮＲＺ符号化信号に変換するデ
コード回路について説明する。

同図において、ｌはデコード回路の全体を示し、２は人
力された符号化信号に含まれる高周波成分を除くローパ
スフィルタ、４は符号化信号をサンプリングするための
Ｄフリップフロップ、６はローパスフィルタ２を通過し
た符号化信号の立ち下がりと立ち上がりの各変化点を検
出するエツジ検出回路、８は一定周波数（本例ではボー
レートの８倍）のクロックパルスを発生するクロック発
生器である。

ｌＯはクロック発生器８のクロックパルスをカウントし
て符号化信号の伝送速度まで分周されたカウント出力を
Ｄフリップフロップ４に対して符号化信号のサンプリン
グパルスとして与えるとともに、エツジ検出回路６から
出力されるエツジ検出パルスをクリアパルスとして入力
するカウンタである。すなわち、このカウンタｌＯは、
本例では下位桁から上位桁に向かって順次Ｑａｓ　Ｑｂ
ＳＱｃ、Ｑｄの各出力端子をもつ４ビツトカウンタで構
成されており、Ｑｂ端子がインバータ１２を介してアン
ドゲート１４の一方の入力端子に、ＱＣ端子がアンドゲ
ート１４の他方の入力端子とＤフリップフロップ４のサ
ンプリングパルスの入力端子にそれぞれ接続されている
。

１６はカウンタ１０のカウント出力に基づいて符号化信
号の符号化規則に従う一定のタイミングで入力されるエ
ツジ検出パルスに対してゲートを開くゲート回路（アン
ドゲート）である。そして、このゲート回路１６の一方
の入力部にエツジ検出回路６が、同回路１６の他方の入
力部に遅延回路２８を介してアンドゲート１４がそれぞ
れ接続され、さらに、ゲート回路１６の出力部がカウン
タｌＯのリセット端子Ｒに接続されている。

次に、上記構成のデコード回路１の動作について、第２
図に示すタイミングチャートを参照して説明する。

入力されたマンチェスター符号方式の符号化信号ａは、
まず、ローパスフィルタ２で高周波成分が除去され、そ
の信号すがＤフリップフロップ４とエツジ検出回路６に
それぞれ人力される。

また、クロック発生器８からは一定周波数（ボーレート
の８倍）のクロックパルスが発生され、そのクロックパ
ルスがカウンタｌＯに与えられる。

これにより、カウンタｌＯのＱｃ端子からは符号化信号
ａのボーレートに対応するパルスｇが出力される。そし
て、この出力パルスｇがＤフリップフロップ４に対して
符号化信号すのサンプリングパルスとして与えられる。

Ｄフリップフロップ４は、サンプリングパルスｇの立ち
下がりエツジごとに符号化信号すをサンプリングするの
で、Ｄフリップフロップ４の反転出力端子ＱからはＮＲ
Ｚにデコードされた符号化信号りが出力される。

この場合、符号化信号すのサンプリングは、クロック発
生器８に基づくカウント出力ｇにより行なわれるので、
入力される符号化信号ａにノイズが混入していた場合で
もその影響は受けず、したがって、同期ずれは起こらな
い。

一方、エツジ検出回路６は、ローパスフィルタ２を通過
した符号化信号すに立ち下がりと立ち」二がりの変化点
があればそれを検出し、各変化点ごとにエツジ検出パル
スＣを出力する。符号化信号すにノイズが混入していな
い場合は１、符号化規則に従う限り各ビットの中間点あ
るいはビットの境目にレベルの変化点があるので、これ
らの各変化点ごとにエツジ検出パルスＣが存在する。ノ
イズが混入した場合には、−１ニ記の位置以外にもエツ
ジ検出パルスＣが存在する。そして、これらのエツジ検
出パルスＣがゲート回路１６の一方の入力端子に加わえ
られる。

また、カウンタ１０のＱｂ端子からの出力パルスはイン
バータＩ２で反転され、その反転出力ｆがアンドゲート
Ｉ４の一方の入力端子に加わる。

また、カウンタＩＯのＱｃ端子からの出力パルスｇもア
ントゲートＸ４の他方の入力端子に加わる。

そして、アンドケート１４の論理和出力が遅延回路１８
で一定時間遅延される。この遅延回路１８により、遅延
パルスｄの出力タイミングが符号化信号ａの各ビット長
の中間点でのレベル変化点を含むように調整される。そ
して、この遅延パルスｄがゲート回路１６の他方の入力
端子にゲートパルスとして入力される。したがって、ゲ
ート回路１６は、符号化信号ａのレベル変化点が存在す
る中間点を含むタイミングでゲートを開く。

符号化信号ａにノイズが混入１．ている場合、エツジ検
出回路６からはこのノイズに起因したエツジ検出パルス
Ｃが出力されるが、このようなエツジ検出パルスＣはゲ
ートパルスｄの出力タイミングにほとんどの場合一致し
ないので、ゲート回路１６で除かれる。これに対して、
符号化規則に従がうビット長の中間点に対応するエツジ
検出パルスｅのみがゲート回路１６を通過し、このエツ
ジ検出パルスｅがカウンタｌＯにクリアパルスとして加
わる。

こうして、ノイズ混入がない場合には各ビット長ごとに
カウンタＩＯがクリアされるため、カランタ１０の最」
二位桁のＱｄ端子からは何隻信号が出力されない。とこ
ろが、ノイズの影響を受けて本来各ビットの符号化規則
に従うへきビット長の中間点においてレベル変化点が欠
落した場合には、それに対応するエツジ検出パルスＣが
得られないのでカウンタＩＯは１ピツト長の時間が経過
してもクリアされず、その結果、Ｑｄ端子からカウント
アツプ信号ｌが出力される。そして、このカウントアン
プ信号１をエラー発生検出用として利用すれば、ＣＰＵ
にデータを取り込む際にエラー発生のあったビットを無
効にして正常なデータのみを処理することができる。

なお、この実施例では、マンヂエスター符号方式の符号
化信号をデコードする場合について説明したが、これに
限定されるものではなく、ＤＭ１方式、ＣＭ１方式等の
各自己同期式の符号化信号に対して本発明を適用するこ
とができる。

（へ）効果 本発明によれば、符号化信号にノイズが混入した場合で
も同期ずれか起こらない。また、ノイズの混入により信
号が劣化してデコード不良となったビットに対してはエ
ラー発生を検出できる。このため、エラー発生があるビ
ットを無効にして正常なデータのみを取り込むことがで
きるようになる。

【図面の簡単な説明】

第１図は本発明の実施例を示すデコード回路のブロック
図、第２図は同回路の動作説明に供するタイミングチャ
ート、第３図は従来のデコード回路のブロック図、第４
図は従来の同回路の動作説明に供するタイミングチャー
ト、第５図は自己同期式の符号化信号の説明図である。 ■・・・デコード回路、６・・エツジ検出回路、８・・
・クロック発生器、１０・・・カウンタ、１６・・・ゲ
ート回路。

Claims (1)

【特許請求の範囲】
1. （１）マンチェスター符号等の自己同期式の符号化信号
   をＮＲＺ符号化信号に変換するデコード回路であって、 入力された符号化信号の立ち下がりと立ち上がりの各変
   化点を検出するエッジ検出回路と、クロックパルスを発
   生するクロック発生器と、このクロック発生器のクロッ
   クパルスをカウントして符号化信号の伝送速度まで分周
   されたカウント出力を前記符号化信号に対するサンプリ
   ングパルスとして与えるとともに、前記エッジ検出回路
   から出力されるエッジ検出パルスをクリアパルスとして
   入力するカウンタと、 このカウンタのカウント出力に基づいて前記符号化信号
   の符号化規則に従う一定のタイミングで前記エッジ検出
   回路からカウンタに加わるエッジ検出パルスに対してゲ
   ートを開くゲート回路と、を備えることを特徴とするデ
   コード回路。