JPS61121617A - Ｃｍｉ復号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は符号変換回路、特にＣＭＩ符号信号をＮＲＺ符
号信号に変換する場合に用いるＣＭＩ復号化回路に関す
る。

ＣＭ　Ｉ　（Ｃｏｄｅｄ　Ｍａｒｋ　Ｉｎｖｅｒｓｉｏ
ｎ）符号信号は、後述する一定の規則によって送信側で
符号化されイ歎送路に送出される信号である。このＣＭ
Ｉ符号信号が受信側に入力されると、通常のＮＲＺ（Ｎ
ｏｎＲｅｔｕｒｎ　Ｚｅｒｏ）符号信号に符号変換され
、ＮＲＺ入カデカデータて所定の処理が加えられる。

このように、送信側から直接、ＮＲＺ符号信号を伝送路
に送出しないのは、送信データが“ｌ”連続又は“０″
連続であったとすると、ＮＲＺ符号信号も“１”又は“
０”連続となり、受信側でデータの切分けができな（な
って、いわゆるクロック成分の抽出が不可能となるから
である。これに対しＣＭＩ符号信号であれば一定の期間
内に少なくとも１回は“１″−Ｏ″又はＯ”→＠１１な
る符号反転が生ずるから、受信側においてクロック成分
が抽出できないという上記の不都合は解消される。

〔従来の技術〕

第４図はＣＭＩ符号信号の符号化規則を説明するための
波形図であり、たとえば（１）欄に示す如き原データＤ
Ｔ（“０″、′１”、“１”・・・）をＣＭＩ符号化す
ると、（２）欄に示す如きＣＭＩ符号信号Ｓ、イ、が得
られる。この信号Ｓｃｍに符号変換を加え、（３）欄に
示す如きＮＲＺ符号信号Ｓ　Ｎ１１２を生成するのがＣ
ＭＩ復号回路である。

本図の（２）欄および（３）４１１１１を比較して明ら
かなように、ＣＭｒ符号化規則によれば通常のＮＲＺ符
号信号の“０”にはＣＭＩ符号信号の“０１”が対応し
、ＮＲＺ符号信号の“１”にはＣＭＩ符号信号の“００
”又は“１１”が対応し且つこれら“ＯＯ″および“１
１”は交互に繰り返す。

上記のようなＣＭ　Ｉ−ＮＲＺという符号変換を行うた
めに、従来のＣＭＩ復号化回路では、ＣＭＩ符号信号Ｓ
ｌ：ＭＩ　と、該信号５ｅａｌを０．５クロック分だけ
、遅延手段によって遅延させた信号Ｓ　’　ｅＭＩとの
ＥＯＲ（排他的論理和）をとり、このＥＯＲの結果をも
ってＮＲＺ符号信号Ｓ□２を生成するという手法が採ら
れている。

〔発明が解決しようとする問題点〕

上記従来のＣＭＩ復号化回路は高周波のＣＭＩ符号信号
を復号（ＮＲＺへの変換）するには優れた回路である。

しかし、低周波のＣＭＩ符号信号を復号するのには適し
ていない、すなわち、周波数が低くなればなる程、上記
遅延手段内での遅延ゲートの段数が増加し、ハードウェ
ア規模が増大するという問題点を伴うからである。

〔問題点を解決するための手段〕

上記問題点に鑑み本発明は、特に低周波のＣＭＩ符号信
号を、ハードウェア規模を増大させることな（ＮＲＺ符
号信号に復号化することのできるＣＭＩ復号化回路を提
供することを目的とするものであり、その手段は、ＣＭ
Ｉ符号信号の立下りを検出する微分回路と、該微分回路
の出力によって初期設定され且つ基本クロックを計数入
力とするカウンタと、該カラン・夕からの計数出力を入
力として一定周期ｔの第１クロックおよび該第１クロッ
クよりｔ／２だけ位相シフトした第２クロックを生成す
るクロック生成回路と、該第１クロックに同期して前記
ＣＭＩ符号信号をサンプルホールドする第１フリップフ
ロップと、該第１フリップフロップの出力と該ｃＭｘ符
号信号との排他的論理和をとるＥＯＲゲートと、該ＥＯ
Ｒゲートの出力を前記第２クロックに同期してサンプル
ホールドする第２フリップフロップとから構成される。

〔作　用〕

原データをＣＭｒ符号化した信号においては、該ＣＭＩ
符号信号の立下りが必ず該データの“１”。

“０”の変化の区切りと一致する。このことに着目して
、上記微分回路およびカウンタにより、該ＣＭＩ符号信
号に同期したクロックを得、該クロックによって、上記
第１フリップフロップでＣＭ■符号信号の前半のビット
データをサンプルホールドし、該ビットデータと前記Ｃ
Ｍ！符号信号とを入力とする上記ＥＯＲゲートより、Ｎ
ＲＺ変換された信号を得るものである。

〔実施例〕

第１図は本発明に基づ＜ＣＭＩ復号化回路の一実施例を
示す回路図である０本図において、ＣＭ■復号化回路１
０は、図示する構成要素１１〜１６よりなり、ＣＭＩ符
号信号ＳＣＭＩを、入力として、伝送路（図示せず）よ
り受信し、これを復号化した信号Ｓ　’　ＣＨＩを得る
。なお、この復号化は、ＮＲＺ符号形式の信号Ｓ□２に
変換することにより行われる。このＣＭＩ復号化回路ｌ
Ｏの動作を第２図および第３図を参照して説明する。

第２図は第１図の回路の動作タイミングを示すタイムチ
ャート、第３図は第１図の回路における復号化過程を示
すタイムチャートである。第１図および第２図を参照す
ると、まず入力されたＣＭＩ符号信号Ｓ、イ、は、第１
フリフプフロフプ（ＦＦＩ）１１のＤ入力と、ＥＯＲゲ
ート１３の一方の入力′と、微分回路１４とに入力され
る　１分回路１４はＣＭＩ符号信号の立下り（第２図（
２）のＦＥ（Ｆａｌｌｉｎｇ　Ｅｄｇｅ）参照）を検出
し、微分パルス（第２図（３）のＤＰ参照）を出力する
。微分回路１４は、周波数の高い微分用クロックｃｋを
駆動入力とするから、その微分パルスＤＰのパルス幅は
狭い。

この細い微分パルスＤＰによってカウンタ１５は初期設
定される。この初期設定によりカウンタ１５の計数出力
（Ｑ、、Ｑｈ、Ｑｃ”）は計数値零（第２図（４）のｒ
ＯＪ参照）に初期化される。このカウンタ１５の計数入
力は基本クロックＣＬＫ　（第２図の（１）参照）であ
る。°基本クロックＣＬＫが８個（「０」〜「７」）計
数される毎にカウンタ１５はクリアされるから、該計数
出力は一定周期ｔの信号となる。

ここに微分パルスＤＰは、ＣＭＩ符号信号のデータの区
切りと必ず一致する。これは、第４図から明らかであり
、同図（２）欄において、ＣＭｒ符号信号Ｓ、□の立下
りが出現するのは必ずデータＤＴの１０”および１１”
の区切りのところである。

データＤＴの区切りを正確にとらえた上で、信号−５Ｃ
ＭＩに同期したクロック、すなわち上述した一定周期ｔ
の計数出力を得る。このクロックは、クロック生成回路
１６より、第１クロックＣＫＩおよび第２クロックＣＫ
２として出力される。図示するとおり、クロック生成回
路１６は、計数出力とアトＱ、を共通入力とし、出力ビ
ットＱｃをそのまま、又はインバータｔＶで反転して入
力とする２つのＮＡＮＤゲートＮ１およびＮ２よりなり
、第２図（５）および（６）に示す如き一定周期ｔの第
１クロックＣＫＩおよび、該第１クロックＣＫＩよりｔ
／２だけ位相シフトした第２クロックＣＫ２を生成する
。第１クロックＣＫＩおよび第２クロックＣＫ２が周期
ｔ（基本クロックＣＬＫの８クロック分）であるのは、
カウンタ１５が３ビツトのカウンタからなるからであり
、２３（−８）個の計数出力（「０」〜「７」）の繰り
返しとなる。ここで３ビツトのカウンタ１５としたのは
、たまたま本実施例においてＣＭＩ符号信号ＳＣＭＩの
基本周期Ｔ（第２図（２）参照）を、基本クロックＣＬ
Ｋの８クロック分に設定したからである。つまり、基本
クロックＣＬＫの周波数ｆ　ＣＬＫとＣＭＩ符号信号Ｓ
ＣＭＩの周波数ｆ　ＣＨＩ　との間にｆｃＬＫ”２’×
「、□が成立するとき、カウンタ１５はＮビットのカウ
ンタによって構成される。

さらに第３図をも参照して説明する６送信側の原データ
ＤＴは同図（１１のように”０１０”であるものとする
。そうすると、この原データＤＴは第４図で述べたＣＭ
Ｉ符号化規則により第３図（２）に示す如く、“０１０
００１”なるＣＭＩ符号信号５ｃｓｒ　となる。これら
０１０００１”なる信号ＳｃｍをＤ入力とする第１フリ
ップフロップ１１は、そのクロック入力ＣＫに酊加され
た第１クロックＣＫ１　（第３図の（３）参照）でＳ、
□をサンプルホールド（同図（３）の下向き矢印でサン
プリング）する。ＣＫＩはこのサンプリングが、ＣＭＩ
符号信号の前半のビットデータに対して行われるような
タイミングで出現する。前半のビットデータとは、第３
図の原データＤＴ（（１）欄）の０″。

“１”および“Ｏ″にそれぞれ対応するＳｌ：Ｎｌのビ
ットデータ“０１”、“００”および“０１１の対の各
々について、先行して現われる方（左側）のとアトデー
タのことである。

かくして第１フリップフロップ１１でサンプルホールド
されたＣＭＩ符号信号Ｓｃ、Ｉ　（第３図の（５）参照
）は、その次に現われるＳｃｍと、ＥＯＲゲート１３で
排他的論理和がとられ、ＥＯＲゲート１３の出力にはＮ
ＲＺ符号形式の信号５ｌＩＩｌ１２（第３図の（６）参
照）が得られる。この信号Ｓ□２を、第２フリップフロ
ップ１２において、第２クロックＣＫ２に同期してサン
プルホールド（同図（４）の下向き矢印でサンプリング
）すると、該第２フリ７プフロツプ１２の頁出力には同
図（７）に示す復号化信号Ｓ　’　Ｃａｌ＋を得る。こ
の信号Ｓ′。、を、ＮＲＺ符号形式で読めば、データ“
０１０”　（同図（８）のＤＴ’）となり、原データＤ
Ｔ（同図（ｌ））をそのまま再生していることが分る。

〔発明の効果〕

以上説明したように本発明によれば、単純なハードウェ
アによってＣＭＩ符号信号を復号す、ることができる。

【図面の簡単な説明】

第１図は本発明に基づ＜ＣＭＩ復号化回路の一実施例を
示す回路図、第２図は第１図の回路の動作タイミングを
示すタイムチャート、第３図は第１図の回路における復
号化過程を示すタイムチャート、第４図はＣＭＩ符号信
号の符号化規則を説明するための波形図である。 １０・・・ＣＭＩ復号化回路、 １１・・・第１フリフブフロツプ、 １２・・・第２フリップフロップ、 １３・・−ＥＯＲゲート、１４・・・微分回路、１５・
・・カウンタ、　　　１６・・・クロック生成回路、５
ｅａｌ・・−ＣＭＩ符号信号、 Ｓ′。旧・・・ＣＭＩ復号信号、 Ｓ□２・・・ＮＲＺ符号形式の信号、 ＣＫＩ・・・第１クロック、ＣＫ２・・・第２クロック
、ＣＬＫ・・・基本クロック。 第１図 ｎ ＋４ 第２図 （６）　　　１ｔ　７ｃに２

Claims (1)

1. 【特許請求の範囲】 １、ＣＭＩ符号信号を入力として、これをＮＲＺ符号形
   式の信号に復号するためのＣＭＩ復号化回路であって、 該ＣＭＩ符号信号の立下りを検出する微分回路と、 該微分回路の出力によって初期設定され且つ基本クロッ
   クを計数入力とするカウンタと、 該カウンタの計数出力を入力として一定周期ｔの第１ク
   ロックおよび該第１クロックよりｔ／２だけ位相シフト
   した第２クロックを生成するクロック生成回路と、 該第１クロックに同期して前記ＣＭＩ符号信号をサンプ
   ルホールドする第１フリップフロップと、入力された前
   記ＣＭＩ符号信号そのものと該第１フリップフロップの
   出力との排他的論理和をとり、該ＣＭＩ符号信号を前記
   ＮＲＺ符号形式の信号に変換するＥＯＲゲートと、 該ＥＯＲゲートの出力を、前記第２クロックに同期して
   サンプルホールドする第２フリップフロップとからなり
   、該第２フリップフロップの出力をもって、前記ＮＲＺ
   符号形式の信号に復号することを特徴とするＣＭＩ復号
   化回路。