JPH03184446A - マンチェスタ符号復号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はマンチェスタ符号を復号化するマンチェスタ符
号復号化回路に関する。

（従来の技術） 光信号を利用したローカルネットワークシステム等にお
いては、送信信号をＮＲＺ方式等によって符号化して伝
送すると、送信信号として“０“が連続して出力された
り、“１”が連続して出力されてしまうことがしばしば
発生する。

この場合、伝送路上のリピータ内に設けられているＡＧ
Ｃ回路が正常に動作しなくなり、伝送路で生じた減衰量
を補償できなくなったり、クロック信号が抽出できなく
なったりしてしまうとう問題がある。

そこでこのような問題を解決する方法として、マンチェ
スタ符号による符号化方式が提案されている。

このマンチェスタ符号化方式は第４図（ａ）に示す如く
符号化対象となる情報のビットを前半と後半とに２分割
して前半部分の極性と、後半部分の極性とを反転させる
ことによって“Ｏ゛が連続したり、“１”が連続したり
するのを防止することを特徴としており、情報ビットが
“１”であれば、これをマンチェスタ符号化したとき“
０１”となり、情報ビットが“０”であれば、これをマ
ンチェスタ符号化したとき“１０°となる。

したがって、第４図（ｂ）に示すような情報ビット“０
１１００”を原データとしてこれをマンチェスタ符号化
すれば、第４図（ｅ）に示すようにマンチェスタ符号Ｍ
ＲＤとして“１００１０１１０１０“が得られる。

また、情報ビットをマンチェスタ符号化して得られた信
号（マンチェスタ符号ＭＲＤ）が“０１″であれば、こ
れを復号化することによって情報ビット“１°を再生す
ることができ、またマンチェスタ符号が“１０”であれ
ば、これを復号化することによって情報ビット“０”を
再生することができる。

第５図はこのようなマンチェスタ符号の復号化回路の１
つとして特公平１−２９３３９号公報に開示されている
回路図である。

この図に示すマンチェスタ符号復号化回路は同期検出部
１０１と、クロック分周部１０２と、前半後半ビット生
成部１０３と、ビット前半取込み部１０４と、ビット後
半取込み部１０５と、エラー除去部１０６とを備えてお
り、受信データ（マンチェスタ符号ＭＲＤ）が供給され
たとき、このマンチェスタ符号ＭＲＤに対応するクロッ
ク信号に基づいて前記マンチェスタ符号を復号化して復
号化信号（デコードデータＲＤ）を生成する。

同期検出部１０１はリセット信号によってリセットされ
、この後クロック信号が供給されたとき前記マンチェス
タ符号ＭＲＤを取り込んで保持するＤ型フリップフロッ
プ１０フと、リセット信号によってリセットされ、この
後前記クロック信号が供給されたとき前記り型フリップ
フロップ１０７のセット出力を取り込んで保持するＤ型
フリップフロップ１０８と、これら各り型フリップフロ
ップ１０７．１０８のセット出力が共に“１”になった
とき°０”信号を発生するナントゲート１０９とを備え
ており、マンチェスタ符号ＭＲＤが２ビツト連続して”
１”であるとき、“０＃信号を発生してこれを同期信号
としてクロック分周部１０２に供給する。

クロック分周部１０２は前記リセット信号によってリセ
ットされ、この後前記クロック信号が供給されたとき人
力されている信号を取り込んで保持するＤ型フリップフ
ロップ１１０と、前記同期検出部１０１から同期信号が
供給されていないとき、前記り型フリップフロップ１１
０のリセット出力を取り込んで前記り型フッリップフロ
ップ１１０に人力し、前記同期検出部１０１から同期信
号が供給されてるとき、０”信号を発生して前記り型フ
ッリップフロップ１１０に人力するアンドゲート１１１
とを備えており、前記同期検出部１０１から同期信号が
供給されている状態でクロック信号が供給されたとき、
セット出力端子から出力される信号を“０”にリセット
する。そして、クロック信号が２個供給される毎にセッ
ト出力と、リセット出力とを反転させて、これらセット
出力とリセット出力とを前半後半ビット生成部１０３に
供給する。

前半後半ビット生成部１０３は前記クロック信号を反転
するインバータ１１２と、このインバータ１１２から“
１°信号が出力されているとき前記クロック分周部１０
２のセット出力を取り込んで出力する前半ビット生成用
のアンドゲート１１３と、前記インバータ１１２から１
”信号が出力されているとき前記クロック分周部１０２
のリセット出力を取り込んで出力する後半ビット生成用
のアンドゲート１１４とを備えており、前記クロック信
号が立ち下がっているとき、前記クロック分周部１０２
の出力に応じた信号、すなわち前記クロック分周部１０
２のＤ型フリップフロップ１１０のセット出力端子から
“１”信号が出力されていれば、前半ビット同期信号を
、また前記り型フリップフロップ１１０のリセット出力
端子から“１“信号が出力されていれば、後半ビット同
期信号を生威し、これら前半ビット同期信号、後半ビッ
ト同期信号を前半ビット取込み部１０４、後半ビット取
込み部１０５に各々供給する。

ビット前半取込み部１０４はリセット信号によってリセ
ットされ、この後前記前半後半ビット生成部１０３から
前半ビット同期信号が供給されたとき前記り型フリップ
フロップ１０７に保持されているマンチェスタ符号ＭＲ
Ｄの前半ビットを取り込んで保持するＤ型フリップフロ
ップ１１５と、リセット信号によってリセットされ、こ
の後前記前半後半ビット生成部１０３から後半ビット同
期信号が供給されたとき前記り型フリップフロップ１１
５のセット出力を取り込んで保持するＤ型フリップフロ
ップ１１６とを備えており、前記前半後半ビット生成部
１０３から前半ビット同期信号が供給されたとき、すな
わち前記マンチェスタ符号ＭＲＤの前半ビットの中央で
、前記マンチェスタ符号ＭＲＤを取込んで保持し、この
後前記前半後半ビット生成部１０３から後半ビット同期
信号が供給されたとき、保持しているマンチェスタ符号
ＭＲＤを反転させてエラー除去部１０６に供給する。

また、ビット後半取込み部１０５は前記リセット信号に
よってリセットされ、この後前記前半後半ビット生成部
１０３から後半ビット同期信号が供給されたとき前記前
記り型フリップフロップ１０７に保持されているマンチ
ェスタ符号ＭＲＤの後半ビットを取り込んで保持するＤ
型フリップフロップ１１フを備えており、前記前半後半
ビット生成部１０３から後半ビット同期信号が供給され
たとき、すなわち前記マンチェスタ符号ＭＲＤの後半ビ
ットの中央で、前記マンチェスタ符号ＭＲＤを取込んで
これをエラー除去部１０６に供給する。

エラー除去部１０６は前記前半ビット取込み部１０４か
ら出力される前記マンチェスタ符号ＭＲＤの前半ビット
の反転信号と、前記後半ビット取込み部１０５から出力
される前記マンチェスタ符号ＭＲＤの後半ビットとが一
致していないときビットエラーを示す“１”信号を発生
するイクスクルーシブオアゲート１１８と、このイクス
クルーシブオアゲート１１８の出力を反転するインバー
タ１１つと、このインバータ１１９から“１”信号が出
力されている間、前記後半ビット取込み部１０５から出
力されるマンチェスタ符号ＭＲＤの後半ビットを取り込
んでこれを復号化信号として出力するアンドゲート１２
０とを備えており、前記前半ビット取込み部１０４から
出力される前記マンチェスタ符号ＭＲＤの前半ビットの
反転信号と前記後半ビット取込み部１０５から出力され
る前記マンチェスタ符号ＭＲＤの後半ビットとが一致し
ているとき、エラーが発生していないと判定して、前記
後半ビット取込み部１０５から出力されるマンチェスタ
符号ＭＲＤの後半ビットを取り込んでこれを復号化信号
として出力する。

（発明が解決しようとする課題） ところで、上述したマンチェスタ符号化方式によって、
ＩＥＥＥ８０２．４規格の伝送信号を符号化すると、フ
レームフォーマット中に含まれているフレーム開始識別
子“Ｓ　Ｄ　（Ｓｔａｒｔ　Ｄｅ目−１ｔｅｒ　）″と
、フレーム終了識別子“Ｅ　Ｄ　（Ｅｎｄ　ＤｅｆｉＩ
ｌｌｉｔｅｒ　）　”との中にある“非データ対（ｎｏ
ｎ−ｄａｔａ対）“が第６図に示す如く　“１１°また
は“００“になってしまう。

このため、これらフレーム開始識別子“ＳＤ”やフレー
ム終了識別子“ＥＤ”が受信されたとき、エラー除去部
１０６のイクスクルーシプオアゲート１１８によってこ
れがビットエラーと判定されてアンドゲート１０２が閉
状態にされ、データ受信中でもフレーム開始識別子“Ｓ
Ｄ”部分やフレーム終了識別子“ＥＤ”部分でマンチェ
スタ符号ＭＲＤの復号化が禁止されて正確な復号化信号
を再生することができないという問題があった。

本発明は上記の事情に鑑み、フレーム開始識別子“ＳＤ
”やフレーム終了識別子“ＥＤ“に含まれているＮＤ対
と、マンチェスタ符号のエラーとを明確に区別すること
ができ、これによってマンチェスタ符号のデコード機能
を向上させることができるマンチェスタ符号復号化回路
を提供することを目的としている。

〔発明の構成〕

（課題を解決するための手段） 上記の目的を達成するために本発明によるマンチェスタ
符号復号化回路は、マンチェスタ符号則によって符号化
された受信データを取り込んでそのビット前半信号の極
性とビット後半信号の極性とに基づいて前記受信データ
を復号化するマンチェスタ符号復号化回路において、前
記受信データの人力が開始されたときから前記受信デー
タのエツジ間隔が所定長以下になっている間、キャリア
信号を生成するキャリア検出部と、前記受信データのエ
ツジに基づいて前記受信データに同期した再生受信クロ
ック信号を生成するクロック再生部と、このクロック再
生部から再生受信クロック信号が出力される毎に前記キ
ャリア検出部の出力内容と前記受信データのビット前半
信号の極性とビット後半信号の極性とに基づいて前記受
信データを復号化する復号化部とを備えたことを特徴と
している。

（作用） 上記の構成において、受信データの入力が開始されれば
、キャリア検出部によって前記受信データの人力が開始
されたときから前記受信データのエツジ間隔が所定長以
下になっている間、キャリア信号が生成されるとともに
、クロック再生部によって前記受信データのエツジに応
じて前記受信データに同期した受信クロック信号が生成
され、復号化部によって前記クロック再生部から受信ク
ロック信号が出力される毎に前記キャリア検出部の出力
内容と前記受信データのビット前半信号の極性とビット
後半信号の極性とが判定され、この１１１定結果に基づ
いて前記受信データが復号化される。

（実施例） 第１図は本発明によるマンチェスタ符号復号化回路の一
実施例を示すブロック図である。

この図に示すマンチェスタ符号復号化回路はデータエツ
ジ検出部１と、クロック再生部２と、データサンプリン
グ部３と、キャリア検出部４と、復号化部５とを備えて
おり、受信信号を取り込んでこれをデコードして復号化
信号やＮＤ検出信号を生成し、これらを次段回路（図示
は省略する）に出力する。

データエツジ検出部１は第２図（ａ）に示す受信信号を
取り込んだとき、この受信信号のエツジを検出して第２
図（ｂ）に示すエツジ検出信号を生成してこれを前記キ
ャリア検出部４とクロック再生部２とに供給するととも
に、前記検出結果に基づいて第２図（ｅ）に示すサンプ
リングクロック信号を生威しこれを前記データサンプリ
ング部３に供給する。

クロック再生部２は前記データエツジ検出部ｌから供給
されるエツジ検出信号に基づいて第２図（ｈ）に示す再
生受信クロック信号を生成しこれを前記復号化部５に供
給する。

また、データサンプリング部３は第３図に示す如くシリ
アルに接続された３つのシフト回路１０〜１２を備えて
おり、前記データエツジ検出部１からサンプリングクロ
ック信号が供給される毎に各シフト回路１０〜１２によ
って前記受信信号を取り込んで順次シフトし、前記受信
信号および前記各シフト回路１０〜１２の出力をキャリ
ア検出部４に供給するとともに、前記シフト回路１１の
出力および前記サンプリングクロック信号を前記復号化
部５に供給する。

キャリア検出部４はデータ継続検出部１３と、データ開
始終了検出部１４とを備えており、前記データエツジ検
出部１から供給されるエツジ検出信号や前記データサン
プリング部３から供給される前記受信信号および前記各
シフト回路１０〜１２の出力に基づいて前記受信信号の
受信開始から受信終了までの間、キャリア信号を生成し
てこれを復号化部５に供給する。

データ継続検出部１３は前記データエツジ検出部１から
供給されるエツジ検出信号を反転するインバータ１５と
、リセット信号（負論理の１゜信号）によってリセット
された後、前記再生受信クロック信号の１０倍の周波数
に設定されている内部クロック信号が供給される毎に入
力端子Ａ〜Ｄに供給されている信号（この場合、“０”
信号）を取り込んでカウントアツプし前記インバータ１
５から反転されたエツジ検出信号が供給されたときそれ
までの計数値を出力端子Ｑ＾〜ＱＤから出力するととも
に、計数値を“０”に戻すカウンタ１６と、このカウン
タ１６の出力端子Ｑ＾から出力される信号を反転するイ
ンバータ１７と、このインバータ１７から“１°信号が
出力されるとともに前記カウンタ１６の出力端子ＱＢ−
ＱＤから“１°信号が出力されているとき“０”信号を
出力するナントゲート１８と、前記内部クロック信号が
供給される毎に前記ナントゲート１８の出力を取り込ん
で出力するシフト回路１９と、前記リセット信号が供給
されていないとき前記シフト回路１つの出力を通過させ
るアンドゲート２０とを備えている。

そして、リセット信号が供給されている間、カウンタ１
６がリセットされるとともに、アンドゲート２０が閉状
態にされる。この後、リセット信号の供給が停止されれ
ば、アンドゲート２０が開状態になってシフト回路の出
力（′１”信号）を取り込んで第２図（Ｃ）に示す如く
これをキャリア継続信号として前記データ開始終了検出
部１４に供給する。そして、内部クロック信号が供給さ
れる毎にカウンタ１６が計数値を“１”ずつカウントア
ツプし、前記データエツジ検出部１からエツジ検出信号
が供給されたとき、それまでの計数値を出力する。

この場合、シフト回路１つによってナントゲート１８の
出力が１内部クロック信号分だけ遅延されるので、カウ
ンタ１６から出力される計数値が“１３゛以下であると
き、すなわち前記受信信号のエツジ間隔が１．４ビツト
以下であるとき、ナントゲート１８はこれを検出して′
１”信号を出力してシフト回路１つから“１°信号を出
力させ続け、アンドゲート２０からキャリア継続信号を
出力させ続ける。また、前記カウンタ１６から出力され
る計数値が“１４”以上であるとき、すなわち前記受信
信号のエツジ間隔が１．５ビ・ソト以上であるとき、ナ
ントゲート１８はこれを検出して“０”信号を出力して
シフト回路１９に供給し、ここで１内部クロック信号分
遅延させこれをアンドゲート２０に供給させてキャリア
継続信号の出力を停止させる。

また、データ開始終了検出部１４は前記データサンプリ
ング部３に設けられた各シフト回路１０〜１２の出力お
よび前記受信信号の論理和をとるオアゲート２１と、こ
のオアゲート２１から“１”信号が供給されたとき入力
端子りに印加されている“１”信号を取り込んでセット
出力端子Ｑから出力し、この後前記データ継続検出部１
３からキャリア継続信号が供給されなくなったときにリ
セットされるＤ型フリップフロップ２２と、前記データ
サンプリング部３の各シフト回路１１．１２から出力さ
れる信号の論理和をとるオアゲート２３と、このオアゲ
ート２３から“１”信号が供給されたとき入力端子りに
印加されている“１”信号を取り込んでセット出力端子
Ｑから出力し、この後前記゛データ継続検出部１３から
キャリア継続信号が供給されなくなったときにリセット
されるＤ型フリップフロップ２４と、これら各り型フリ
ップフロップ２２．２４の各セット出力端子Ｑから“１
”信号が出力されているとき第２図（ｄ）に示す如くキ
ャリア信号を発生して前記復号化部５に供給するアンド
ゲート２５とを備えている。

そして、前記データサンプリング部３から出力される受
信信号、各シフト回路１０〜１２の出力のいずれかが“
１°になってオアゲート２１から“１°信号が出力され
たとき、Ｄ型フリップフロップ２２がこれを検出して“
１”信号を出力する。

この後、前記データサンプリング部３のシフト回路１１
．１２の出力のうちのいずれかが“１”になってオアゲ
ート２３から“１”信号が出力されたとき、Ｄ型フリッ
プフロップ２４がこれを検出して“１°信号を出力する
。これによって、アンドゲート２５は“１”信号を発生
してこれをキャリア信号として前記復号化部５に供給す
る。この後、前記データ継続検出部１３からキャリア継
続信号が供給されなくなったとき、各り型フリップフロ
ップ２２．２４は“１”信号の出力を停止しアンドゲー
ト２５からキャリア信号が出力されるのを禁止する。

復号化部５は前記リセット信号が供給されたときにリセ
ットされ、この後前記データサンプリング部３を介して
前記サンプリングクロック信号が供給される毎に、前記
データサンプリング部３のシフト回路１１から出力され
る信号を取り込んで第２図（ｆ）に示す如くこれをビッ
ト後半信号としてセット出力端子Ｑから出力するＤ型フ
リップフロップ２６と、前記リセット信号が供給された
ときにリセットされ、この後前記サンプリングクロック
信号が供給される毎に、前記り型フリップフロップ２６
から出力される信号を取り込んで第２図（ｇ）に示す如
くこれをビット前半信号としてセット出力端子Ｑから出
力するＤＷフリップフロップ２７と、前記リセット信号
が供給されたときにリセットされ、この後前記クロック
再生部２から再生受信クロック信号が供給される毎に前
記データ開始終了検出部１４から出力される信号および
前記各り型フリップフロップ２６．２７から出力される
信号を取り込んでこれらをデコードするシーケンサ２８
とを備えている。

そして、前記クロック再生部２から再生受信クロック信
号が供給されたとき、前記データ開始終了検出部１４か
らキャリア信号が供給されていれば、シーケンサ２８は
各り型フリップフロップ２６．２７から出力されるビッ
ト後半信号の極性と、ビット前半信号の極性とをチエツ
クする。

そして、第２図（ｉ）に示す如くビット前半信号の極性
が“１”で、ビット後半信号の極性が“Ｏ“であるとき
、“０”を示す復号化信号を生威し、またビット前半信
号の極性が“０°で、ビット後半信号の極性が“１″で
あるとき、１″を示す復号化信号を生威しこれを次段回
路（図示は省略する）に出力する。

また、前記クロック再生部２から再生受信クロック信号
が供給されたとき、前記データ開始終了検出部１４から
キャリア信号が供給されるとともに、前記各り型フリッ
プフロップ２６．２７から出力されるビット前半信号の
極性と、ビット後半信号の極性とが同じであれば、シー
ケンサ２８は′！ｓ２図（ｊ）に示す如＜ＳＤ対を検出
したことを示すＮＤ検出信号を生成してこれを次段回路
に出力する。

また、前記クロック再生部２から再生受信クロック信号
が供給されたとき、前記データ開始終了検出部１４から
キャリア信号が供給されていなければ、シーケンサ２８
は受信信号が供給されなくなったと判定して復号化信号
およびＮＤ倍信号生成を停止する。

このようにこの実施例においては、キャリア検出部１４
によって受信信号中のエツジ間隔が１゜５ビツトに満た
ないとき、受信信号がマンチェスタ符号もしくはＳＤ対
と判定してこの受信信号をデコードして復号化信号やＮ
Ｄ検出信号を生威し、また前記受信信号中のエツジ間隔
が１．５ビツト以上になっているとき、受信信号の供給
が終了したと判定して復号化信号やＮＤ検出信号の生成
を中止するようにしているので、フレーム開始識別子“
ＳＤ”やフレーム終了識別子“ＥＤ”に含まれているＳ
Ｄ対と、マンチェスタ符号のエラーとを明確に区別する
ことができ、これによってマンチェスタ符号のデコード
機能を向上させることができる。

〔発明の効果〕

以上説明したように本発明によれば、フレーム開始識別
子“ＳＤ”やフレーム終了識別子“ＥＤ”に含まれてい
るＳＤ対と、マンチェスタ符号のエラーとを明確に区別
することができ、これによってマンチェスタ符号のデコ
ード機能を向上させることができる。

【図面の簡単な説明】

第１図は本発明によるマンチェスタ符号復号化回路の一
実施例を示すブロック図、第２図は第１図に示すマンチ
ェスタ符号復号化回路の動作例を示すタイミング図、第
３図は第１図に示すマンチェスタ符号復号化回路の要部
を示す回路図、第４図はマンチェスタ符号を説明するた
めの模式図、第５図は従来から知られているマンチェス
タ符号復号化回路の一例を示す回路図、第６図はマンチ
ェスタ符号のＮＤ対を説明するための模式図である。 １・・・データエツジ検出部 ２・・・受信クロック再生部 ３・・・データサンプリング部 ４・・・キャリア検出部 ５・・・復号化部 １３・・・データ継続検出部 １４・・・データ開始終了検出部

Claims (1)

【特許請求の範囲】
1. （１）マンチェスタ符号則によって符号化された受信デ
   ータを取り込んでそのビット前半信号の極性とビット後
   半信号の極性とに基づいて前記受信データを復号化する
   マンチェスタ符号復号化回路において、 前記受信データの入力が開始されたときから前記受信デ
   ータのエッジ間隔が所定長以下になっている間、キャリ
   ア信号を生成するキャリア検出部と、 前記受信データのエッジに基づいて前記受信データに同
   期した再生受信クロック信号を生成するクロック再生部
   と、 このクロック再生部から再生受信クロック信号が出力さ
   れる毎に前記キャリア検出部の出力内容と前記受信デー
   タのビット前半信号の極性とビット後半信号の極性とに
   基づいて前記受信データを復号化する復号化部と、 を備えたことを特徴とするマンチェスタ符号復号化回路
   。