JPH0129339B2 - - Google Patents
Info
- Publication number
- JPH0129339B2 JPH0129339B2 JP57225379A JP22537982A JPH0129339B2 JP H0129339 B2 JPH0129339 B2 JP H0129339B2 JP 57225379 A JP57225379 A JP 57225379A JP 22537982 A JP22537982 A JP 22537982A JP H0129339 B2 JPH0129339 B2 JP H0129339B2
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- clock
- flip
- bit cell
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 230000000630 rising effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
(A) 発明の技術分野
本発明はマンチエスタ符号復号化回路、特にク
ロツク同期、符号則認識に基いて確実にエンコー
ドデータをもとのデータにデコードするマンチエ
スタ符号復号化回路に関するものである。
ロツク同期、符号則認識に基いて確実にエンコー
ドデータをもとのデータにデコードするマンチエ
スタ符号復号化回路に関するものである。
(B) 技術の背景
例えば、光信号を利用したローカルネツトワー
ク等における伝送路への信号を、NRZ方式によ
り符号化した場合、「０」が連続したり「１」が
連続したときに、伝送路上のリピータ等におい
て、AGCが正常に動作しなくなり、またクロツ
ク抽出ができなくなるという問題がある。そこ
で、その問題を解決するものとして、マンチエス
タ符号による符号化方式が提案されている。
ク等における伝送路への信号を、NRZ方式によ
り符号化した場合、「０」が連続したり「１」が
連続したときに、伝送路上のリピータ等におい
て、AGCが正常に動作しなくなり、またクロツ
ク抽出ができなくなるという問題がある。そこ
で、その問題を解決するものとして、マンチエス
タ符号による符号化方式が提案されている。
第１図はマンチエスタ符号則の説明図を示す。
マンチエスタ符号により符号化する場合、１ビツ
トの情報を示すビツトセルを前半と後半に２分割
し、前半部分の極性を反転させる。すなわち、デ
ータ「０」、「１」は第１図イ図示の如く表わされ
る。例えば、原データが、第１図ロ図示の如く、
「01100」である場合には、マンチエスタ符号によ
るエンコードデータMRDは、第１図ハ図示の如
く、「1001011010」の信号になる。
マンチエスタ符号により符号化する場合、１ビツ
トの情報を示すビツトセルを前半と後半に２分割
し、前半部分の極性を反転させる。すなわち、デ
ータ「０」、「１」は第１図イ図示の如く表わされ
る。例えば、原データが、第１図ロ図示の如く、
「01100」である場合には、マンチエスタ符号によ
るエンコードデータMRDは、第１図ハ図示の如
く、「1001011010」の信号になる。
マンチエスタ符号によれば、マーク率は一定と
なり、また信号断の判定も可能である。
なり、また信号断の判定も可能である。
(C) 従来技術と問題点
マンチエスタ符号の復号化回路は、まだあまり
知られていないが、例えば第２図図示の如き回路
が考えられている。
知られていないが、例えば第２図図示の如き回路
が考えられている。
第２図において、１ないし４はフリツプフロツ
プ、５はインバータ、６はナンド回路、７はアン
ド回路、MRDはマンチエスタ・エンコードデー
タ、RDはマンチエスタ・デコードデータを表わ
す。
プ、５はインバータ、６はナンド回路、７はアン
ド回路、MRDはマンチエスタ・エンコードデー
タ、RDはマンチエスタ・デコードデータを表わ
す。
クロツク信号CLOCKは、符号方式に無関係
に、例えば高い周波数でサンプリングすることに
よつて、受信信号の変換点を検出し、その情報に
基づいて生成されたクロツク信号である、クロツ
ク信号CLOCKは、フリツプフロツプ１〜３に供
給される。マンチエスタ・エンコードデータ
MRDは、クロツク信号CLOCKによつて、フリ
ツプフロツプ１に取り込まれ、さらに１クロツク
遅れて、フリツプフロツプ２に取り込まれる。ナ
ンド回路６の出力は、フリツプフロツプ１および
フリツプフロツプ２の出力Ｑが、ともに「１」に
なつたときだけ、「０」になる。すなわち、２連
続“Ｈ”レベルを検出する。フリツプフロツプ３
は、クロツク信号CLOCKを1/2分周するための
もので、２連続“Ｈ”レベルが検出されてから動
作を開始する。フリツプフロツプ３の出力の立ち
上がりで、フリツプフロツプ４はマンチエスタ・
エンコードデータMRDを取り込む。その結果、
フリツプフロツプ４の出力がマンチエスタ・エ
ンコードデータとなる。
に、例えば高い周波数でサンプリングすることに
よつて、受信信号の変換点を検出し、その情報に
基づいて生成されたクロツク信号である、クロツ
ク信号CLOCKは、フリツプフロツプ１〜３に供
給される。マンチエスタ・エンコードデータ
MRDは、クロツク信号CLOCKによつて、フリ
ツプフロツプ１に取り込まれ、さらに１クロツク
遅れて、フリツプフロツプ２に取り込まれる。ナ
ンド回路６の出力は、フリツプフロツプ１および
フリツプフロツプ２の出力Ｑが、ともに「１」に
なつたときだけ、「０」になる。すなわち、２連
続“Ｈ”レベルを検出する。フリツプフロツプ３
は、クロツク信号CLOCKを1/2分周するための
もので、２連続“Ｈ”レベルが検出されてから動
作を開始する。フリツプフロツプ３の出力の立ち
上がりで、フリツプフロツプ４はマンチエスタ・
エンコードデータMRDを取り込む。その結果、
フリツプフロツプ４の出力がマンチエスタ・エ
ンコードデータとなる。
すなわち、上記提案されている第２図図示の回
路は、マンチエスタ・エンコードデータMRDの
各ビツトセルの前半のデータを基にして復号化し
ていることになる。
路は、マンチエスタ・エンコードデータMRDの
各ビツトセルの前半のデータを基にして復号化し
ていることになる。
しかし、上記方式によれば、マンチエスタ符号
認識が欠如しているので、有効データ、無効デー
タに無関係にデコードすることとなり、信頼性に
欠ける。また、有効データでもクロツク同期がは
ずれた場合、そのままデコードされ、無効データ
になるという欠点を有している。すなわち、同期
引き込み、同期はずれが検出不可能で、有効／無
効データの識別が困難であり、さらに同期はずれ
時のデコード動作が不明となる。
認識が欠如しているので、有効データ、無効デー
タに無関係にデコードすることとなり、信頼性に
欠ける。また、有効データでもクロツク同期がは
ずれた場合、そのままデコードされ、無効データ
になるという欠点を有している。すなわち、同期
引き込み、同期はずれが検出不可能で、有効／無
効データの識別が困難であり、さらに同期はずれ
時のデコード動作が不明となる。
(D) 発明の目的と構成
本発明は上記問題点の解決を図り、クロツク同
期およびマンチエスタ符号則認識を行い、確実に
デコードするマンチエスタ符号復号方式を提供す
ることを目的としている。そのため、本発明は、
受信するデータの開始を検出し、単にマンチエス
タ符号のビツトセルの片側だけをデコードするの
ではなく、ビツトセルの前半と後半とをそれぞれ
別々に復号化し、復号化したデータを逐次比較し
て、マンチエスタ符号則に反していないかどうか
をチエツクするようにしたものである。すなわ
ち、本発明のマンチエスタ符号復号化回路は、マ
ンチエスタ符号則によるエンコードデータの復号
化回路において、データの前に、同期化のための
所定パターンが繰り返し付加されて送られてくる
信号におけるデータの開始を検出し、ビツトセル
の前半に同期した第１のクロツクおよびビツトセ
ルの後半に同期した第２のクロツクを生成するク
ロツク同期部と、上記第１のクロツクに基づいて
ビツトセルの前半部分をデコードする第１のデコ
ード手段および上記第２のクロツクに基づいてビ
ツトセルの後半部分をデコードする第２のデコー
ド手段を有する復号化部と、上記ビツトセルの前
半部分および後半部分をそれぞれ上記第１のデコ
ード手段および上記第２のデコード手段によつて
デコードした結果のいずれか一方を反転出力さ
せ、他方の非反転出力と比較し、一致するときに
マンチエスタデコードデータとして、非反転出力
結果を出力するマンチエスタ符号認識部とをそな
えたことを特徴としている。以下、図面を参照し
つつ実施例に従つて説明する。
期およびマンチエスタ符号則認識を行い、確実に
デコードするマンチエスタ符号復号方式を提供す
ることを目的としている。そのため、本発明は、
受信するデータの開始を検出し、単にマンチエス
タ符号のビツトセルの片側だけをデコードするの
ではなく、ビツトセルの前半と後半とをそれぞれ
別々に復号化し、復号化したデータを逐次比較し
て、マンチエスタ符号則に反していないかどうか
をチエツクするようにしたものである。すなわ
ち、本発明のマンチエスタ符号復号化回路は、マ
ンチエスタ符号則によるエンコードデータの復号
化回路において、データの前に、同期化のための
所定パターンが繰り返し付加されて送られてくる
信号におけるデータの開始を検出し、ビツトセル
の前半に同期した第１のクロツクおよびビツトセ
ルの後半に同期した第２のクロツクを生成するク
ロツク同期部と、上記第１のクロツクに基づいて
ビツトセルの前半部分をデコードする第１のデコ
ード手段および上記第２のクロツクに基づいてビ
ツトセルの後半部分をデコードする第２のデコー
ド手段を有する復号化部と、上記ビツトセルの前
半部分および後半部分をそれぞれ上記第１のデコ
ード手段および上記第２のデコード手段によつて
デコードした結果のいずれか一方を反転出力さ
せ、他方の非反転出力と比較し、一致するときに
マンチエスタデコードデータとして、非反転出力
結果を出力するマンチエスタ符号認識部とをそな
えたことを特徴としている。以下、図面を参照し
つつ実施例に従つて説明する。
(E) 発明の実施例
第３図は本発明の一実施例構成、第４図は第３
図図示実施例の動作を説明するためのタイムチヤ
ートを示す。
図図示実施例の動作を説明するためのタイムチヤ
ートを示す。
図中、１０はクロツク同期部、１１は復号化
部、１２はマンチエスタ符号認識部、１３ないし
２０はフリツプフロツプ、２１および２２はイン
バータ、２３および２４はナンド（NAND）回
路、２５ないし２８はアンド（AND）回路、２
９はイクスクルーシブ・オア回路（EOR）回路
を表わす。
部、１２はマンチエスタ符号認識部、１３ないし
２０はフリツプフロツプ、２１および２２はイン
バータ、２３および２４はナンド（NAND）回
路、２５ないし２８はアンド（AND）回路、２
９はイクスクルーシブ・オア回路（EOR）回路
を表わす。
クロツク同期部１０は、受信信号中の２連続
“Ｈ”レベル検出でもつて、データの立ち上がり
を検出し、データの立ち上がりに同期した２つの
クロツクを発生する回路である。本実施例の場合
には、この同期化のために「11001100」のパター
ンが数バイト実際のデータの前に付加され通信が
行われている。発生させられるクロツクの１つ
は、ビツトセルの前半に同期化したものであり、
もう一方はビツトセルの後半に同期したものであ
る。
“Ｈ”レベル検出でもつて、データの立ち上がり
を検出し、データの立ち上がりに同期した２つの
クロツクを発生する回路である。本実施例の場合
には、この同期化のために「11001100」のパター
ンが数バイト実際のデータの前に付加され通信が
行われている。発生させられるクロツクの１つ
は、ビツトセルの前半に同期化したものであり、
もう一方はビツトセルの後半に同期したものであ
る。
復号化部１１は、クロツク同期部１０が発生し
たクロツクに基づいて、ビツトセルの前半部分と
後半部分とを、それぞれ別々にデコードする回路
である。マンチエスタ符号認識部１２は、復号化
部１１がデコードしたビツトセルの前半部分の出
力を反転させたものと、ビツトセルの後半部分の
出力とを比較し、一致するときに、マンチエス
タ・デコードデータRDとして、デコード結果を
出力するものである。なお、本実施例において
は、同期保護のために、同期が外れても２ビツト
だけは同期が外れていないとみるようにする２段
の保護回路が付加されている。
たクロツクに基づいて、ビツトセルの前半部分と
後半部分とを、それぞれ別々にデコードする回路
である。マンチエスタ符号認識部１２は、復号化
部１１がデコードしたビツトセルの前半部分の出
力を反転させたものと、ビツトセルの後半部分の
出力とを比較し、一致するときに、マンチエス
タ・デコードデータRDとして、デコード結果を
出力するものである。なお、本実施例において
は、同期保護のために、同期が外れても２ビツト
だけは同期が外れていないとみるようにする２段
の保護回路が付加されている。
次に第４図を参照しつつ、第３図図示回路の動
作を説明する。
作を説明する。
クロツク同期部１０には、別回路でもつて符号
方式に無関係に生成されたクロツク信号CLOCK
を、インバータ２１で反転させた信号Ａが供給さ
れる。この信号Ａは、フリツプフロツプ１３〜１
５の動作クロツクとされる。受信信号のマンチエ
スタ・エンコードデータMRDは、信号Ａのクロ
ツクにより、フリツプフロツプ１３に取り込まれ
る。フリツプフロツプ１３の出力信号Ｂは、第４
図図示の如くになる。次の信号Ａのクロツクによ
り、信号Ｂはフリツプフロツプ１４に取り込ま
れ、フリツプフロツプ１３には、新しいマンチエ
スタ・エンコードデータMRDがセツトされる。
すなわち、フリツプフロツプ１３とフリツプフロ
ツプ１４とは、常に１クロツク分のずれが生じて
いる。
方式に無関係に生成されたクロツク信号CLOCK
を、インバータ２１で反転させた信号Ａが供給さ
れる。この信号Ａは、フリツプフロツプ１３〜１
５の動作クロツクとされる。受信信号のマンチエ
スタ・エンコードデータMRDは、信号Ａのクロ
ツクにより、フリツプフロツプ１３に取り込まれ
る。フリツプフロツプ１３の出力信号Ｂは、第４
図図示の如くになる。次の信号Ａのクロツクによ
り、信号Ｂはフリツプフロツプ１４に取り込ま
れ、フリツプフロツプ１３には、新しいマンチエ
スタ・エンコードデータMRDがセツトされる。
すなわち、フリツプフロツプ１３とフリツプフロ
ツプ１４とは、常に１クロツク分のずれが生じて
いる。
フリツプフロツプ１３の出力とフリツプフロツ
プ１４の出力とは、ナンド回路２３に入力され、
２連続“Ｈ”レベルの検出が行なわれる。すなわ
ち、フリツプフロツプ１３とフリツプフロツプ１
４の出力が、ともに“Ｈ”レベルのときにだけ、
ナンド回路２３の出力は、“Ｌ”レベルとなる。
プ１４の出力とは、ナンド回路２３に入力され、
２連続“Ｈ”レベルの検出が行なわれる。すなわ
ち、フリツプフロツプ１３とフリツプフロツプ１
４の出力が、ともに“Ｈ”レベルのときにだけ、
ナンド回路２３の出力は、“Ｌ”レベルとなる。
フリツプフロツプ１５は、２連続“Ｈ”レベル
検出によるデータの立ち上がりに同期して、信号
Ａのクロツクを1/2分周するためのものである。
フリツプフロツプ１５の否定出力とナンド回路
２３の出力とのアンドを取り込むことにより実現
され、フリツプフロツプ１５の出力信号Ｉは、第
４図図示の如くになる。信号Ａをインバータ２２
によつて反転させたものと、信号Ｉとのアンドを
アンド回路２６によつてとることにより、ビツト
セルの前半に同期したクロツクＣが得られる。ま
た、信号Ａを反転させたものと、フリツプフロツ
プ１５の否定出力とのアンドを、アンド回路２
７によつてとることにより、ビツトセルの後半に
同期したクロツクＤが得られる。
検出によるデータの立ち上がりに同期して、信号
Ａのクロツクを1/2分周するためのものである。
フリツプフロツプ１５の否定出力とナンド回路
２３の出力とのアンドを取り込むことにより実現
され、フリツプフロツプ１５の出力信号Ｉは、第
４図図示の如くになる。信号Ａをインバータ２２
によつて反転させたものと、信号Ｉとのアンドを
アンド回路２６によつてとることにより、ビツト
セルの前半に同期したクロツクＣが得られる。ま
た、信号Ａを反転させたものと、フリツプフロツ
プ１５の否定出力とのアンドを、アンド回路２
７によつてとることにより、ビツトセルの後半に
同期したクロツクＤが得られる。
復号化部１１のフリツプフロツプ１６は、クロ
ツクＣの立ち上がり時に信号Ｂ、すなわち、フリ
ツプフロツプ１３にセツトされたマンチエスタ・
エンコードデータMRDを取り込む。出力信号Ｆ
は、第４図図示の如くになる。また、フリツプフ
ロツプ１７は、ビツトセルの後半のクロツクＤの
立ち上がりで、信号Ｂを取り込む。従つて、フリ
ツプフロツプ１７の出力信号Ｅは、第４図図示の
如くになり、ビツトセル後半のデコードデータを
表わす。フリツプフロツプ１６の出力信号Ｆは、
後半クロツクＤのタイミングで、フリツプフロツ
プ１８に取り込まれる。フリツプフロツプ１８の
出力信号Ｇは、ビツトセルの前半によるデコード
データとなり、第４図図示の如くになる。
ツクＣの立ち上がり時に信号Ｂ、すなわち、フリ
ツプフロツプ１３にセツトされたマンチエスタ・
エンコードデータMRDを取り込む。出力信号Ｆ
は、第４図図示の如くになる。また、フリツプフ
ロツプ１７は、ビツトセルの後半のクロツクＤの
立ち上がりで、信号Ｂを取り込む。従つて、フリ
ツプフロツプ１７の出力信号Ｅは、第４図図示の
如くになり、ビツトセル後半のデコードデータを
表わす。フリツプフロツプ１６の出力信号Ｆは、
後半クロツクＤのタイミングで、フリツプフロツ
プ１８に取り込まれる。フリツプフロツプ１８の
出力信号Ｇは、ビツトセルの前半によるデコード
データとなり、第４図図示の如くになる。
マンチエスタ符号認識部１２は、イクスクルー
シブ・オア回路２９によつて、信号Ｅと信号Ｇと
の排他的論理和をとる。ビツトセルの後半部によ
るデコード結果と、前半部によるデコード結果と
が一致していれば、イクスクルーシブ・オア回路
２９の出力信号Ｈは、“Ｌ”レベルとなる。これ
によつて、入力受信信号がマンチエスタ符号則に
反していないかどうかのチエツクがなされること
になる。
シブ・オア回路２９によつて、信号Ｅと信号Ｇと
の排他的論理和をとる。ビツトセルの後半部によ
るデコード結果と、前半部によるデコード結果と
が一致していれば、イクスクルーシブ・オア回路
２９の出力信号Ｈは、“Ｌ”レベルとなる。これ
によつて、入力受信信号がマンチエスタ符号則に
反していないかどうかのチエツクがなされること
になる。
信号Ｈは、ビツトセルの後半クロツクＤのタイ
ミングでフリツプフロツプ１９に取り込まれ、次
のクロツクＤでフリツプフロツプ１９の内容がフ
リツプフロツプ２０に移される。ナンド回路２４
によつて、フリツプフロツプ１９の出力とフリツ
プフロツプ２０の出力とが、ともに“Ｈ”レベル
でないかどうかのチエツクが行なわれる。ともに
“Ｈ”レベルでないときに、データイネブール信
号Ｊが“Ｈ”レベルになり、アンド回路２８を介
して、マンチエスタ・デコードデータRDが出力
される。なお、この同期保護のためのフリツプフ
ロツプ１９および２０は、必ずしも必要ではな
く、また必要に応じて２段以上設けるようにして
もよい。
ミングでフリツプフロツプ１９に取り込まれ、次
のクロツクＤでフリツプフロツプ１９の内容がフ
リツプフロツプ２０に移される。ナンド回路２４
によつて、フリツプフロツプ１９の出力とフリツ
プフロツプ２０の出力とが、ともに“Ｈ”レベル
でないかどうかのチエツクが行なわれる。ともに
“Ｈ”レベルでないときに、データイネブール信
号Ｊが“Ｈ”レベルになり、アンド回路２８を介
して、マンチエスタ・デコードデータRDが出力
される。なお、この同期保護のためのフリツプフ
ロツプ１９および２０は、必ずしも必要ではな
く、また必要に応じて２段以上設けるようにして
もよい。
(F) 発明の効果
以上説明した如く本発明によれば、マンチエス
タ符号の復号化にあたつて、同期はずれの検出お
よび伝送路エラーの検出が可能になり、確実な復
号化が可能になる。また、データの区切りも検出
でき、パフオーマンスを向上させ、信頼性を向上
させることができる。
タ符号の復号化にあたつて、同期はずれの検出お
よび伝送路エラーの検出が可能になり、確実な復
号化が可能になる。また、データの区切りも検出
でき、パフオーマンスを向上させ、信頼性を向上
させることができる。
第１図はマンチエスタ符号側の説明図、第２図
は従来提案されているマンチエスタ符号復号化回
路の例、第３図は本発明の一実施例構成、第４図
は第３図図示実施例の動作を説明するためのタイ
ムチヤートを示す。 図中、１０はクロツク同期部、１１は復号化
部、１２はマンチエスタ符号認識部を表わす。
は従来提案されているマンチエスタ符号復号化回
路の例、第３図は本発明の一実施例構成、第４図
は第３図図示実施例の動作を説明するためのタイ
ムチヤートを示す。 図中、１０はクロツク同期部、１１は復号化
部、１２はマンチエスタ符号認識部を表わす。
Claims (1)
- 【特許請求の範囲】 １ マンチエスタ符号則によるエンコードデータ
の復号化回路において、 データの前に、同期化のための所定パターンが
繰り返し付加されて送られてくる信号におけるデ
ータの開始を検出し、ビツトセルの前半に同期し
た第１のクロツクおよびビツトセルの後半に同期
した第２のクロツクを生成するクロツク同期部１
０と、 上記第１のクロツクに基づいてビツトセルの前
半部分をデコードする第１のデコード手段１６お
よび上記第２のクロツクに基づいてビツトセルの
後半部分をデコードする第２のデコード手段１７
を有する復号化部１１と、 上記ビツトセルの前半部分および後半部分をそ
れぞれ上記第１のデコード手段および上記第２の
デコード手段によつてデコードした結果のいずれ
か一方を反転出力させ、他方の非反転出力と比較
し、一致するときにマンチエスタデコードデータ
として、非反転出力結果を出力するマンチエスタ
符号認識部１２と をそなえたことを特徴とするマンチエスタ符号復
号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225379A JPS59115648A (ja) | 1982-12-22 | 1982-12-22 | マンチエスタ符号復号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225379A JPS59115648A (ja) | 1982-12-22 | 1982-12-22 | マンチエスタ符号復号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59115648A JPS59115648A (ja) | 1984-07-04 |
| JPH0129339B2 true JPH0129339B2 (ja) | 1989-06-09 |
Family
ID=16828424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57225379A Granted JPS59115648A (ja) | 1982-12-22 | 1982-12-22 | マンチエスタ符号復号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59115648A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154321A (ja) * | 1984-12-27 | 1986-07-14 | Hitachi Ltd | 復号化回路 |
| US4881059A (en) * | 1987-04-30 | 1989-11-14 | American Telephone And Telegraph Company | Manchester code receiver |
| JP2562682B2 (ja) * | 1988-12-05 | 1996-12-11 | 株式会社小松製作所 | シリアルデータ通信システムにおけるエラー検出方式 |
| DE4024593A1 (de) * | 1990-08-02 | 1992-03-05 | Sgs Thomson Microelectronics | Verfahren und vorrichtung zur demodulation eines biphasenmodulierten signals |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503563A (ja) * | 1973-05-12 | 1975-01-14 | ||
| JPS5255462A (en) * | 1975-10-31 | 1977-05-06 | Toshiba Corp | Signal converter |
-
1982
- 1982-12-22 JP JP57225379A patent/JPS59115648A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503563A (ja) * | 1973-05-12 | 1975-01-14 | ||
| JPS5255462A (en) * | 1975-10-31 | 1977-05-06 | Toshiba Corp | Signal converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59115648A (ja) | 1984-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4766602A (en) | Synchronizing signal decoding | |
| US4581741A (en) | Error detection apparatus for data dependent coding circuitry | |
| JPH0455010B2 (ja) | ||
| JPH0129339B2 (ja) | ||
| US5063575A (en) | Apparatus and method for proper byte alignment in an encoder/decoder | |
| JPS6029068A (ja) | 伝送誤り検出方式 | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| JPH03184446A (ja) | マンチェスタ符号復号化回路 | |
| JP2586073B2 (ja) | フレーム同期化方法 | |
| JPH0152937B2 (ja) | ||
| RU2168270C2 (ru) | Способ кодирования цифровых сигналов и устройство для его осуществления | |
| JPS5894253A (ja) | 符号誤り検出方式 | |
| JPS5869151A (ja) | 復号化回路 | |
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| JPH05122203A (ja) | マンチエスタコード受信回路 | |
| KR0149720B1 (ko) | 맨체스터 디코더 | |
| JPH08125696A (ja) | バイフェーズ符号復号回路 | |
| JPS61111033A (ja) | フレ−ム同期方式 | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JPS61129947A (ja) | 符号誤り検出回路 | |
| CN116961866A (zh) | 一种容错同步时钟传输系统 | |
| JPS61131655A (ja) | サ−ビス符号插入制御方式 | |
| JPH0531973B2 (ja) | ||
| JPH0345948B2 (ja) | ||
| JP2003188730A (ja) | Ｃｍｉ符号の符号化および復号化方法、ｃｍｉ符号化回路、およびｃｍｉ復号化回路 |