JPS5869151A - 復号化回路 - Google Patents
復号化回路Info
- Publication number
- JPS5869151A JPS5869151A JP56168152A JP16815281A JPS5869151A JP S5869151 A JPS5869151 A JP S5869151A JP 56168152 A JP56168152 A JP 56168152A JP 16815281 A JP16815281 A JP 16815281A JP S5869151 A JPS5869151 A JP S5869151A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization word
- pulse train
- bit pattern
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はバイフェーズ符号の復号化回路に関するもの
である。
である。
原符号がビット周期Ｔで論理Ａ（但し人は論理「１」又
は論理「０」のいずれか）の１ビツトの符号であるとき
、この原符号をビット周期ηで論理ｈＫ（又はＡＡ）の
２ビツトの符号に変換したものをパイフェーズ符号とい
う。パイフェーズ符号では同−論理が連続する最大時間
がＴとなり、原符号がどのようなビットパターンであっ
てもこれをパイフェーズ符号に変換するとそのバイフエ
−ズ符号系列から周期Ｔ／２のノ（ルス列を抽出するこ
とが容易と々す、かつ信号の最低周波数成分２５１１／
′ｒとなるので、低い周波数領域が遮断される回路を通
しても信号波形の受ける歪が比較的少ないため、「０」
又は「１」の同−論理のビットが多数連続するビットパ
ターンとなることがある原符号を伝送するときは、これ
をバイフェーズ符号として伝送する。
は論理「０」のいずれか）の１ビツトの符号であるとき
、この原符号をビット周期ηで論理ｈＫ（又はＡＡ）の
２ビツトの符号に変換したものをパイフェーズ符号とい
う。パイフェーズ符号では同−論理が連続する最大時間
がＴとなり、原符号がどのようなビットパターンであっ
てもこれをパイフェーズ符号に変換するとそのバイフエ
−ズ符号系列から周期Ｔ／２のノ（ルス列を抽出するこ
とが容易と々す、かつ信号の最低周波数成分２５１１／
′ｒとなるので、低い周波数領域が遮断される回路を通
しても信号波形の受ける歪が比較的少ないため、「０」
又は「１」の同−論理のビットが多数連続するビットパ
ターンとなることがある原符号を伝送するときは、これ
をバイフェーズ符号として伝送する。
このようなバイフェーズ符号から電符号に復号する復号
化回路としては、従来第１図に示すものがあった。第１
図において（１１Ｆｉ〜分周器、（２）は位相切換器、
（３）は符号検出器である。
化回路としては、従来第１図に示すものがあった。第１
図において（１１Ｆｉ〜分周器、（２）は位相切換器、
（３）は符号検出器である。
また第２図は第１図の回路の各部の波形を示す波形図で
、第２図（ａ）、 （ｂ）、 （ｃ）、 （ｄ）は第１
図にａ。
、第２図（ａ）、 （ｂ）、 （ｃ）、 （ｄ）は第１
図にａ。
ｂ ＊ ｅ ＊ ｄで示す各信号の波形を表す。
第２図の最上部の数字１．０は原符号の各ビットの論理
ｒｌＪ、ｒｏ ｌを示し、第２図の縦の点線間の時間間
隔がＴでこの間に１ビツトの原符号が入るものとする。
ｒｌＪ、ｒｏ ｌを示し、第２図の縦の点線間の時間間
隔がＴでこの間に１ビツトの原符号が入るものとする。
第２図に示す例ではビット周期Ｔ論理人の１ビツトの原
符号がビット周期Ｔ／２論理ＡＡの２ビツトのバイフェ
ーズ符号に変換されこれが伝送され信号ａとして符号検
出器（３）に入力される。信号ａからＴ／２の繰返し周
期のパルスを抽出しこれを信号ｐとして一分周器（１）
に入力し、一分周器（１）の出力として繰返し周期Ｔ１
相互の位相差Ｔ／２のパルス列す、Ｃを得る。パルス列
すを仮に第１のパルス列と称し、パルス列Ｃを仮に第２
のパルス列と称することにする。パルス列す。
符号がビット周期Ｔ／２論理ＡＡの２ビツトのバイフェ
ーズ符号に変換されこれが伝送され信号ａとして符号検
出器（３）に入力される。信号ａからＴ／２の繰返し周
期のパルスを抽出しこれを信号ｐとして一分周器（１）
に入力し、一分周器（１）の出力として繰返し周期Ｔ１
相互の位相差Ｔ／２のパルス列す、Ｃを得る。パルス列
すを仮に第１のパルス列と称し、パルス列Ｃを仮に第２
のパルス列と称することにする。パルス列す。
Ｃが位相切換器（２）に入力され位相切換器（２）の出
力のパルス列によって符号検出器（３）における゛符号
−出が行われる。
力のパルス列によって符号検出器（３）における゛符号
−出が行われる。
ところでパルス列す、Ｃは一分周器（１）によって発生
するためどちらのパルス列が周期Ｔの前半に来るかが定
まらない。第２図に示す例ではパルス列すが周期Ｔの前
半に来てパルス列Ｃが後半に来ているので、パルス列す
の点での信号論理が「０」で次のパルス列００点での信
号論理がｒｌＪであれば原符号の論理は「１」であり、
パルス列すの点での信号論理が「１」で次のパルス列Ｃ
の点での信号論理が「０」であれば原符号の論理は「０
」であるとして検出し、第２図（ｄ） Ｋ示すような出
力を符号検出器（３）の出力ｄとして得ることができる
。
するためどちらのパルス列が周期Ｔの前半に来るかが定
まらない。第２図に示す例ではパルス列すが周期Ｔの前
半に来てパルス列Ｃが後半に来ているので、パルス列す
の点での信号論理が「０」で次のパルス列００点での信
号論理がｒｌＪであれば原符号の論理は「１」であり、
パルス列すの点での信号論理が「１」で次のパルス列Ｃ
の点での信号論理が「０」であれば原符号の論理は「０
」であるとして検出し、第２図（ｄ） Ｋ示すような出
力を符号検出器（３）の出力ｄとして得ることができる
。
もし、周期Ｔの後半にパルス列すが来てその次のパルス
列Ｃが次の周期Ｔの前半に来る場合には、第２図（ａ）
から明らかなようにパルス列すの時点の信号論理とその
次のパルス列Ｃの時点の信号論理とは一致することがあ
る。このような一致は原符号の論理が「１」から「０」
へ又は「０」から「１」へ変化する時点において発生す
る。このような一致が検出されると符号検出器（３）か
らの切俟信号によって位相切換器（２）においてパルス
列ｂ ｅ ｅの出力を入れかえる。これＫより符号検出
器（３）からは正しい符号ｄが出力される。
列Ｃが次の周期Ｔの前半に来る場合には、第２図（ａ）
から明らかなようにパルス列すの時点の信号論理とその
次のパルス列Ｃの時点の信号論理とは一致することがあ
る。このような一致は原符号の論理が「１」から「０」
へ又は「０」から「１」へ変化する時点において発生す
る。このような一致が検出されると符号検出器（３）か
らの切俟信号によって位相切換器（２）においてパルス
列ｂ ｅ ｅの出力を入れかえる。これＫより符号検出
器（３）からは正しい符号ｄが出力される。
従来の復号化回路は以上のように構成されているので、
原符号において「１」からｒＯＪ、ｒＯ」から「１」へ
の変換点が少い場合には第１のパルス列すと第２のパル
ス列Ｃとが逆転していることを検出することが困難とな
り、また第１のパルス列すと第２のパルス列Ｃの順序が
正常であっても、符暑誤りが発生するとこれをパルス列
す、ｃの順序の誤りによるものであると誤判断してパル
ス列す、ｃの順序を逆転することがあるという欠点があ
った。
原符号において「１」からｒＯＪ、ｒＯ」から「１」へ
の変換点が少い場合には第１のパルス列すと第２のパル
ス列Ｃとが逆転していることを検出することが困難とな
り、また第１のパルス列すと第２のパルス列Ｃの順序が
正常であっても、符暑誤りが発生するとこれをパルス列
す、ｃの順序の誤りによるものであると誤判断してパル
ス列す、ｃの順序を逆転することがあるという欠点があ
った。
この発明は、上記のよ、うな従来のものの欠点を除去す
るため罠なされたもので、同期語のビットパターンを利
用してこのビットパターンを正しく検出した方のパルス
列をサンプリングパルスとして選択することにより、確
実かつ簡易にバイフェーズ符号を復号できる復号化回路
を提供することを目的としている。
るため罠なされたもので、同期語のビットパターンを利
用してこのビットパターンを正しく検出した方のパルス
列をサンプリングパルスとして選択することにより、確
実かつ簡易にバイフェーズ符号を復号できる復号化回路
を提供することを目的としている。
以下この発明の実施例を図について説明する。
第３図はこの発明の一実施例を示すブロック図であって
、図において（１） ＊ ａ ｅ ｂ ＊ ｃ及びｐは
第１図の同一符号と同一部分又は同一信号を示し、（４
）Ｆｉ筑ｉのフリップフロップ、（５）は第２のフリッ
プフロップ、ｆ６）Ｆｉ第１の同期語検出回路、（７）
は第２の同期語検出回路、（８）は第１の単安定フリッ
プフロップ、（９）ｉｉ第２の単安定フリップフロップ
、（１０。
、図において（１） ＊ ａ ｅ ｂ ＊ ｃ及びｐは
第１図の同一符号と同一部分又は同一信号を示し、（４
）Ｆｉ筑ｉのフリップフロップ、（５）は第２のフリッ
プフロップ、ｆ６）Ｆｉ第１の同期語検出回路、（７）
は第２の同期語検出回路、（８）は第１の単安定フリッ
プフロップ、（９）ｉｉ第２の単安定フリップフロップ
、（１０。
Ｑｌ）はそれぞれＡＮＤゲート、（２）はＯＲゲートで
ある。
ある。
またｄ ａ ｅはそれぞれフリップフロップ（４） 、
（５）の出力信号、ｆｌｇはそれぞれ同期語検出回路
（６）。
（５）の出力信号、ｆｌｇはそれぞれ同期語検出回路
（６）。
（７）の出力信号、ｈ、ｉはそれぞれ単安定７リツプフ
ロツプ（８） 、 （９）の出力信号、（ｊ）はＯＲゲ
ート（２）の出力信号を示す。
ロツプ（８） 、 （９）の出力信号、（ｊ）はＯＲゲ
ート（２）の出力信号を示す。
また第４図は第３図の回路の各部の波形を示す波形図で
第４図（ａ）〜（ｊ）は第３図にａ −ｊで示す各信号
の波形を表す。
第４図（ａ）〜（ｊ）は第３図にａ −ｊで示す各信号
の波形を表す。
次に第４図を用いて第３図に示す回路の動作を説明する
。第４図においても最上部の数字１．０は原符号の各ビ
ットの論理ｒｌＪ、ｒＯＪを示し同期語のビットパター
ンはｒｌｌｏｌＪであるとする。このような原符号系列
をバイフェーズ符号系列に変換すると第４図（ａ） Ｋ
示すとおりになる。
。第４図においても最上部の数字１．０は原符号の各ビ
ットの論理ｒｌＪ、ｒＯＪを示し同期語のビットパター
ンはｒｌｌｏｌＪであるとする。このような原符号系列
をバイフェーズ符号系列に変換すると第４図（ａ） Ｋ
示すとおりになる。
匂分局器（１）の出力は第４図（ｂ） 、 （ｃ）に示
すようになる。信号すが周期Ｔの後半に入るか信号Ｃが
周期Ｔの後半に入るかは不定であるので両方の場合を実
線と点線とで示しである。
すようになる。信号すが周期Ｔの後半に入るか信号Ｃが
周期Ｔの後半に入るかは不定であるので両方の場合を実
線と点線とで示しである。
以下実線の場合について説明する。
フリップフロップ（４） 、 （５）の信号入力端子り
にはＣがそれぞれクロック入力端子Ｃに入力される時点
での入力端子りにおける信号論理がセットされる。した
がって、第１、第２のフリップフロップ（４） 、 （
５）の出方端子Ｑの信号波形は第４図（ｄ） 、 （ｅ
）に示すとおりになる。第４図に示すとおり実線の場合
は信号ｄは同期語のビットパターｙｒｌ１０１Ｊとなり
信号ｅｎｄこのビットパターンにならない。
にはＣがそれぞれクロック入力端子Ｃに入力される時点
での入力端子りにおける信号論理がセットされる。した
がって、第１、第２のフリップフロップ（４） 、 （
５）の出方端子Ｑの信号波形は第４図（ｄ） 、 （ｅ
）に示すとおりになる。第４図に示すとおり実線の場合
は信号ｄは同期語のビットパターｙｒｌ１０１Ｊとなり
信号ｅｎｄこのビットパターンにならない。
したがって第１の同期語検出回路（６）から合致信号ｆ
（第４図（ｒ） ）が出方され、第１の単安定フリップ
フロップ（８）がセットされその端子。の信号ｈ（第４
図（ｈ））が論理「１」となり、信号ｄが信号ｊ（第４
図（ｊ））として出方される。
（第４図（ｒ） ）が出方され、第１の単安定フリップ
フロップ（８）がセットされその端子。の信号ｈ（第４
図（ｈ））が論理「１」となり、信号ｄが信号ｊ（第４
図（ｊ））として出方される。
また信号す、ｃが第４図点線で示すような関係位相にあ
れば第４図に点線で示す経過となって信号ｅが同期語の
ビットパターンと一致し、したがって信号ｅが信号ｊと
して出方される。
れば第４図に点線で示す経過となって信号ｅが同期語の
ビットパターンと一致し、したがって信号ｅが信号ｊと
して出方される。
すなわち、信号ｂ ｅ ｅの位相°関係がどのようにな
っていても合致信号を出方した同期語検出回路に対応す
るフリップフロップのクロック久方がバ −イフエーズ
符号系列の復号に対するサンプリングパルスとして用い
られ正しい位相でサンプリングが行われる。
っていても合致信号を出方した同期語検出回路に対応す
るフリップフロップのクロック久方がバ −イフエーズ
符号系列の復号に対するサンプリングパルスとして用い
られ正しい位相でサンプリングが行われる。
同期語検出回路は時分割多重伝送においてはフレーム同
期のために必要な回路であり、同期語のビットパターン
は同期語検出回路において小数のビットに符号誤りを生
じた場合においても検出できるようなビットパターンに
定められている。このように、他の目的のために既に設
けられている同期語検出回路を第３図に示すようにバイ
フェーズ符号の復号化に兼用すれば、復号化回路を簡易
化してかつ復号動作を確実にすることができる。
期のために必要な回路であり、同期語のビットパターン
は同期語検出回路において小数のビットに符号誤りを生
じた場合においても検出できるようなビットパターンに
定められている。このように、他の目的のために既に設
けられている同期語検出回路を第３図に示すようにバイ
フェーズ符号の復号化に兼用すれば、復号化回路を簡易
化してかつ復号動作を確実にすることができる。
従来用いられている符号検出器（３）は符号ビットの前
半と後半の両方のビットが正しく受信されていなければ
正しく復号できないが、この発明では同期語が検出され
るビットだけ正しければ、他は誤って受信されていても
正しく復号できる。
半と後半の両方のビットが正しく受信されていなければ
正しく復号できないが、この発明では同期語が検出され
るビットだけ正しければ、他は誤って受信されていても
正しく復号できる。
なお、上記実施例においてバイフェーズ符号は論理への
１ビツトの原符号を論理ＡＡの２ビツトに変換したもの
として説明したが、論理ＡＡの２ビツトに変換する場合
も同様であり、論理ＡＡの後半のビットを検出して同期
語のビットパターンを反転したビットパターンに合致し
たとき合致信号を出力することもできるし、論理Ａ】の
信号をインバータにより論理ＡＡの信号に変換してこれ
を第３図の信号ａとすることもできる。
１ビツトの原符号を論理ＡＡの２ビツトに変換したもの
として説明したが、論理ＡＡの２ビツトに変換する場合
も同様であり、論理ＡＡの後半のビットを検出して同期
語のビットパターンを反転したビットパターンに合致し
たとき合致信号を出力することもできるし、論理Ａ】の
信号をインバータにより論理ＡＡの信号に変換してこれ
を第３図の信号ａとすることもできる。
また、この発明は連続的にデータを伝送する伝送系にお
いても、パース） （ｂｕｒｓｔ ）的にデータを伝送
する伝送系においても、データの前頭部に付加される前
置語の中に同期語を含む伝送系であれば同様に適用する
ことができる。
いても、パース） （ｂｕｒｓｔ ）的にデータを伝送
する伝送系においても、データの前頭部に付加される前
置語の中に同期語を含む伝送系であれば同様に適用する
ことができる。
以上のように１この発明によれば同期語を検出する同期
語検出回路を用いてバイフェーズ符号の復号を行うので
、確実な復号動作が得られがっ復号化回路が簡易化され
る。
語検出回路を用いてバイフェーズ符号の復号を行うので
、確実な復号動作が得られがっ復号化回路が簡易化され
る。
第１図は従来の回路を示すブロック図、第２図は第１図
の回路の各部の波形を示す波形図、第３図はこの発明の
一実施例を示すブロック図、第４図は・第３図の回路の
各部の波形を示す波形図である。 （１）・・・電分局器、（４）・・・第１のフリップフ
ロップ、（５）・・・第２のフリップフロップ、（６）
・・・第１の同期語検出回路、（７）−・・第２の同期
語検出回路、（８）・・・第１の単安定フリップフロッ
プ、（９）・・・第２の単安定フリップフロップ、α０
、０１）・・・ＡＮＤゲート、（２）・・・ＯＲゲー
ト。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − 第＋ｍ 第２図 第３図 第４図
の回路の各部の波形を示す波形図、第３図はこの発明の
一実施例を示すブロック図、第４図は・第３図の回路の
各部の波形を示す波形図である。 （１）・・・電分局器、（４）・・・第１のフリップフ
ロップ、（５）・・・第２のフリップフロップ、（６）
・・・第１の同期語検出回路、（７）−・・第２の同期
語検出回路、（８）・・・第１の単安定フリップフロッ
プ、（９）・・・第２の単安定フリップフロップ、α０
、０１）・・・ＡＮＤゲート、（２）・・・ＯＲゲー
ト。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − 第＋ｍ 第２図 第３図 第４図
Claims (1)
- 伝送すべきデータの前頭部に所定のビットパターンの同
期語を付加した送信データを１ビツトの周期Ｔの符号で
構成しこれをバイ７工−ズ符号化して伝送する場合の復
号化−１路において、伝送されたパイフェーズ符妥系列
から周期Ｔの第１のパルス列とこの第１のパルス列との
間にＴ／２の位相差を有する周期Ｔの第２のパルス列を
発生する手段と、上記バイフェーズ符号系列を信号入力
とし上記第１のパルス列をクロック入力とする第１のフ
リップフロップと、上記バイフェーズ符号系列を信号入
力とし上記第２のパルス列をクロック入力とする第２の
フリップフロップと、上記第１のフリップフロップの出
力が上記同期語のビットパターン又はそれを反転したビ
ットパターンに合致したとき合致信号を出力する第１の
同期語検出回路と、上記第２の７リツプフロツプの出力
が上記同期語のビットパターン又はそれを反転したビッ
トパターンに合致したとき合致信号を出力する第２の同
期語検出回路と、この第２の同期語検出回路又は上記第
１の同期語検定回路のうち合致信号を出力した方に対応
するフリップフロップのクロック入力を上記バイフェー
ズ符号系列に対するサンプリングパルスとして選択する
手段とを備えたことを特徴とする復号化回路、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168152A JPS5869151A (ja) | 1981-10-21 | 1981-10-21 | 復号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168152A JPS5869151A (ja) | 1981-10-21 | 1981-10-21 | 復号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5869151A true JPS5869151A (ja) | 1983-04-25 |
| JPH0141056B2 JPH0141056B2 (ja) | 1989-09-01 |
Family
ID=15862778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56168152A Granted JPS5869151A (ja) | 1981-10-21 | 1981-10-21 | 復号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5869151A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276938A (ja) * | 1986-02-01 | 1987-12-01 | Iwatsu Electric Co Ltd | デイジタル同期回路 |
-
1981
- 1981-10-21 JP JP56168152A patent/JPS5869151A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276938A (ja) * | 1986-02-01 | 1987-12-01 | Iwatsu Electric Co Ltd | デイジタル同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0141056B2 (ja) | 1989-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3980825A (en) | System for the transmission of split-phase Manchester coded bivalent information signals | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| JPS60149247A (ja) | ２進デ−タ伝送方法 | |
| US4748643A (en) | Start bit detecting circuit | |
| US4442528A (en) | Pulse communication method and system using CMI to 3-level CMI conversion | |
| JPS63296425A (ja) | 通信方法及び符号化装置 | |
| US4503546A (en) | Pulse signal transmission system | |
| US4675545A (en) | Wave shaping apparatus for eliminating pulse width distortion | |
| US3988729A (en) | Differential pulse code modulation | |
| JPS5869151A (ja) | 復号化回路 | |
| US3436730A (en) | Method of detecting and correcting an error in polarity change in a data transmission system | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| US4255813A (en) | Dicode transmission system | |
| JPH0129339B2 (ja) | ||
| US4530094A (en) | Coding for odd error multiplication in digital systems with differential coding | |
| JPS61239740A (ja) | 同期信号検出装置 | |
| JPH01292927A (ja) | データ伝送方式 | |
| RU2168270C2 (ru) | Способ кодирования цифровых сигналов и устройство для его осуществления | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| SU826560A1 (ru) | Декодирующее устройство | |
| JPS60194649A (ja) | 制御信号伝送装置 | |
| JPH0137890B2 (ja) | ||
| JPS5814104B2 (ja) | 情報伝送方式 | |
| JPH0345948B2 (ja) |