JPH0137890B2 - - Google Patents
Info
- Publication number
- JPH0137890B2 JPH0137890B2 JP56163880A JP16388081A JPH0137890B2 JP H0137890 B2 JPH0137890 B2 JP H0137890B2 JP 56163880 A JP56163880 A JP 56163880A JP 16388081 A JP16388081 A JP 16388081A JP H0137890 B2 JPH0137890 B2 JP H0137890B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- synchronization word
- pulse train
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000002051 biphasic effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
この発明は符号伝送装置に関するもので、特に
低い周波数成分における伝送損失が大きい伝送路
に適した符号伝送装置に関するものである。
低い周波数成分における伝送損失が大きい伝送路
に適した符号伝送装置に関するものである。
従来、この種の装置として第１図に示すものが
あつた。図において１はバイフエーズ符号化回
路、２は変調器、３は伝送路、４は復調器、５は
１／２分周器、６は位相切換器、７は符号検出器
である。
あつた。図において１はバイフエーズ符号化回
路、２は変調器、３は伝送路、４は復調器、５は
１／２分周器、６は位相切換器、７は符号検出器
である。
第２図は第１図の各部の波形を示す波形図で、
第２図ａ，ｂ，ｃ，ｄ，ｅは第１図にａ，ｂ，
ｃ，ｄ，ｅで示す各信号の波形を表す。
第２図ａ，ｂ，ｃ，ｄ，ｅは第１図にａ，ｂ，
ｃ，ｄ，ｅで示す各信号の波形を表す。
次に第２図を用いて第１図の回路の動作を説明
する。第２図において縦の点線間の時間間隔がＴ
でこの間に原符号として１ビツトのNRZ（non―
return to zero）符号が入るものとする。第２図
ｅは送出しようとする送信データを示し１ビツト
の周期がＴのNRZ符号で構成される。この１ビ
ツトのNRZ符号の論理をＡとする。（Ａは「Ｈ」
又は「Ｌ」のいずれかである）バイフエーズ符号
化回路１は周期Ｔ論理Ａの１ビツトのNRZ符号
を入力し、周期Ｔ／２、論理Ａ又はＡ（第２
図の場合はＡである）の２ビツトのNRZ符号
を出力するのでバイフエーズ符号化回路１の出力
は第２図ａに示す波形となり、変調器２、伝送路
３、復調器４を経て復調器４の出力ａも、伝送に
よる歪みや時間遅れを無視して考えれば第２図ａ
に示すとおりになる。この波形が符号検出器７に
入力され、また一方ではこの波形から周期Ｔ／２
のパルス列を発生して分周器５に入力する。分周
器５はＴ／２のパルス列から互にＴ／２の位相差
を有する周期Ｔのパルス列ｂ，ｃを発生する。位
相切換器６はパルス列ｂ，ｃを切換えて出力し符
号検出器７において符号検出を行う。
する。第２図において縦の点線間の時間間隔がＴ
でこの間に原符号として１ビツトのNRZ（non―
return to zero）符号が入るものとする。第２図
ｅは送出しようとする送信データを示し１ビツト
の周期がＴのNRZ符号で構成される。この１ビ
ツトのNRZ符号の論理をＡとする。（Ａは「Ｈ」
又は「Ｌ」のいずれかである）バイフエーズ符号
化回路１は周期Ｔ論理Ａの１ビツトのNRZ符号
を入力し、周期Ｔ／２、論理Ａ又はＡ（第２
図の場合はＡである）の２ビツトのNRZ符号
を出力するのでバイフエーズ符号化回路１の出力
は第２図ａに示す波形となり、変調器２、伝送路
３、復調器４を経て復調器４の出力ａも、伝送に
よる歪みや時間遅れを無視して考えれば第２図ａ
に示すとおりになる。この波形が符号検出器７に
入力され、また一方ではこの波形から周期Ｔ／２
のパルス列を発生して分周器５に入力する。分周
器５はＴ／２のパルス列から互にＴ／２の位相差
を有する周期Ｔのパルス列ｂ，ｃを発生する。位
相切換器６はパルス列ｂ，ｃを切換えて出力し符
号検出器７において符号検出を行う。
ところでパルス列ｂ，ｃは分周器５によつて発
生するため、どちらのパルス列が周期Ｔの前半に
来るかが定まらない。第２図に示す例ではパルス
列ｂが周期Ｔの前半に来てパルス列ｃが後半に来
ているので、パルス列ｂの点での信号論理が
「Ｌ」で次のパルス列ｃの点での信号論理が「Ｈ」
であればその信号論理は「Ｈ」であり、パルス列
ｂの点での信号論理が「Ｈ」で次のパルス列ｃの
点での信号論理が「Ｌ」であればその信号論理は
「Ｌ」であるとして検出し、第２図ｄに示すよう
な出力を符号検出器７の出力として得ることがで
きる。この場合、パルス列ｂの点での信号論理と
次のパルス列ｃの点での信号論理が同一であれば
エラーであると判定することができる。それは、
周期Ｔ論理Ａの１ビツトを周期Ｔ／２論理Ａの
２ビツトにして送出しているので周期Ｔの前半と
後半とが同一論理になることはないからである。
このことにより符号誤りを除去することができ
る。しかし、先に述べたとおり、周期Ｔの前半に
パルス列ｂが来るとは限らない。もし周期Ｔの後
半にパルス列ｂが来てその次のパルス列ｃが次の
周期の前半に来るとすれば、第２図ａから明らか
なようにパルス列ｂの時点の信号論理とその次の
パルス列ｃの時点の信号論理とは一致することが
ある。このような一致が検出されると、符号検出
器７からの切換信号によつて位相切換器６におい
てパルス列ｂ，ｃの出力を入れかえる。
生するため、どちらのパルス列が周期Ｔの前半に
来るかが定まらない。第２図に示す例ではパルス
列ｂが周期Ｔの前半に来てパルス列ｃが後半に来
ているので、パルス列ｂの点での信号論理が
「Ｌ」で次のパルス列ｃの点での信号論理が「Ｈ」
であればその信号論理は「Ｈ」であり、パルス列
ｂの点での信号論理が「Ｈ」で次のパルス列ｃの
点での信号論理が「Ｌ」であればその信号論理は
「Ｌ」であるとして検出し、第２図ｄに示すよう
な出力を符号検出器７の出力として得ることがで
きる。この場合、パルス列ｂの点での信号論理と
次のパルス列ｃの点での信号論理が同一であれば
エラーであると判定することができる。それは、
周期Ｔ論理Ａの１ビツトを周期Ｔ／２論理Ａの
２ビツトにして送出しているので周期Ｔの前半と
後半とが同一論理になることはないからである。
このことにより符号誤りを除去することができ
る。しかし、先に述べたとおり、周期Ｔの前半に
パルス列ｂが来るとは限らない。もし周期Ｔの後
半にパルス列ｂが来てその次のパルス列ｃが次の
周期の前半に来るとすれば、第２図ａから明らか
なようにパルス列ｂの時点の信号論理とその次の
パルス列ｃの時点の信号論理とは一致することが
ある。このような一致が検出されると、符号検出
器７からの切換信号によつて位相切換器６におい
てパルス列ｂ，ｃの出力を入れかえる。
伝送路３の特性によつて伝送歪が発生し、バイ
フエーズ符号化回路１の出力では第２図ａに示す
ような矩形波であつた信号も、復調器４の出力点
では歪んだ波形になる。
フエーズ符号化回路１の出力では第２図ａに示す
ような矩形波であつた信号も、復調器４の出力点
では歪んだ波形になる。
第３図は伝送路３よつて歪みを受けた符号ビツ
トの形状の例を示すアイパターン図であるが、伝
送路３による歪は高周波成分の遮断によるものと
低周波成分の遮断によるものとがあり、高周波成
分の遮断による歪のために起る符号誤りを防止す
るためには、周期Ｔ／２の値を伝送路３の特性に
応じて決定しなければならぬこと従来よく知られ
ている所である。一方、低周波成分の遮断によつ
ては信号のサグ（sag）が発生し、このため符号
誤りを生ずることがある。サグは信号が同一論理
である時間が長ければ大きくなり、第１図の回路
ではこの時間が周期Ｔを超すことがないが、それ
でも低周波成分の遮断が相当高い周波数領域にま
で及ぶ伝送路ではサグによつて符号誤りを発生す
るおそれがある。また、バイフエーズ符号化回路
１によつて発生した信号に対するサグの影響は、
周期Ｔの前半よりも後半のビツトにおける方が少
ない。それは周期Ｔの前半のビツトはその一つの
前の周期Ｔの後半のビツトと同一論理になること
があるが、周期Ｔの後半のビツトはその前半のビ
ツトに対し必ず論理が反転するからである。
トの形状の例を示すアイパターン図であるが、伝
送路３による歪は高周波成分の遮断によるものと
低周波成分の遮断によるものとがあり、高周波成
分の遮断による歪のために起る符号誤りを防止す
るためには、周期Ｔ／２の値を伝送路３の特性に
応じて決定しなければならぬこと従来よく知られ
ている所である。一方、低周波成分の遮断によつ
ては信号のサグ（sag）が発生し、このため符号
誤りを生ずることがある。サグは信号が同一論理
である時間が長ければ大きくなり、第１図の回路
ではこの時間が周期Ｔを超すことがないが、それ
でも低周波成分の遮断が相当高い周波数領域にま
で及ぶ伝送路ではサグによつて符号誤りを発生す
るおそれがある。また、バイフエーズ符号化回路
１によつて発生した信号に対するサグの影響は、
周期Ｔの前半よりも後半のビツトにおける方が少
ない。それは周期Ｔの前半のビツトはその一つの
前の周期Ｔの後半のビツトと同一論理になること
があるが、周期Ｔの後半のビツトはその前半のビ
ツトに対し必ず論理が反転するからである。
しかるに従来の符号伝送装置では周期Ｔの前半
と後半のビツトがどちら同様に正しく検出される
ものとして位相切換器６の動作を制御し符号検出
器７における検出を行つているので、低周波成分
の遮断が相当高い周波数領域にまで及ぶ伝送路で
は符号誤りを発生するという欠点があつた。
と後半のビツトがどちら同様に正しく検出される
ものとして位相切換器６の動作を制御し符号検出
器７における検出を行つているので、低周波成分
の遮断が相当高い周波数領域にまで及ぶ伝送路で
は符号誤りを発生するという欠点があつた。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、バイフエーズ符号
化回路を通して発生した信号のうちの周期Ｔの後
半の符号ビツトだけを利用する復号化回路を備え
ることにより伝送路の低周波特性が不良な場合に
も符号誤りを発生することのない符号伝送装置を
提供することを目的としている。
去するためになされたもので、バイフエーズ符号
化回路を通して発生した信号のうちの周期Ｔの後
半の符号ビツトだけを利用する復号化回路を備え
ることにより伝送路の低周波特性が不良な場合に
も符号誤りを発生することのない符号伝送装置を
提供することを目的としている。
以下、図面についてこの発明の実施例を説明す
る。第４図はこの発明の一実施例を示すブロツク
図で、１，２，３，４，５は第１図の同一符号と
同一部分を示し、８はインバータ、９は第１のフ
リツプフロツプ、１０は第２のフリツプフロツ
プ、１１は第１の同期語検出回路、１２は第２の
同期語検出回路、１３は第１の単安定フリツプフ
ロツプ、１４は第２の単安定フリツプフロツプ、
１５，１６はANDゲート、７はORゲートであり
ゲート１５，１６，１７で切換ゲート回路１８を
構成する。
る。第４図はこの発明の一実施例を示すブロツク
図で、１，２，３，４，５は第１図の同一符号と
同一部分を示し、８はインバータ、９は第１のフ
リツプフロツプ、１０は第２のフリツプフロツ
プ、１１は第１の同期語検出回路、１２は第２の
同期語検出回路、１３は第１の単安定フリツプフ
ロツプ、１４は第２の単安定フリツプフロツプ、
１５，１６はANDゲート、７はORゲートであり
ゲート１５，１６，１７で切換ゲート回路１８を
構成する。
また第５図は第４図の回路の各部の波形を示す
波形図で、第５図ａ〜ｋは第４図にａ〜ｋで示す
各信号の波形を表す。次に第５図を用いて第４図
に示す回路の動作を説明する。ここに説明する実
施例では周期語を“1101”とし、バイフエーズ符
号化回路１では周期Ｔ論理Ａの１ビツトを周期
Ｔ／２論理Ａの２ビツトに変換するものとす
る。第４図において１，２，３，４，５の部分の
動作は第１図について説明したとおりで、復調器
４の出力は第５図ａに示すとおりであり、分周器
５の出力は第５図ｃ，ｄに示すようになる。信号
ｃが周期Ｔの後半に入るか信号ｄが周期Ｔの後半
に入るかは不定であるので両方の場合を実線と点
線とで示してある。以下実線の場合について説明
する。また信号ｃを第１のパルス列、信号ｄを第
２のパルス列ということにする。
波形図で、第５図ａ〜ｋは第４図にａ〜ｋで示す
各信号の波形を表す。次に第５図を用いて第４図
に示す回路の動作を説明する。ここに説明する実
施例では周期語を“1101”とし、バイフエーズ符
号化回路１では周期Ｔ論理Ａの１ビツトを周期
Ｔ／２論理Ａの２ビツトに変換するものとす
る。第４図において１，２，３，４，５の部分の
動作は第１図について説明したとおりで、復調器
４の出力は第５図ａに示すとおりであり、分周器
５の出力は第５図ｃ，ｄに示すようになる。信号
ｃが周期Ｔの後半に入るか信号ｄが周期Ｔの後半
に入るかは不定であるので両方の場合を実線と点
線とで示してある。以下実線の場合について説明
する。また信号ｃを第１のパルス列、信号ｄを第
２のパルス列ということにする。
インバータ８は信号ａの論理を反転して第５図
ｂ示す信号ｂを出力する。第１及び第２のフリツ
プフロツプ９，１０の信号入力端子Ｄには信号ｂ
が接続され、第１及び第２のパルス列ｃ，ｄがそ
れぞれクロツク入力端子Ｃに入力される時点での
入力端子Ｄにおける信号論理がセツトされる。し
たがつて、第１及び第２のフリツプフロツプ９，
１０の出力端子Ｑの信号波形は第５図ｅ，ｆに示
すとおりになる。第５図に示すとおり実線の場合
は信号ｅが“1101”のビツトパターンとなり、信
号ｆはこのビツトパターンにならない。信号ｅ，
ｆがそれぞれ第１及び第２の同期語検出回路１
１，１２に入力されるが、信号ｅは同期語のビツ
トパターンに合致するので第１の同期語検出回路
１１から合致信号ｇ（第５図ｇ）が出力され、第
１の単安定フリツプフロツプ１３がセツトされそ
の端子Ｑの信号ｉ（第５図ｉ）が論理「Ｈ」とな
り、切換ゲート回路１８により信号ｅが信号ｋ
（第５図ｋ）として出力される。
ｂ示す信号ｂを出力する。第１及び第２のフリツ
プフロツプ９，１０の信号入力端子Ｄには信号ｂ
が接続され、第１及び第２のパルス列ｃ，ｄがそ
れぞれクロツク入力端子Ｃに入力される時点での
入力端子Ｄにおける信号論理がセツトされる。し
たがつて、第１及び第２のフリツプフロツプ９，
１０の出力端子Ｑの信号波形は第５図ｅ，ｆに示
すとおりになる。第５図に示すとおり実線の場合
は信号ｅが“1101”のビツトパターンとなり、信
号ｆはこのビツトパターンにならない。信号ｅ，
ｆがそれぞれ第１及び第２の同期語検出回路１
１，１２に入力されるが、信号ｅは同期語のビツ
トパターンに合致するので第１の同期語検出回路
１１から合致信号ｇ（第５図ｇ）が出力され、第
１の単安定フリツプフロツプ１３がセツトされそ
の端子Ｑの信号ｉ（第５図ｉ）が論理「Ｈ」とな
り、切換ゲート回路１８により信号ｅが信号ｋ
（第５図ｋ）として出力される。
すなわち、第５図の実線の場合のように第１の
パルス列ｃが周期Ｔの後半に来るときは第１のパ
ルス列ｃによつてサンプルされた信号ｂ（すなわ
ち原信号の周期Ｔの後半の部分）が復号出力信号
ｋとして出力される。
パルス列ｃが周期Ｔの後半に来るときは第１のパ
ルス列ｃによつてサンプルされた信号ｂ（すなわ
ち原信号の周期Ｔの後半の部分）が復号出力信号
ｋとして出力される。
これに反し、信号ｃ，ｄが第５図点線で示すよ
うな関係位相にあれば、第５図ｆに点線で示すよ
うに第２のフリツプフロツプ１０の出力が同期語
と合致し第２の同期語検出回路１２から合致信号
ｈ（第５図ｈ）が出力され第２の単安定フリツプ
フロツプ１４がセツトされ（第５図ｊ）信号ｆが
信号ｋとして出力されるので、この場合も原信号
の周期Ｔの後半部がサンプルされることになる。
うな関係位相にあれば、第５図ｆに点線で示すよ
うに第２のフリツプフロツプ１０の出力が同期語
と合致し第２の同期語検出回路１２から合致信号
ｈ（第５図ｈ）が出力され第２の単安定フリツプ
フロツプ１４がセツトされ（第５図ｊ）信号ｆが
信号ｋとして出力されるので、この場合も原信号
の周期Ｔの後半部がサンプルされることになる。
インバータ８を省略し信号ｂのかわりに信号ａ
をフリツプフロツプ９，１０に入力する場合は、
同期語検出回路１１，１２で同期語のビツトパタ
ーンの反転論理のビツトパターンを検出すればよ
い。
をフリツプフロツプ９，１０に入力する場合は、
同期語検出回路１１，１２で同期語のビツトパタ
ーンの反転論理のビツトパターンを検出すればよ
い。
なお上記実施例ではバイフエーズ符号化回路１
において原信号の論理ＡをＡに変換する場合に
ついて説明したが、Ａに変換する場合について
も同様で、この場合はたとえば第４図においてイ
ンバータ８を省略した設計とすることができる。
において原信号の論理ＡをＡに変換する場合に
ついて説明したが、Ａに変換する場合について
も同様で、この場合はたとえば第４図においてイ
ンバータ８を省略した設計とすることができる。
以上のようにこの発明によればバイフエーズ符
号化回路を介して伝送された符号系列のうち低域
遮断の影響を受けにくい符号ビツトだけを検出す
るようにしたので、従来よりも低域特性が劣化し
た伝送路を用いて符号誤りのない伝送をすること
ができる。
号化回路を介して伝送された符号系列のうち低域
遮断の影響を受けにくい符号ビツトだけを検出す
るようにしたので、従来よりも低域特性が劣化し
た伝送路を用いて符号誤りのない伝送をすること
ができる。
第１図は従来の装置を示すブロツク図、第２図
は第１図の各部の波形を示す波形図、第３図は伝
送路によつて歪みを受けた符号ビツトの形状の例
を示すパターン図、第４図はこの発明の一実施例
を示すブロツク図、第５図は第４図の各部の波形
を示す波形図である。 １……バイフエーズ符号化回路、２……変調
器、３……伝送路、４……１／２分周器、ｃ……
第１のパルス列、ｄ……第２のパルス列、９……
第１のフリツプフロツプ、１０……第２のフリツ
プフロツプ、１１……第１の同期語検出回路、１
２……第２の同期語検出回路、１８……切換ゲー
ト回路。なお、図中同一符号は同一又は相当部分
を示す。
は第１図の各部の波形を示す波形図、第３図は伝
送路によつて歪みを受けた符号ビツトの形状の例
を示すパターン図、第４図はこの発明の一実施例
を示すブロツク図、第５図は第４図の各部の波形
を示す波形図である。 １……バイフエーズ符号化回路、２……変調
器、３……伝送路、４……１／２分周器、ｃ……
第１のパルス列、ｄ……第２のパルス列、９……
第１のフリツプフロツプ、１０……第２のフリツ
プフロツプ、１１……第１の同期語検出回路、１
２……第２の同期語検出回路、１８……切換ゲー
ト回路。なお、図中同一符号は同一又は相当部分
を示す。
Claims (1)
- １ 伝送すべきデータの前頭部に所定のビツトパ
ターンの同期語を付加した送信データを１ビツト
の周期ＴのNRZ符号で構成する手段と、１ビツ
トの周期がＴでその論理がＡ（Ａは論理「Ｈ」又
は「Ｌ」のいずれか）であるNRZ符号を入力し
周期Ｔ／２でその論理がＡ又はＡである２ビ
ツトのNRZ符号を出力するバイフエーズ符号化
回路を介して上記送信データを伝送路に送出する
手段と、この伝送路により伝送された信号を復調
する復調器と、この復調器により復調した信号か
ら周期Ｔの第１のパルス列とこの第１のパルス列
とはＴ／２の位相差を有する第２のパルス列とを
発生する手段と、上記復調器の出力又はその反転
出力を信号入力とし上記第１のパルス列をクロツ
ク入力とする第１のフリツプフロツプと、この第
１のフリツプフロツプの信号入力と同一の信号を
信号入力とし上記第２のパルス列をクロツク入力
とする第２のフリツプフロツプと、上記第１のフ
リツプフロツプの出力が上記同期語のビツトパタ
ーン又はそれを反転したビツトパターンに合致し
たとき合致信号を出力する第１の同期語検出回路
と、上記第２のフリツプフロツプの出力が上記同
期語のビツトパターン又はそれを反転したビツト
パターンに合致したとき合致信号を出力する第２
の同期語検出回路と、この第２の同期語検出回路
又は上記第１の同期語検出回路のうち合致信号を
出力した方に対応するフリツプフロツプの出力を
選択する切換ゲート回路とを備えた符号伝送装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56163880A JPS5864849A (ja) | 1981-10-14 | 1981-10-14 | 符号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56163880A JPS5864849A (ja) | 1981-10-14 | 1981-10-14 | 符号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5864849A JPS5864849A (ja) | 1983-04-18 |
| JPH0137890B2 true JPH0137890B2 (ja) | 1989-08-10 |
Family
ID=15782538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56163880A Granted JPS5864849A (ja) | 1981-10-14 | 1981-10-14 | 符号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5864849A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5856986B2 (ja) * | 2013-01-21 | 2016-02-10 | 株式会社日立製作所 | メタステーブル防止型同期化回路 |
-
1981
- 1981-10-14 JP JP56163880A patent/JPS5864849A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5864849A (ja) | 1983-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0150072B1 (en) | Decoder | |
| GB1578635A (en) | Dc free encoding for data transmission system | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| US4392226A (en) | Multiple source clock encoded communications error detection circuit | |
| CA1119305A (en) | Error correction for signals employing the modified duobinary code | |
| JPH0124385B2 (ja) | ||
| USRE31311E (en) | DC Free encoding for data transmission system | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| US4813044A (en) | Method and apparatus for detecting transient errors | |
| JPS63296425A (ja) | 通信方法及び符号化装置 | |
| US3826990A (en) | Anti phase-ambiguity for phase-shift keying binary transmission systems | |
| US4567604A (en) | Biphase signal receiver | |
| US4007421A (en) | Circuit for encoding an asynchronous binary signal into a synchronous coded signal | |
| JPH0314251B2 (ja) | ||
| EP0066620B1 (en) | Circuit for clock recovery | |
| JPH0137890B2 (ja) | ||
| US3372375A (en) | Error detection system | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| US5046073A (en) | Signal processing apparatus for recovering a clock signal and a data signal from an encoded information signal | |
| JPH0141056B2 (ja) | ||
| KR100526937B1 (ko) | 디퍼런셜코드발생기 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| KR0149720B1 (ko) | 맨체스터 디코더 | |
| JPH0588577B2 (ja) |