JP5856986B2

JP5856986B2 - メタステーブル防止型同期化回路

Info

Publication number: JP5856986B2
Application number: JP2013008475A
Authority: JP
Inventors: 吉田　昌司; 昌司吉田; 城戸　三安; 三安城戸; 和久高見; 丸山　龍也; 龍也丸山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2013-01-21
Filing date: 2013-01-21
Publication date: 2016-02-10
Anticipated expiration: 2033-01-21
Also published as: JP2014140123A

Description

本発明は、電気・電子通信分野の各種機器に搭載されると共に、異なる機能の電子回路（論理回路）モジュール間で同じ周波数のクロックにより信号の受け渡しを行う非同期転送時に信号を同期化させるための同期化回路であって、詳しくはメタステーブルを防止する機能を持つメタステーブル防止型同期化回路に関する。

従来、論理回路を用いて様々な機能を構築する場合、機能毎にモジュールに分けて設計を行うのが一般的であり、機能別に分かれたモジュール毎に使用するクロックが異なることもしばしばある。例えばプロセッサと伝送論理とからなる構成をモジュール設計する場合、伝送論理系モジュールには伝送特性により決まるクロックを用い、プロセッサ系モジュールには性能向上を図って高周波数のクロックを用いたりする。このように異なる機能のモジュール間で異なる周波数のクロックにより信号の受け渡しを行う場合には、非同期転送される非同期信号を同期化するための同期化回路が必要となる。

このような非同期信号を同期化する際には、例えば異なるクロックのフリップフロップ回路間で信号の受け渡しを行う非同期転送を想定すると、受信側における信号取り込みがクロックの変化と近いタイミングとなった場合、フリップフロップ回路の出力信号が０でも１でもない中間値になって不安定状態となるメタステーブルと呼ばれる現象が起こることが知られている。このメタステーブルにより正しい信号転送を行うことができなければ、モジュールが搭載される装置の誤動作の原因となってしまうため、同期化回路ではメタステーブルを防止する工夫が必要となる。

図７は、異なる周波数のクロック間で非同期転送するときに適用される周知のメタステーブル防止型同期化回路の基本構成（文献公知に係る発明でないが、下記刊行物の非特許文献１に関連する一般的に知られている回路構成）を例示した回路構成図である。このメタステーブル防止型同期化回路は、第１の発振器（ＯＳＣ１）７００から出力される第１の周波数によるクロック信号７００ａを第１のクロックとして用いる第１のフリップフロップ回路７２０と、第２の発振器（ＯＳＣ２）７１０から出力される第２の周波数によるクロック信号７１０ａを第２のクロックとして用いる一対の第２のフリップフロップ回路７３０、７４０と、を信号入力線上において順次直列接続して構成される。

このメタステーブル防止型同期化回路において、第１のフリップフロップ回路７２０は入力信号７２０ｂを入力して出力信号７２０ａを出力するが、前段側の第２のフリップフロップ回路７３０はその出力信号７２０ａを入力して出力信号７３０ａを出力する。更に、後段側の第２のフリップフロップ回路７４０は、前段側の第２のフリップフロップ回路７３０からの出力信号７３０ａを入力して出力信号７４０ａを出力する。このように、異なる発振器７００、７１０で異なる周波数のフリップフロップ回路間で転送（第１のフリップフロップ回路７２０から第２のフリップフロップ回路７３０、７４０へ転送）する場合には、受信側のフリップフロップ回路を第２のフリップフロップ回路７３０、７４０のように２段構成にして受信させることにより、メタステーブルを除去できることが知られている。このため、係るメタステーブル防止型同期化回路は、異なる周波数のクロック間で非同期転送する場合に汎用的に適用されている。

図８は、このメタステーブル防止型同期化回路の各部における信号波形を示したタイミングチャートである。図８を参照すれば、ここでは、クロック信号７００ａ、７１０ａの立上りのタイミングが近い時刻ｔ２、ｔ５のサイクルにおいて、出力信号７２０ａのデータｄ２、ｄ５がそれぞれ受信側の前段側の第２のフリップフロップ回路７３０からの出力信号７３０ａに転送されずにメタステーブルとなってしまうが、異なる周波数のフリップフロップ回路（第１のフリップフロップ回路７２０及び第２のフリップフロップ回路７３０、７４０）間で転送する場合には、メタステーブルが発生した次のサイクルの時刻ｔ３、ｔ６ではメタステーブルが発生しないため、受信側のフリップフロップ回路を第２のフリップフロップ回路７３０、７４０のように２段構成にして受信することにより、第２のフリップフロップ回路７４０からの出力信号７４０ａではメタステーブルを除去できることを示している。

ＤｅｓｉｎＷａｖｅＭａｇａｇｉｎｅ２００２Ｎｏｖｅｍｂｅｒ「大規模ＬＳＩの論理合成（その２）」長谷川裕恭Ｐ１６３−１６４

上述した周知のメタステーブル防止型同期化回路は、異なる周波数で非同期転送する場合には受信側の第２のフリップフロップ回路を２段構成にして受信を行うことにより、メタステーブルを除去することができるが、同じ周波数のクロック間で非同期転送する場合にはメタステーブルを除去することができないという問題がある。

図９は、同じ周波数のクロック間で非同期転送するときに適用される周知の同期化回路の基本構成（文献公知に係る発明でないが、一般的に知られている回路構成）を例示した回路構成図である。この同期化回路は、フリップフロップ回路の構成は図７に示した回路構成の場合と同じであるが、原クロックとなる発振器（ＯＳＣ）１００から出力される所定の周波数によるクロック信号１００ａを用いて第１の位相同期回路（ＰＬＬ１）１１０で第１の位相のクロック出力信号１１０ａを発生して第１のフリップフロップ回路７２０に入力させ、第２の位相同期回路（ＰＬＬ２）１２０で第２の位相のクロック出力信号１２０ａを発生して第２のフリップフロップ回路７３０、７４０に入力させる。ここでのクロック出力信号１１０ａ、１２０ａは同じ周波数で位相が異なるものとなる。

図１０は、この同期化回路の各部における信号波形を示したタイミングチャートである。図１０を参照すれば、ここでは、クロック出力信号１１０ａ、１２０ａの立上りタイミングが近く、例えば時刻ｔ１のサイクルでメタステーブルが起こる場合、メタステーブルが発生した次のサイクルの時刻ｔ２においても、クロック出力信号１１０ａ、１２０ａが同じ周波数であるためにクロック出力信号１１０ａ、１２０ａの立上りタイミングが近いままで同様にメタステーブルが発生し、クロックの周波数が同じ場合には一旦メタステーブルが発生すると長いサイクルに渡って継続的にメタステーブルが発生し続け、第２のフリップフロップ回路７３０、７４０からの出力信号７３０ａ、７４０ａではメタステーブルが継続して発生する様子を示している。このような場合、受信側のフリップフロップ回路を第２のフリップフロップ回路７３０、７４０のように２段構成にして受信するようにしても、メタステーブルを除去することができない。

本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、同じ周波数のクロック間で非同期転送しても同期化してメタステーブルに影響されずに正確に信号転送を行うことができるメタステーブル防止型同期化回路を提供することにある。

上記技術的課題を解決するため、本発明の第１の手段は、入力された信号を同じ周波数で位相が異なるクロックにより非同期転送される２系統に分けてから同期化して２系統のまま転送する転送二重化回路と、転送二重化回路から出力される２系統の転送同期化出力信号をそれぞれ個別に入力してメタステーブルを検出した結果を示す検出信号を出力する一対のメタステーブル検出回路と、一対のメタステーブル検出回路からの検出信号に基づいて２系統の転送同期化出力信号のうちのメタステーブルが検出されない方を転送出力用に選択して同期化出力信号とする転送選択回路と、を備えたメタステーブル防止型同期化回路において、クロックを生成するための所定の周波数によるクロック信号を発振する発振器、当該クロック信号を用いて第１の位相のクロック出力信号を発生する第１の位相同期回路、並びに当該クロック信号を用いて第２の位相のクロック出力信号を発生する第２の位相同期回路を備え、転送二重化回路は、信号及び第１の位相のクロック出力信号を入力する第１のフリップフロップ回路と、第１のフリップフロップ回路からの出力信号及び第２の位相のクロック出力信号を入力して２系統の転送同期化出力信号のうちの一方を出力する第２のフリップフロップ回路と、第１の位相のクロック出力信号及び第１のフリップフロップ回路からの出力信号を入力する第３のフリップフロップ回路と、第３のフリップフロップ回路からの出力信号及び第２の位相のクロック出力信号を入力して２系統の転送同期化出力信号のうちの他方を出力する第４のフリップフロップ回路と、を備えたことを特徴とする。

本発明のメタステーブル防止型同期化回路によれば、同じ周波数のクロック間で非同期転送しても同期化してメタステーブルに影響されずに正確に信号転送を行うことができるため、異なる機能の電子回路（論理回路）モジュール間で信号の受け渡しを行う装置への適用が有効となる。

本発明の実施例１に係るメタステーブル防止型同期化回路の基本構成を示した概略ブロック図である。図１に示すメタステーブル防止型同期化回路に備えられる転送二重化回路の細部構成を例示した回路図である。図１に示すメタステーブル防止型同期化回路に備えられるメタステーブル検出回路の細部構成を例示した回路図である。図１に示すメタステーブル防止型同期化回路に備えられる転送選択回路の細部構成を例示した回路図である。図１に示すメタステーブル防止型同期化回路における転送二重化回路からの出力される２系統の転送同期化出力信号の一方側でメタステーブルが発生した場合の各部における信号波形を示したタイミングチャートである。図１に示すメタステーブル防止型同期化回路における転送二重化回路からの出力される２系統の転送同期化出力信号の他方側でメタステーブルが発生した場合の各部における信号波形を示したタイミングチャートである。異なる周波数のクロック間で非同期転送するときに適用される周知のメタステーブル防止型同期化回路の基本構成を例示した回路構成図である。図７に示すメタステーブル防止型同期化回路の各部における信号波形を示したタイミングチャートである。同じ周波数のクロック間で非同期転送するときに適用される周知の同期化回路の基本構成を例示した回路構成図である。図９に示す同期化回路の各部における信号波形を示したタイミングチャートである。

以下に、本発明のメタステーブル防止型同期化回路について、図面を参照して詳細に説明する。

図１は、本発明の実施例１に係るメタステーブル防止型同期化回路の基本構成を示した概略ブロック図である。このメタステーブル防止型同期化回路は、入力された信号１３０ｃを同じ周波数で位相が異なるクロック信号１１０ａ、１２０ａにより非同期転送される２系統に分けてから同期化して２系統のまま転送する転送二重化回路１３０と、転送二重化回路１３０から出力される２系統の転送同期化出力信号１３０ａ、１３０ｂをそれぞれ個別に入力してメタステーブルを検出した結果を示す検出信号１４０ａ、１４０ｃを出力する一対のメタステーブル検出回路１４０と、一対のメタステーブル検出回路１４０からの検出信号１４０ａ、１４０ｃに基づいて２系統の転送同期化出力信号１３０ａ、１３０ｂのうちのメタステーブルが検出されない方を転送出力用に選択して同期化出力信号１５０ａとする転送選択回路１５０と、を備えて構成される。

但し、このメタステーブル防止型同期化回路では、同じ周波数のクロック間で非同期転送する場合を想定しているため、図９に示した同期化回路の場合と同様な構成により同じ周波数で位相が異なるクロック信号１１０ａ、１２０ａを生成する。即ち、このメタステーブル防止型同期化回路では、転送二重化回路１３０で用いるクロック生成回路として、原クロックとなる所定の周波数によるクロック信号１００ａを発振出力する発振器（ＯＳＣ）１００と、クロック信号１００ａを用いて第１の位相のクロック出力信号１１０ａを発生する第１の位相同期回路（ＰＬＬ１）１１０と、クロック信号１００ａを用いて第２の位相のクロック出力信号１２０ａを発生する第２の位相同期回路（ＰＬＬ２）１２０と、を備えている。

このメタステーブル防止型同期化回路において、転送二重化回路１３０は、入力される信号（データ）１３０ｃを受け、それをクロック信号１１０ａ、１２０ａにより非同期転送される２系統に分けてから同期化して２系統としたまま二つのパスに転送して２系統の転送同期化出力信号１３０ａ、１３０ｂを出力する。一対のメタステーブル検出回路１４０は、それぞれ２系統の転送同期化出力信号１３０ａ、１３０ｂを入力し、一方のメタステーブル検出回路１４０では、検出信号１４０ａと２系統の転送同期化出力信号１３０ａ、１３０ｂのうちの一方を示すデータ信号１４０ｂとを出力し、他方のメタステーブル検出回路１４０では、検出信号１４０ｃと２系統の転送同期化出力信号１３０ａ、１３０ｂのうちの他方を示すデータ信号１４０ｄとを出力する。転送選択回路１５０は、検出信号１４０ａ及びデータ信号１４０ｂと検出信号１４０ｃ及びデータ信号１４０ｄとを入力し、検出信号１４０ａ、１４０ｃの検出結果に基づいてデータ信号１４０ｂ、１４０ｄ（転送同期化出力信号１３０ａ、１３０ｂ）のうちのメタステーブルが検出されない方を転送出力用に選択して同期化出力信号１５０ａとして出力する。

図２は、転送二重化回路１３０の細部構成を例示した回路図である。この転送二重化回路１３０は、信号１３０ｃ及び第１の位相のクロック出力信号１１０ａを入力する第１のフリップフロップ回路２００と、第１のフリップフロップ回路２００からの出力信号２００ａ及び第２の位相のクロック出力信号１２０ａを入力して一方の転送同期化出力信号１３０ａを出力する第２のフリップフロップ回路２１０と、第１の位相のクロック出力信号１１０ａ及び第１のフリップフロップ回路２００からの出力信号２００ａを入力する第３のフリップフロップ回路２２０と、第３のフリップフロップ回路２２０からの出力信号２２０ａ及び第２の位相のクロック出力信号１２０ａを入力して他方の転送同期化出力信号１３０ｂを出力する第４のフリップフロップ回路２３０と、を備えて構成される。

このうち、第１のフリップフロップ回路２００は、第１の位相のクロック出力信号１１０ａの立上りで入力される信号１３０ｃを取り込み、出力信号２００ａを出力する。第２のフリップフロップ回路２１０は、第２の位相のクロック出力信号１２０ａの立ち上がりで出力信号２００ａのデータをサンプルし、一方のパスから一方の転送同期化出力信号１３０ａを出力する。これにより、第１の位相のクロック出力信号１１０ａと第２の位相のクロック出力信号１２０ａとの位相が異なるため、第１のフリップフロップ回路２００からの出力信号２００ａの転送が非同期となり、第１の位相のクロック出力信号１１０ａの立上りと第２の位相のクロック出力信号１２０ａの立上りとが近い時に第２のフリップフロップ回路２１０の出力である一方の転送同期化出力信号１３０ａがメタステーブル状態となる。

第３のフリップフロップ回路２２０は、第１の位相のクロック出力信号１１０ａを反転した信号の立下りで第１のフリップフロップ回路２００からの出力信号２００ａのデータをサンプルし、半サイクル遅らせて出力信号２２０ａを出力する。第４のフリップフロップ回路２３０は、第２の位相のクロック出力信号１２０ａの立上りで第３のフリップフロップ回路２２０からの出力信号２２０ａのデータをサンプルし、他方のパスから他方の転送同期化出力信号１３０ｂを出力する。ここでも第１の位相のクロック出力信号１１０ａと第２の位相のクロック出力信号１２０ａとの位相が異なるため、第３のフリップフロップ回路２２０からの出力信号２２０ａの転送が非同期となり、第１の位相のクロック出力信号１１０ａの立下りと第２の位相のクロック出力信号１２０ａの立上りとが近い時に第４のフリップフロップ回路２３０の出力である他方の転送同期化出力信号１３０ｂがメタステーブル状態となる。

以上に説明したように、転送二重化回路１３０は、入力される信号１３０ｃから一方のパスにおける一方の転送同期化出力信号１３０ａと他方のパスにおける他方の転送同期化出力信号１３０ｂとの２系統の非同期転送を同期化する機能を持つ回路となる。また、上述したように、一方の転送同期化出力信号１３０ａと他方の転送同期化出力信号１３０ｂとがメタステーブルとなる条件は、第１の位相のクロック出力信号１１０ａの立上りと第２の位相のクロック出力信号１２０ａの立下りとが半サイクル分ずれているため、一方の転送同期化出力信号１３０ａでメタステーブルが発生する条件では、他方の転送同期化出力信号１３０ｂにはメタステーブルが発生せず、他方の転送同期化出力信号１３０ｂでメタステーブルが発生する条件では、一方の転送同期化出力信号１３０ａにはメタステーブルが発生しないという関係にあることが判る。従って、２系統の転送同期化出力信号１３０ａ、１３０ｂのうちの何れか一方はメタステーブルが発生していない正しいデータを有する信号転送となっていることを保証することができる。

図３は、メタステーブル検出回路１４０の細部構成を例示した回路図である。このメタステーブル検出回路１４０は、一方の転送同期化出力信号１３０ａを入力する回路構成をであり、一方の転送同期化出力信号１３０ａ及び第２の位相のクロック出力信号１２０ａをそれぞれ入力する第５のフリップフロップ回路３００及び第６のフリップフロップ回路３１０と、第５のフリップフロップ回路３００からの出力信号３００ａ及び第６のフリップフロップ回路３１０からの出力信号３１０ａであるデータ信号１４０ｂ（一方の転送同期化出力信号１３０ａ）を入力して排他的論理和の否定により検出信号１４０ａを出力する排他的論理和否定回路（ＸＮＯＲ）３２０と、を備えて構成される。因みに、他方の転送同期化出力信号１３０ｂを入力する回路構成についても同様な構成であり、第５のフリップフロップ回路３００及び第６のフリップフロップ回路３１０が他方の転送同期化出力信号１３０ｂ及び第２の位相のクロック出力信号１２０ａをそれぞれ入力し、排他的論理和否定回路（ＸＮＯＲ）３２０が第５のフリップフロップ回路３００からの出力信号及び第６のフリップフロップ回路３１０からの出力信号であるデータ信号１４０ｄ（他方の転送同期化出力信号１３０ｂ）を入力して排他的論理和の否定により検出信号１４０ｃを出力する機能となる。

そこで、一方の転送同期化出力信号１３０ａを入力する回路構成の各部について説明すれば、正入力型の第５のフリップフロップ回路３００は、一方の転送同期化出力信号１３０ａを反転して入力し、第２の位相のクロック出力信号１２０ａを反転した信号の立下りのタイミングでサンプルし、出力信号３００ａを出力する。負入力型の第６のフリップフロップ回路３１０は、一方の転送同期化出力信号１３０ａをそのまま入力し、第２の位相のクロック出力信号１２０ａを反転した信号の立下りのタイミングで出力信号３１０ａとして、データ信号１４０ｂ（一方の転送同期化出力信号１３０ａ）を出力する。排他的論理和否定回路（ＸＮＯＲ）３２０は、第５のフリップフロップ回路３００からの出力信号３００ａと第６のフリップフロップ回路３１０からの出力信号３１０ａとが一致しているか否かに基づいて、一致していれば１を検出信号１４０ａの検出結果とし、異なっていれば０を検出信号１４０ａの検出結果として出力する。通常時には、正入力型の第５のフリップフロップ回路３００からの出力信号３００ａと負入力型の第６のフリップフロップ回路３１０からの出力信号３１０ａとが一致することは論理的に有り得ないが、メタステーブル状態時には一方の転送同期化出力信号１３０ａが０と１との中間値になるため、第５のフリップフロップ回路３００からの出力信号３００ａと負入力型の第６のフリップフロップ回路３１０からの出力信号３１０ａとが一致することが起こり得るため、その状態の有無を排他的論理和否定回路（ＸＮＯＲ）３２０で検出する。

図４は、転送選択回路１５０の細部構成を例示した回路図である。この転送選択回路１５０は、一対のメタステーブル検出回路１４０からの検出信号１４０ａ、１４０ｃを入力してデータ信号１４０ｂ、１４０ｄ（転送同期化出力信号１３０ａ、１３０ｂ）のうちのメタステーブルが検出されない方を選択する選択信号４１０ａを出力する論理回路４１０と、選択信号４１０ａに応じてデータ信号１４０ｂ、１４０ｄ（転送同期化出力信号１３０ａ、１３０ｂ）のうちの何れか一方を選択するセレクタ４３０と、選択信号４１０ａ及び第２の位相のクロック出力信号１２０ａを入力して選択データ信号４００ａを論理回路４１０へ出力する第７のフリップフロップ回路４００と、セレクタ４３０で選択されたデータ信号１４０ｂ、１４０ｄ（転送同期化出力信号１３０ａ、１３０ｂ）のうちの何れか一方及び第２の位相のクロック出力信号１２０ａを入力して同期化出力信号１５０ａを出力する第８のフリップフロップ回路４２０と、を備えて構成される。

このうち、論理回路４１０は、一方の転送同期化出力信号１３０ａでのメタステーブルを検出した結果を示す検出信号１４０ａをそのまま入力すると共に、他方の転送同期化出力信号１３０ｂでのメタステーブルを検出した結果を示す検出信号１４０ｃを反転して入力し、メタステーブルの起こらなかった方の信号を選択するための選択信号４１０ａをセレクタ４３０及び第７のフリップフロップ回路４００へ出力する。例えば、一方のパスに係る一方の転送同期化出力信号１３０ａでの検出信号１４０ａが１のとき、選択信号４１０ａを１とし、セレクタ４３０により他方のパスに係るデータ信号１４０ｄ（転送同期化出力信号１３０ｂ）側を選択するようにする。また、他方のパスに係る他方の転送同期化出力信号１３０ｂでの検出信号１４０ｃが1のとき、選択信号４１０ａを０とし、セレクタ４３０により一方のパスに係るデータ信号１４０ｂ（転送同期化出力信号１３０ａ）側を選択するようにする。更に、検出信号１４０ａ、１４０ｃが何れも０のときは、第７のフリップフロップ回路４００に保持された選択データ信号４００ａを入力してそのまま選択信号４１０ａとなるようにする。

第７のフリップフロップ回路４００は、第２の位相のクロック出力信号１２０ａ及び選択信号４１０ａを入力し、第２の位相のクロック出力信号１２０ａの立上りのタイミングで保持した選択データ信号４００ａを論理回路４１０へ出力する。セレクタ４３０は、選択信号４１０ａの値に従って一方のパスのデータ信号１４０ｂ（転送同期化出力信号１３０ａ）又は他方のパスのデータ信号１４０ｄ（転送同期化出力信号１３０ｂ）を選択し、選択されたデータ信号４３０ａを出力する。第８のフリップフロップ回路４２０は、第２の位相のクロック出力信号１２０ａ及び選択されたデータ信号４３０ａを入力し、第２の位相のクロック出力信号１２０ａの立上りのタイミングで同期化出力信号１５０ａを出力する。

図５は、実施例１に係るメタステーブル防止型同期化回路における転送二重化回路１３０からの出力される一方の転送同期化出力信号１３０ａでメタステーブルが発生した場合の各部における信号波形を示したタイミングチャートである。

図５を参照すれば、ここでは、第１の位相のクロック出力信号１１０ａの立上りと第２の位相のクロック出力信号１２０ａの立上りとが近く、サイクルの時刻ｔ２において、第１のフリップフロップ回路２００から出力される出力信号２００ａの第２のフリップフロップ回路２１０への非同期転送でメタステーブル状態に至る条件となり、第２のフリップフロップ回路２１０から出力される一方の転送同期化出力信号１３０ａがメタステーブル状態となることを示している。また、こうした場合に、一方のメタステーブル検出回路１４０からの検出信号１４０ａが０から１へ変化すると共に、セレクタ４３０に対する選択信号４１０ａが０から１へ変化することを受け、サイクルの時刻ｔ２では一方のパスの一方の転送同期化出力信号１３０ａを選択して同期化出力信号１５０ａとして出力していたのに代わり、サイクルの時刻ｔ３では他方のパスの他方の転送同期化出力信号１３０ｂを選択して同期化出力信号１５０ａとして出力するように推移した結果、同期化出力信号１５０ａではメタステーブルの影響を受けずに正しいデータを出力し、正確に信号転送を行うことができることを示している。

図６は、実施例１に係るメタステーブル防止型同期化回路における転送二重化回路１３０からの出力される他方の転送同期化出力信号１３０ｂでメタステーブルが発生した場合の各部における信号波形を示したタイミングチャートである。

図６を参照すれば、ここでは、第１の位相のクロック出力信号１１０ａの立下りと第２の位相のクロック出力信号１２０ａの立上りとが近く、サイクルの時刻ｔ２において、第３のフリップフロップ回路２２０から出力される出力信号２２０ａの第４のフリップフロップ回路２３０への非同期転送でメタステーブル状態に至る条件となり、第４のフリップフロップ回路２３０から出力される他方の転送同期化出力信号１３０ｂがメタステーブル状態となることを示している。また、こうした場合に、他方のメタステーブル検出回路１４０からの検出信号１４０ｃが０から１へ変化すると共に、セレクタ４３０に対する選択信号４１０ａが１から０へ変化することを受け、サイクルの時刻ｔ２では他方のパスの他方の転送同期化出力信号１３０ｂを選択して同期化出力信号１５０ａとして出力していたのに代わり、サイクルの時刻ｔ３では一方のパスの一方の転送同期化出力信号１３０ａを選択して同期化出力信号１５０ａとして出力するように推移した結果、同期化出力信号１５０ａではメタステーブルの影響を受けずに正しいデータを出力し、正確に信号転送を行うことができることを示している。

実施例１に係るメタステーブル防止型同期化回路では、転送二重化回路１３０で入力された信号１３０ｃを同じ周波数で位相が異なるクロック信号１１０ａ、１２０ａにより非同期転送される２系統に分ける際、メタステーブルが継続的に発生しても、２系統で同期化した転送同期化出力信号１３０ａ、１３０ｂのそれぞれをメタステーブル検出回路１４０でメタステーブルを検出し、その検出結果を受けた転送選択回路１５０がメタステーブルの起こらなかった方の信号を選択して同期化出力信号１５０ａとして信号転送するため、メタステーブルに制約されない正しい転送を行うことが可能となる。

１００、７００、７１０発振器
１１０、１２０位相同期回路
１３０転送二重化回路
１４０メタステーブル検出回路
１５０転送選択回路
２００、２１０、２２０、２３０、３００、３１０、４００、４２０、７２０、７３０、７４０フリップフロップ回路
３２０排他的論理和否定回路（ＸＮＯＲ）
４１０論理回路

Claims

入力された信号を同じ周波数で位相が異なるクロックにより非同期転送される２系統に分けてから同期化して２系統のまま転送する転送二重化回路と、前記転送二重化回路から出力される２系統の転送同期化出力信号をそれぞれ個別に入力してメタステーブルを検出した結果を示す検出信号を出力する一対のメタステーブル検出回路と、前記一対のメタステーブル検出回路からの前記検出信号に基づいて前記２系統の転送同期化出力信号のうちの前記メタステーブルが検出されない方を転送出力用に選択して同期化出力信号とする転送選択回路と、を備えたメタステーブル防止型同期化回路において、
前記クロックを生成するための所定の周波数によるクロック信号を発振する発振器、当該クロック信号を用いて第１の位相のクロック出力信号を発生する第１の位相同期回路、並びに当該クロック信号を用いて第２の位相のクロック出力信号を発生する第２の位相同期回路を備え、
前記転送二重化回路は、前記信号及び前記第１の位相のクロック出力信号を入力する第１のフリップフロップ回路と、前記第１のフリップフロップ回路からの出力信号及び前記第２の位相のクロック出力信号を入力して前記２系統の転送同期化出力信号のうちの一方を出力する第２のフリップフロップ回路と、前記第１の位相のクロック出力信号及び前記第１のフリップフロップ回路からの出力信号を入力する第３のフリップフロップ回路と、前記第３のフリップフロップ回路からの出力信号及び前記第２の位相のクロック出力信号を入力して前記２系統の転送同期化出力信号のうちの他方を出力する第４のフリップフロップ回路と、を備えたことを特徴とするメタステーブル防止型同期化回路。
請求項１記載のメタステーブル防止型同期化回路において、前記一対のメタステーブル検出回路は、前記２系統の転送同期化出力信号の何れか一方及び前記第２の位相のクロック出力信号をそれぞれ入力する第５のフリップフロップ回路及び第６のフリップフロップ回路と、前記第５のフリップフロップ回路からの出力信号及び前記第６のフリップフロップ回路からの出力信号を入力して排他的論理和否定して前記検出信号を出力する排他的論理和否定回路と、を備え、前記第６のフリップフロップ回路からの出力信号は、前記２系統の転送同期化出力信号の何れか一方であることを特徴とするメタステーブル防止型同期化回路。
請求項１記載のメタステーブル防止型同期化回路において、前記転送選択回路は、前記一対のメタステーブル検出回路からの前記検出信号を入力して前記２系統の転送同期化出力信号のうちの前記メタステーブルが検出されない方を選択する選択信号を出力する論理回路と、前記選択信号に応じて前記２系統の転送同期化出力信号のうちの何れか一方を選択するセレクタと、前記選択信号及び前記第２の位相のクロック出力信号を入力して選択データを前記論理回路へ出力する第７のフリップフロップ回路と、前記セレクタで選択された前記２系統の転送同期化出力信号のうちの何れか一方及び前記第２の位相のクロック出力信号を入力して前記同期化出力信号を出力する第８のフリップフロップ回路と、を備えたことを特徴とするメタステーブル防止型同期化回路。