JP5742334B2 - データ転送システム、データ転送装置及びデータ転送方法 - Google Patents
データ転送システム、データ転送装置及びデータ転送方法 Download PDFInfo
- Publication number
- JP5742334B2 JP5742334B2 JP2011061086A JP2011061086A JP5742334B2 JP 5742334 B2 JP5742334 B2 JP 5742334B2 JP 2011061086 A JP2011061086 A JP 2011061086A JP 2011061086 A JP2011061086 A JP 2011061086A JP 5742334 B2 JP5742334 B2 JP 5742334B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- transfer
- data
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
以下、第1実施形態を図1〜図4に従って説明する。
図1に示すデータ転送システム1では、第1クロック信号CK1に従って第1転送装置10から送信される転送データTDが、第1クロック信号CK1とは異なる第2クロック信号CK2に従って第2転送装置20に入力される(乗せ換えられる)。すなわち、第1転送装置10がデータ転送元の転送装置であり、第2転送装置20がデータ転送先の転送装置である。例えば第1転送装置10は、CPUコアやCPUの演算回路ブロック等のクロックドメインに設けられ、第2転送装置20は、メモリ部や様々な機能を有する周辺回路ブロック等のクロックドメインに設けられる。
アンド回路11には、データ信号D1が有効(Valid)なデータであるか否かを示す有効信号Svと、新規のデータ信号D1の取り込みを許可する許可信号Saとが入力される。ここで、有効信号Svは、例えば第1クロック信号CK1で制御される処理回路(図示略)から供給される信号であり、同処理回路から供給されるデータ信号D1が有効であるときにHレベル(高電位電圧レベル)となり、データ信号D1が無効であるときにLレベル(低電位電圧レベル)となる信号である。また、許可信号Saは、第2転送装置20での転送データTDの受信が完了して新規のデータ信号D1の取り込みを許可するときにHレベルとなり、転送データTDの受信が未完了で新規のデータ信号D1の取り込みを禁止するときにLレベルとなる信号である。
上記第1転送装置10からの送信状態信号Tsは、D−FF回路21,22,23の入力端子Dに供給される。これらD−FF回路21,22,23のクロック端子には、上記第2クロック信号CK2が供給される。
図5に示すデータ転送システム2では、第1クロック信号CLK1で動作する第1転送装置30から、第1クロック信号CLK1とは異なる第2クロック信号CLK2で動作する第2転送装置40に対して転送データTD1が転送される。
(1)以下のような一連の動作によって、異なるクロック信号に基づいて互いに非同期で動作している第1転送装置10と第2転送装置20との間で転送データTDを転送するようにした。すなわち、第1転送装置10において、転送データTDを第2転送装置20に送信する際に送信状態信号Tsの信号レベルを反転し、その反転によって送信状態信号Tsと受信状態信号Rs(出力信号S4)との信号レベルが不一致となったときに、新規のデータ信号D1の取り込みを禁止する。また、第2転送装置20において、上記送信状態信号Tsの反転に伴って出力信号S12と受信状態信号Rsとの信号レベルが不一致になったときに、D−FF回路26での転送データTDの受信を許可し、その転送データTDの受信の際に受信状態信号Rsの信号レベルを反転する。そして、第1転送装置10において、上記受信状態信号Rsの反転に伴って出力信号S4と送信状態信号Tsの信号レベルが一致したときに、D−FF回路13での新規のデータ信号D1の取り込みを許可する。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態における第1転送装置10の回路構成は、図1に示した回路構成に特に限定されない。例えば第1切替手段の一例であるD−FF回路12及びインバータ回路14は、転送データTDの送信の際に送信状態信号Tsの信号レベルを切替えることのできる構成であれば、その構成に特に限定されない。また、第1許可手段の一例である論理回路15は、自装置で生成された送信状態信号Tsと第2転送装置20から入力された受信状態信号Rsとの比較結果に応答して、D−FF回路13での新規のデータ信号D1の取り込みを許可することのできる構成であれば、その構成に特に限定されない。また、メタステーブル対策のD−FF回路16,17の代わりに、例えば1段のD−FF回路で受信状態信号Rsを受信するようにしてもよい。
10 第1転送装置
11 アンド回路
12 D−FF回路
13 D−FF回路
14 インバータ回路
15 論理回路
16,17 D−FF回路
20 第2転送装置
21,22 D−FF回路
23 D−FF回路
24 論理回路
25 インバータ回路
26 D−FF回路
27 D−FF回路
Claims (6)
- 送信クロックに従って転送データを送信する第1転送装置と、前記送信クロックとは異なる受信クロックに従って前記転送データを受信する第2転送装置とを有するデータ転送システムであって、
前記第1転送装置は、
前記第2転送装置へ前記転送データを送信する送信手段と、
前記転送データを前記第2転送装置に送信する際に、第1信号を出力するとともに、前記第1信号の信号レベルを第1レベルから該第1レベルと異なる第2レベルに切替える第1切替手段と、
前記第2転送装置から送信された第2信号に基づく第3信号の信号レベルと、前記第1信号の信号レベルとの比較結果に応じて、前記送信手段による当該第1転送装置での新たな転送データの取り込みを許可する第1許可手段と、を有し、
前記第2転送装置は、
前記第1転送装置から送信された前記転送データを受信する受信手段と、
前記第1転送装置から送信された前記第1信号に基づく第4信号の信号レベルと、前記第1転送装置へ送信した前記第2信号の信号レベルとの比較結果に応じて、前記転送データの受信を許可する制御信号を出力する第2許可手段と、
前記転送データを受信する際に、前記第2信号を出力するとともに、前記第2信号の信号レベルを第3レベルから該第3レベルと異なる第4レベルに切替える第2切替手段と、
前記第2許可手段から出力される前記制御信号に応じて、前記受信クロックの1周期分だけの有効期間を有する有効信号を生成する信号生成手段と、
を有し、
前記有効信号の有効期間は、前記受信手段から出力される出力データが有効なデータである期間を示すことを特徴とするデータ転送システム。 - 前記第1許可手段は、前記第1信号の信号レベルと前記第3信号の信号レベルとの一致に応答して、前記第2転送装置による前記転送データの受信が完了したと判定して前記送信手段による新たな転送データの取り込みを許可し、
前記第2許可手段は、前記第2信号の信号レベルと前記第4信号の信号レベルとの不一致に応答して、前記受信手段による前記転送データの受信を許可し、
前記第2切替手段は、前記不一致に応答して、前記第2信号の信号レベルを前記第1信号の信号レベルと一致するように切替えることを特徴とする請求項1に記載のデータ転送システム。 - 前記第2切替手段は、前記第1信号が入力端子に入力され、前記受信クロックがクロック端子に入力され、前記不一致に応答して生成される信号によって活性化される第1フリップフロップ回路を有し、
前記信号生成手段は、前記制御信号に応答して生成される信号を前記受信クロックに従って取り込み、取り込んだ信号を前記有効信号として出力する第2フリップフロップ回路を有することを特徴とする請求項2に記載のデータ転送システム。 - 前記第1許可手段は、
前記第2信号を前記送信クロックに従って受信し、前記第3信号を出力する複数段のフリップフロップを有する第1同期化回路と、
前記第1同期化回路から出力された前記第3信号の信号レベルと、前記第1信号の信号レベルとを比較する第1比較手段と、を有し、
前記第2許可手段は、
前記第1信号を前記受信クロックに従って受信し、前記第4信号を出力する複数段のフリップフロップを有する第2同期化回路と、
前記第2同期化回路から出力された前記第4信号の信号レベルと、前記第2信号の信号レベルとを比較する第2比較手段と、を有することを特徴とする請求項1〜3のいずれか1つに記載のデータ転送システム。 - 送信クロックに従って転送元の転送装置から送信される転送データを前記送信クロックとは異なる受信クロックに従って受信する転送先のデータ転送装置であって、
前記転送元の転送装置から送信された前記転送データを受信する受信手段と、
前記転送元の転送装置において前記転送データが送信される際に、前記転送元の転送装置から送信されるとともに、第1レベルから該第1レベルと異なる第2レベルに信号レベルが切替えられる第1信号に基づく信号の信号レベルと、前記転送元の転送装置へ送信される第2信号の信号レベルとの比較結果に応じて、前記受信手段による前記転送データの受信を許可する制御信号を出力する許可手段と、
前記受信手段で前記転送データを受信する際に、前記第2信号を出力するとともに、前記第2信号の信号レベルを第3レベルから該第3レベルと異なる第4レベルに切替える切替手段と、
前記許可手段から出力される前記制御信号に応じて、前記受信クロックの1周期分だけの有効期間を有する有効信号を生成する信号生成手段と、
を有し、
前記有効信号の有効期間は、前記受信手段から出力される出力データが有効なデータである期間を示すことを特徴とするデータ転送装置。 - 送信クロックに従って転送データを送信する第1転送装置と、前記送信クロックとは異なる受信クロックに従って前記転送データを受信する第2転送装置との間で転送データを転送するデータ転送方法であって、
転送元の第1転送装置において、前記転送データを転送先の第2転送装置に送信し、該転送データの送信の際に、第1信号の信号レベルを第1レベルから該第1レベルと異なる第2レベルに切替え、該第1信号を前記第2転送装置に送信し、
前記第2転送装置において、受信手段で前記転送データを前記第1転送装置から受信し、第2信号の信号レベルと前記第1転送装置から送信された前記第1信号に基づく信号の信号レベルとの比較結果に応じて、前記転送データの受信を許可する制御信号を出力するとともに、前記転送データの受信の際に前記第2信号の信号レベルを第3レベルから該第3レベルとは異なる第4レベルに切替え、該第2信号を前記第1転送装置に送信し、前記制御信号に応じて、前記受信手段から出力される出力データが有効なデータである期間を示す前記受信クロックの1周期分だけの有効期間を有する有効信号を生成し、
前記第1転送装置において、前記第1信号の信号レベルと前記第2転送装置から送信された前記第2信号に基づく信号の信号レベルとの比較結果に応答して、当該第1転送装置での新たな転送データの取り込みを許可することを特徴とするデータ転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011061086A JP5742334B2 (ja) | 2011-03-18 | 2011-03-18 | データ転送システム、データ転送装置及びデータ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011061086A JP5742334B2 (ja) | 2011-03-18 | 2011-03-18 | データ転送システム、データ転送装置及びデータ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012199656A JP2012199656A (ja) | 2012-10-18 |
JP5742334B2 true JP5742334B2 (ja) | 2015-07-01 |
Family
ID=47181476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011061086A Active JP5742334B2 (ja) | 2011-03-18 | 2011-03-18 | データ転送システム、データ転送装置及びデータ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5742334B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6256067B2 (ja) * | 2014-02-06 | 2018-01-10 | 株式会社ソシオネクスト | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5084841A (en) * | 1989-08-14 | 1992-01-28 | Texas Instruments Incorporated | Programmable status flag generator FIFO using gray code |
JP2972447B2 (ja) * | 1992-07-31 | 1999-11-08 | 日本電気株式会社 | データ転送回路 |
US5905766A (en) * | 1996-03-29 | 1999-05-18 | Fore Systems, Inc. | Synchronizer, method and system for transferring data |
JP3536777B2 (ja) * | 2000-04-26 | 2004-06-14 | 日本電気株式会社 | 非同期系間データ転送回路及び非同期系間データ転送方法 |
JP3604637B2 (ja) * | 2001-03-12 | 2004-12-22 | シャープ株式会社 | 非同期転送装置および非同期転送方法 |
JP4023598B2 (ja) * | 2001-11-20 | 2007-12-19 | 株式会社日立製作所 | 半導体集積回路装置 |
JP2004266779A (ja) * | 2003-03-04 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 選択回路 |
JP4389459B2 (ja) * | 2003-03-28 | 2009-12-24 | ソニー株式会社 | データバッファ装置 |
-
2011
- 2011-03-18 JP JP2011061086A patent/JP5742334B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012199656A (ja) | 2012-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8301932B2 (en) | Synchronising between clock domains | |
JP2000099193A (ja) | 同期装置および同期方法ならびにインタフェ―ス回路 | |
JP2009147869A (ja) | 同期化回路 | |
JP2008071151A (ja) | 非同期データ保持回路 | |
CN107533533B (zh) | 集成电路之间的通信 | |
EP1946475B1 (en) | Data interface and method of seeking synchronization | |
US9584305B2 (en) | Deskew FIFO buffer with simplified initialization | |
JP4669039B2 (ja) | データ受信装置及びデータ伝送システム | |
US5047658A (en) | High frequency asynchronous data synchronizer | |
JP5742334B2 (ja) | データ転送システム、データ転送装置及びデータ転送方法 | |
JP4598872B2 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
WO2022037638A1 (zh) | 集成电路复位的方法和集成电路 | |
US9880961B2 (en) | Asynchronous bridge circuitry and a method of transferring data using asynchronous bridge circuitry | |
EP3739463B1 (en) | Circuit for asynchronous data transfer | |
JP2008300915A (ja) | クロックのデューティ比を活用した高速度シリアル通信 | |
JP6410594B2 (ja) | シンクロナイザおよび半導体装置 | |
US7696801B2 (en) | Reset method for clock triggering digital circuit and related signal generating apparatus utilizing the reset method | |
US20070130395A1 (en) | Bus processing apparatus | |
JP3604637B2 (ja) | 非同期転送装置および非同期転送方法 | |
JP7186741B2 (ja) | データ送出装置 | |
JP6738028B2 (ja) | 受信回路及び半導体集積回路 | |
TWI373918B (ja) | ||
JP2008294708A (ja) | クロック乗せ替え回路 | |
JP4356487B2 (ja) | デジタルデータ比較方法およびデジタルデータ比較回路並びにデジタル信号処理装置 | |
JP6492467B2 (ja) | 受信回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5742334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |