JP2012199656A - データ転送システム、データ転送装置及びデータ転送方法 - Google Patents

Abstract

【課題】設計自由度を向上させることのできるデータ転送システム、データ転送装置及びデータ転送方法を提供する。
【解決手段】第１転送装置１０から第２転送装置２０への転送データＴＤの送信の際に信号レベルが切替えられる送信状態信号Ｔｓと、第２転送装置２０での転送データＴＤの受信の際に信号レベルが切替えられる受信状態信号Ｒｓとの一致・不一致を、第１転送装置１０の論理回路１５及び第２転送装置２０の論理回路２４の双方で比較する。これら論理回路１５，２４における比較結果に応じて、第１転送装置１０での新規のデータ信号Ｄ１の取り込みと、第２転送装置２０での転送データＴＤの受信とを交互に許可する。
【選択図】図１

Description

本発明は、データ転送システム、データ転送装置及びデータ転送方法に関するものである。

従来、異なる周波数のクロック信号に基づいて互いに非同期で動作している転送装置間でデータ転送を行う場合には、送信側のクロック信号に同期して転送元の転送装置から送信される転送データを、受信側のクロック信号に同期して転送先の転送装置に入力させるクロック乗り換えが行われる。

このためのクロック乗換回路として、転送元（送信側）と転送先（受信側）とで同期を取る必要のない非同期バッファを介したデータ転送手法が知られている。例えば非同期バッファとして、送信側のデータ伝送経路と受信側のデータ伝送経路との間に先入れ先出しバッファ（First In First Out：ＦＩＦＯ）を備えたクロック乗換回路が知られている（例えば、特許文献１参照）。送信側から送られる書き込みクロックでＦＩＦＯ内に書き込まれたデータは、受信側の読み出しクロックによって、書き込まれた順に読み出すことができる。

特開平７−１１５４１０号公報

ところで、上述したＦＩＦＯを備えたクロック乗換回路は、送信側のクロック周波数と、受信側のクロック周波数との違いに対応した構成となるように設計される。このため、設計途中や設計後の仕様変更に伴って送信側又は受信側のクロック周波数が変更されると、それに対応して回路を見直す必要があり、汎用性及び設計自由度が低いという問題があった。

本発明の一観点によれば、送信クロックに従って転送データを送信する第１転送装置と、前記送信クロックとは異なる受信クロックに従って前記転送データを受信する第２転送装置とを有するデータ転送システムであって、前記第１転送装置は、前記転送データを前記第２転送装置に送信する際に、第１信号の信号レベルを第１レベル又は該第１レベルと異なる第２レベルに切替える第１切替手段と、前記第２転送装置から送信された、信号レベルが前記第１レベル又は前記第２レベルである第２信号と、前記第１信号との比較結果に応じて、当該第１転送装置での新たな転送データの取り込みを許可する第１許可手段と、を有し、前記第２転送装置は、前記第１転送装置から送信された前記第１信号と、自装置の第２信号との比較結果に応じて、前記転送データの受信を許可する第２許可手段と、前記転送データを受信する際に、前記自装置の第２信号の信号レベルを切替える第２切替手段と、を有する。

本発明の一観点によれば、設計自由度を向上させることができるという効果を奏する。

一実施形態の転送装置を示す回路図。 一実施形態の転送装置の動作を示すタイミングチャート。 一実施形態の転送装置の動作を示すタイミングチャート。 一実施形態の転送装置の動作を示すタイミングチャート。 比較例の転送装置を示す回路図。 比較例の転送装置の動作を示すタイミングチャート。

（第１実施形態）
以下、第１実施形態を図１〜図４に従って説明する。
図１に示すデータ転送システム１では、第１クロック信号ＣＫ１に従って第１転送装置１０から送信される転送データＴＤが、第１クロック信号ＣＫ１とは異なる第２クロック信号ＣＫ２に従って第２転送装置２０に入力される（乗せ換えられる）。すなわち、第１転送装置１０がデータ転送元の転送装置であり、第２転送装置２０がデータ転送先の転送装置である。例えば第１転送装置１０は、ＣＰＵコアやＣＰＵの演算回路ブロック等のクロックドメインに設けられ、第２転送装置２０は、メモリ部や様々な機能を有する周辺回路ブロック等のクロックドメインに設けられる。

まず、第１転送装置１０の内部構成例について説明する。
アンド回路１１には、データ信号Ｄ１が有効（Ｖａｌｉｄ）なデータであるか否かを示す有効信号Ｓｖと、新規のデータ信号Ｄ１の取り込みを許可する許可信号Ｓａとが入力される。ここで、有効信号Ｓｖは、例えば第１クロック信号ＣＫ１で制御される処理回路（図示略）から供給される信号であり、同処理回路から供給されるデータ信号Ｄ１が有効であるときにＨレベル（高電位電圧レベル）となり、データ信号Ｄ１が無効であるときにＬレベル（低電位電圧レベル）となる信号である。また、許可信号Ｓａは、第２転送装置２０での転送データＴＤの受信が完了して新規のデータ信号Ｄ１の取り込みを許可するときにＨレベルとなり、転送データＴＤの受信が未完了で新規のデータ信号Ｄ１の取り込みを禁止するときにＬレベルとなる信号である。

上記アンド回路１１は、有効信号Ｓｖと許可信号Ｓａとを論理積演算した結果を持つ出力信号Ｓ１をＤ−フリップフロップ回路（Ｄ−ＦＦ回路）１２，１３のイネーブル端子ＥＮに出力する。具体的には、アンド回路１１は、データ信号Ｄ１が有効であり、且つ新規なデータ信号Ｄ１の取り込みが許可されたときに、つまり有効信号Ｓｖ及び許可信号Ｓａの双方がＨレベルであるときに、Ｈレベルの出力信号Ｓ１を出力し、それ以外の場合にはＬレベルの出力信号Ｓ１を出力する。

Ｄ−ＦＦ回路１２のクロック端子には、上記第１クロック信号ＣＫ１が供給される。また、Ｄ−ＦＦ回路１２の入力端子Ｄには、当該Ｄ−ＦＦ回路１２の出力端子がインバータ回路１４を介して接続されている。このため、Ｄ−ＦＦ回路１２から出力される送信状態信号Ｔｓがインバータ回路１４で反転され、その反転信号Ｓ２がＤ−ＦＦ回路１２の入力端子Ｄに供給される。また、Ｄ−ＦＦ回路１２のクリア端子には、上記処理回路からリセット信号Ｒｅが供給される。

このＤ−ＦＦ回路１２は、Ｈレベルの出力信号Ｓ１が供給されているときに第１クロック信号ＣＫ１が立ち上がると、その立ち上がりエッジに同期して反転信号Ｓ２をサンプリングし、そのサンプリングした信号を送信状態信号Ｔｓとして論理回路１５及び第２転送装置２０に出力する。すなわち、Ｈレベルの出力信号Ｓ１が供給されているときに第１クロック信号ＣＫ１が立ち上がると、送信状態信号Ｔｓの信号レベルが反転される。ここで、送信状態信号Ｔｓは、送信側（第１転送装置１０側）の状態を示す信号であり、信号レベルがＨレベル又はＬレベルの信号である。また、Ｄ−ＦＦ回路１２は、Ｌレベルのリセット信号Ｒｅに応答して、リセット状態となり、Ｌレベル固定の送信状態信号Ｔｓを出力する。

Ｄ−ＦＦ回路１３のクロック端子には、第１クロック信号ＣＫ１が供給される。また、Ｄ−ＦＦ回路１３の入力端子Ｄには、上記データ信号Ｄ１が供給される。このＤ−ＦＦ回路１３は、Ｈレベルの出力信号Ｓ１が供給されているときに第１クロック信号ＣＫ１が立ち上がると、その立ち上がりエッジに同期してデータ信号Ｄ１をサンプリングし、そのサンプリングしたデータを転送データＴＤとして第２転送装置２０に出力する。

上記第１クロック信号ＣＫ１は、Ｄ−ＦＦ回路１６，１７のクロック端子にも供給される。Ｄ−ＦＦ回路１６の入力端子Ｄには、受信側（第２転送装置２０側）の状態を示す受信状態信号Ｒｓが第２転送装置２０から供給される。このＤ−ＦＦ回路１６は、第１クロック信号ＣＫ１の立ち上がりエッジに同期して受信状態信号Ｒｓをサンプリングし、そのサンプリングした信号を出力信号Ｓ３として次段のＤ−ＦＦ回路１７の入力端子Ｄに出力する。Ｄ−ＦＦ回路１７は、第１クロック信号ＣＫ１の立ち上がりエッジに同期して上記出力信号Ｓ３をサンプリングし、そのサンプリングした信号を出力信号Ｓ４として論理回路１５に出力する。

これらＤ−ＦＦ回路１６，１７は、メタステーブルの発生を回避し、受信状態信号Ｒｓを正しく取り込むために設けられた同期化回路である。ここで、メタステーブルとは、送信側レジストと異なるクロックで駆動される受信側レジスタの受信タイミングにより、受信側レジスタの出力レベルが不安定になる現象をいう。このメタステーブル対策の同期化回路では、適切な段数（ここでは、２段）の同期化用のＦＦ回路が直列に接続され、それらＦＦ回路において第１クロック信号ＣＫ１でリタイミングされることにより、入力される受信状態信号Ｒｓの同期化が行われる。すなわち、同期化回路において、受信状態信号Ｒｓが第１クロック信号ＣＫ１に乗せ換えられる。なお、この同期化回路におけるＤ−ＦＦ回路１６，１７の段数は、メタステーブルの発生を回避することの可能な段数であれば特に制限されない。

論理回路１５は、送信状態信号Ｔｓと出力信号Ｓ４（受信状態信号Ｒｓ）とを否定排他的論理和（ＥＮＯＲ）演算した結果、すなわち送信状態信号Ｔｓと出力信号Ｓ４とを排他的論理和した演算結果に否定（ＮＯＴ演算）を加えた結果を持つ上記許可信号Ｓａを生成する。具体的には、論理回路１５は、送信状態信号Ｔｓと出力信号Ｓ４との信号レベルが一致しているときに、第２転送装置２０での転送データＴＤの受信が完了したと判断し、新規のデータ信号Ｄ１の取り込みを許可することを示すＨレベルの許可信号Ｓａを生成する。また、論理回路１５は、送信状態信号Ｔｓと受信状態信号Ｒｓとの信号レベルが一致しないときに、第２転送装置２０での転送データＴＤの受信が未完了であると判断し、新規のデータ信号Ｄ１の取り込みを禁止することを示すＬレベルの許可信号Ｓａを生成する。なお、上述したように、論理回路１５で生成された許可信号Ｓａが上記アンド回路１１に供給される。

このように、データ転送元の第１転送装置１０では、自装置で生成された送信状態信号Ｔｓと、データ転送先の第２転送装置２０から入力される受信状態信号Ｒｓとが比較され、その比較結果に応じて新たなデータ信号Ｄ１の取り込みを許可する許可信号Ｓａが生成される。また、この第１転送装置１０では、Ｄ−ＦＦ回路１３から転送データＴＤが送信されるたびに、送信状態信号Ｔｓの信号レベルが切替えられる（反転される）。

次に、第２転送装置２０の内部構成例について説明する。
上記第１転送装置１０からの送信状態信号Ｔｓは、Ｄ−ＦＦ回路２１，２２，２３の入力端子Ｄに供給される。これらＤ−ＦＦ回路２１，２２，２３のクロック端子には、上記第２クロック信号ＣＫ２が供給される。

Ｄ−ＦＦ回路２１は、第２クロック信号ＣＫ２の立ち上がりエッジに同期して送信状態信号Ｔｓをサンプリングし、そのサンプリングした信号を出力信号Ｓ１１として次段のＤ−ＦＦ回路２２の入力端子Ｄに出力する。Ｄ−ＦＦ回路２２は、第２クロック信号ＣＫ２の立ち上がりエッジに同期して上記出力信号Ｓ１１をサンプリングし、そのサンプリングした信号を出力信号Ｓ１２として論理回路２４に出力する。

これらＤ−ＦＦ回路２１，２２は、メタステーブルの発生を回避し、送信状態信号Ｔｓを正しく取り込むために設けられた同期化回路である。この同期化回路では、適切な段数（ここでは、２段）の同期化用のＦＦ回路が接続され、それらＦＦ回路において第２クロック信号ＣＫ２でリタイミングされることにより、入力される送信状態信号Ｔｓの同期化が行われる。すなわち、同期化回路において、送信状態信号Ｔｓが第２クロック信号ＣＫ２に乗せ換えられる。なお、この同期化回路におけるＤ−ＦＦ回路２１，２２の段数は、メタステーブルの発生を回避することの可能な段数であれば特に制限されない。

論理回路２４には、上記Ｄ−ＦＦ回路２３から出力される上記受信状態信号Ｒｓが供給される。この論理回路２４は、出力信号Ｓ１２（送信状態信号Ｔｓ）と受信状態信号Ｒｓとを否定排他的論理和演算した結果を持つ出力信号Ｓ１３を生成する。具体的には、論理回路２４は、出力信号Ｓ１２と受信状態信号Ｒｓとの信号レベルが一致しているときに、Ｈレベルの出力信号Ｓ１３を生成する。また、論理回路２４は、出力信号Ｓ１２と受信状態信号Ｒｓとの信号レベルが一致しないときに、Ｌレベルの出力信号Ｓ１３を生成する。そして、論理回路２４で生成された出力信号Ｓ１３は、インバータ回路２５に供給される。

インバータ回路２５は、出力信号Ｓ１３を論理反転して、受信状態信号Ｒｓを更新するか否かを示す更新信号Ｓｕを生成する。具体的には、上記論理回路２４において出力信号Ｓ１３（送信状態信号Ｔｓ）と受信状態信号Ｒｓとの信号レベルが不一致であるときに、受信状態信号Ｒｓを送信状態信号Ｔｓの信号レベルに更新することを示すＨレベルの更新信号Ｓｕが生成される。一方、上記論理回路２４において出力信号Ｓ１３と受信状態信号Ｒｓとの信号レベルが一致しているときに、受信状態信号Ｒｓの信号レベルを更新させない（切替えない）ことを示すＬレベルの更新信号Ｓｕが生成される。そして、インバータ回路２５は、生成した更新信号ＳｕをＤ−ＦＦ回路２３，２６のイネーブル端子ＥＮ及びＤ−ＦＦ回路２７の入力端子Ｄに出力する。

Ｄ−ＦＦ回路２３のクリア端子には、上記リセット信号Ｒｅが供給される。このＤ−ＦＦ回路２３は、Ｈレベルの更新信号Ｓｕが供給されているときに第２クロック信号ＣＫ２が立ち上がると、その立ち上がりエッジに同期して送信状態信号Ｔｓをサンプリングし、そのサンプリングした信号を上記受信状態信号Ｒｓとして上記論理回路２４及び第１転送装置１０のＤ−ＦＦ回路１６に出力する。すなわち、更新信号ＳｕがＨレベルであるときに第２クロック信号ＣＫ２が立ち上がると、受信状態信号Ｒｓの信号レベルが送信状態信号Ｔｓの信号レベルに更新される（切替えられる）。また、Ｄ−ＦＦ回路２３は、Ｌレベルのリセット信号Ｒｅに応答して、リセット状態となり、Ｌレベル固定の受信状態信号Ｒｓを出力する。

Ｄ−ＦＦ回路２６の入力端子Ｄには、第１転送装置１０のＤ−ＦＦ回路１３から転送データＴＤが供給される。また、Ｄ−ＦＦ回路２６のクロック端子には、第２クロック信号ＣＫ２が供給される。このＤ−ＦＦ回路２６は、Ｈレベルの更新信号Ｓｕが供給されているときに第２クロック信号ＣＫ２が立ち上がると、その立ち上がりエッジに同期して転送データＴＤをサンプリングし、そのサンプリングしたデータを出力データＤｏｕｔとしてデータ処理回路（図示略）に出力する。すなわち、上記Ｈレベルの更新信号Ｓｕは、Ｄ−ＦＦ回路２６での転送データＴＤの受信（取り込み）を許可する機能も有する。なお、上記データ処理回路は、例えば第２クロック信号ＣＫ２で制御され、出力データＤｏｕｔを処理する回路である。

Ｄ−ＦＦ回路２７のクロック端子には、第２クロック信号ＣＫ２が供給される。このＤ−ＦＦ回路２７は、第２クロック信号ＣＫ２の立ち上がりエッジに同期して上記更新信号Ｓｕをサンプリングし、そのサンプリングした信号を有効信号Ｓｖｏとして出力する。この有効信号Ｓｖｏは、出力データＤｏｕｔが有効なデータであるか否かを示す信号である。具体的には、有効信号Ｓｖｏは、出力データＤｏｕｔが有効である場合にＨレベルとなり、出力データＤｏｕｔが無効である場合にＬレベルとなる信号である。上記データ処理回路では、Ｈレベルの有効信号Ｓｖｏに応答して、出力データＤｏｕｔの受信（取り込み）が行われる。

ここで、第２クロック信号ＣＫ２の立ち上がりエッジに同期してＤ−ＦＦ回路２２から出力される出力信号Ｓ１２が受信状態信号Ｒｓと不一致になって更新信号ＳｕがＨレベルになると、次の第２クロック信号ＣＫ２の立ち上がりエッジに同期して受信状態信号Ｒｓが送信状態信号Ｔｓと一致するように更新される。これにより、出力信号Ｓ１２と受信状態信号Ｒｓとが一致するため、更新信号ＳｕがＬレベルになる。したがって、更新信号Ｓｕは、出力信号Ｓ１２と受信状態信号Ｒｓとが不一致となってから第２クロック信号ＣＫ２の１サイクル（１周期）分だけＨレベルとなる。そして、この更新信号Ｓｕから生成される有効信号Ｓｖｏも同様に、第２クロック信号ＣＫ２の１周期分だけＨレベルとなる。

このように、データ転送先の第２転送装置２０では、自装置で生成された受信状態信号Ｒｓと、データ転送元の第１転送装置１０から入力される送信状態信号Ｔｓとの比較結果に応じて、転送データＴＤの受信を許可し、且つ受信状態信号Ｒｓの更新を指示する更新信号Ｓｕが生成される。また、この第２転送装置２０では、自身の受信状態信号Ｒｓと送信状態信号Ｔｓとの比較結果から、Ｄ−ＦＦ回路２６から出力される出力データＤｏｕｔが有効なデータであることを示す有効信号Ｓｖｏが生成される。

なお、第１クロック信号ＣＫ１は送信クロックの一例、第２クロック信号ＣＫ２は受信クロックの一例、第１転送装置１０は転送元の転送装置及びデータ転送装置の一例、第２転送装置２０は転送先の転送装置及びデータ転送装置の一例である。また、送信状態信号Ｔｓは第１信号の一例、受信状態信号Ｒｓは第２信号の一例、Ｄ−ＦＦ回路１２及びインバータ回路１４は第１切替手段の一例、Ｄ−ＦＦ回路１３は送信手段の一例、論理回路１５は第１許可手段及び比較手段の一例、Ｄ−ＦＦ回路１６，１７は第１同期化回路の一例である。また、Ｄ−ＦＦ回路２１，２２は第２同期化回路の一例、Ｄ−ＦＦ回路２３は第２切替手段及び第１フリップフロップ回路の一例、論理回路２４及びインバータ回路２５は第２許可手段の一例、論理回路２４は第２比較手段の一例、Ｄ−ＦＦ回路２６は受信手段の一例、Ｄ−ＦＦ回路２７は信号生成手段及び第２フリップフロップ回路の一例である。

次に、上記データ転送システム１の動作を図２〜図４に従って説明する。これら図２〜図４において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。

まず、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２とのクロック周波数差が小さい場合（ここでは、クロック信号ＣＫ１，ＣＫ２のクロック周波数が同一である場合）の動作を図２に従って説明する。但し、図２の動作例では、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２とは位相が１８０度ずれている。

今、リセット信号ＲｅがＬレベルであるため、Ｄ−ＦＦ回路１２からＬレベル固定の送信状態信号Ｔｓが出力され、Ｄ−ＦＦ回路２３からＬレベル固定の受信状態信号Ｒｓが出力されている（時刻ｔ１）。これにより、送信状態信号Ｔｓと受信状態信号Ｒｓとが共に初期状態にリセットされ、それら両信号Ｔｓ，Ｒｓの信号レベルが一致されている。このため、論理回路１５からＨレベルの許可信号Ｓａが出力されており、Ｄ−ＦＦ回路１３でのデータ信号Ｄ１の取り込みが許可されている。

続いて、リセット信号ＲｅがＨレベルに遷移され（時刻ｔ２）、有効信号ＳｖがＨレベルに遷移されるとともに新規のデータａがデータ信号Ｄ１としてＤ−ＦＦ回路１３に供給されると（時刻ｔ３）、アンド回路１１の出力信号Ｓ１がＨレベルに遷移される。このＨレベルの出力信号Ｓ１がＤ−ＦＦ回路１２，１３のイネーブル端子ＥＮに入力されているときに、第１クロック信号ＣＫ１が立ち上がると（時刻ｔ４）、Ｄ−ＦＦ回路１３にデータａが取り込まれ、そのデータａが転送データＴＤとして出力される。さらに、Ｄ−ＦＦ回路１２から出力される送信状態信号Ｔｓが更新され、その信号レベルがＨレベルに反転される。この送信状態信号Ｔｓの更新に伴って、その送信状態信号Ｔｓの信号レベルが受信状態信号Ｒｓ（出力信号Ｓ４）の信号レベルと不一致になるため、許可信号ＳａがＬレベルとなる。これにより、アンド回路１１の出力信号Ｓ１がＬレベルとなるため、Ｄ−ＦＦ回路１３での新規のデータ信号Ｄ１の取り込みが抑制される。また、このとき、Ｄ−ＦＦ回路１２，１３は、ラッチ状態となるため、直前の出力状態を維持する。すなわち、Ｄ−ＦＦ回路１２はＨレベルの送信状態信号Ｔｓの出力を維持し、Ｄ−ＦＦ回路１３はデータａの出力を維持する。

一方、第２転送装置２０では、上記更新されたＨレベルの送信状態信号ＴｓがＤ−ＦＦ回路２１，２２を経由して、論理回路２４で受信状態信号Ｒｓと比較される。そして、送信状態信号ＴｓのＨレベルへの更新に伴って出力信号Ｓ１２がＨレベルになると、その出力信号Ｓ１２と受信状態信号Ｒｓとの信号レベルが不一致になるため、Ｈレベルの更新信号Ｓｕが生成される。

このＨレベルの更新信号ＳｕがＤ−ＦＦ回路２６のイネーブル端子ＥＮに入力されているときに、第２クロック信号ＣＫ２が立ち上がると（時刻ｔ６）、第１転送装置１０から送信された転送データＴＤ（データａ）がＤ−ＦＦ回路２６で取り込まれ（受信され）、その受信されたデータａが出力データＤｏｕｔとしてデータ処理回路に出力される。また、上記Ｈレベルの更新信号ＳｕがＤ−ＦＦ回路２３のイネーブル端子ＥＮに入力されているときに、第２クロック信号ＣＫ２が立ち上がると（時刻ｔ６）、受信状態信号Ｒｓの信号レベルがその時の送信状態信号Ｔｓの信号レベル（Ｈレベル）に更新される。すると、論理回路２４において、出力信号Ｓ１２と受信状態信号Ｒｓとの信号レベルが一致するため、更新信号ＳｕがＬレベルに立ち下がる（時刻ｔ６）。このため、更新信号ＳｕのＨレベル期間は、常に第２クロック信号ＣＫ２の１周期分だけの期間（時刻ｔ５〜ｔ６）になる。そして、この更新信号ＳｕがＤ−ＦＦ回路２７に取り込まれ、その取り込まれた信号が有効信号Ｓｖｏとしてデータ処理回路に出力される。これにより、第２クロック信号ＣＫ２の１周期分（時刻ｔ６〜ｔ８）だけＨレベルとなる有効信号Ｓｖｏがデータ処理回路に出力され、そのデータ処理回路ではＨレベルの有効信号Ｓｖｏに応答して出力データＤｏｕｔが受信される。なお、更新信号ＳｕがＬレベルに立ち下がると、Ｄ−ＦＦ回路２６はラッチ状態となるため、直前の出力状態を維持し、出力データＤｏｕｔとしてデータａの出力を維持する。

一方、時刻ｔ７において、Ｈレベルの有効信号Ｓｖがアンド回路１１に供給されるとともに、次のデータ信号Ｄ１（データｂ）がＤ−ＦＦ回路１３に供給される。しかし、この時点では、Ｄ−ＦＦ回路１７から論理回路１５に供給される出力信号Ｓ４の信号レベルが送信状態信号Ｔｓの信号レベル（Ｈレベル）と異なるＬレベルであるため、論理回路１５からＬレベルの許可信号Ｓａが出力されている。これにより、Ｄ−ＦＦ回路１３での新規のデータ信号Ｄ１（ここでは、データｂ）の取り込みが禁止される。

そして、上述のように更新された受信状態信号ＲｓがＤ−ＦＦ回路１６，１７を経由して、論理回路１５で送信状態信号Ｔｓと比較される、すなわちＤ−ＦＦ回路１７の出力信号Ｓ４がＨレベルに遷移され、そのＨレベルの出力信号Ｓ４と送信状態信号Ｔｓとが比較される。このとき、出力信号Ｓ４と送信状態信号Ｔｓとの信号レベルが一致するため、論理回路１５から出力される許可信号ＳａがＨレベルとなる（時刻ｔ９）。これにより、第１転送装置１０（Ｄ−ＦＦ回路１３）での新たなデータ信号Ｄ１（ここでは、データｂ）の取り込みが許可される。すなわち、許可信号ＳａがＨレベルとなった後に、第１クロック信号ＣＫ１が立ち上がると（時刻ｔ１０）、Ｄ−ＦＦ回路１３にデータｂが取り込まれ、そのデータｂが転送データＴＤとして出力される。さらに、Ｄ−ＦＦ回路１２から出力される受信状態信号Ｒｓが更新され、その信号レベルがＬレベルに反転される。

以後も、このような一連の動作が繰り返し実行されることにより、データｂが、第１転送装置１０から第２転送装置２０に転送され、その第２転送装置２０から出力データＤｏｕｔとして出力される。その後、データｃが、第１転送装置１０から第２転送装置２０に転送され、その第２転送装置２０から出力データＤｏｕｔとして出力される。

ここで、比較例として図５に示したデータ転送システム２の構成及び動作を説明する。
図５に示すデータ転送システム２では、第１クロック信号ＣＬＫ１で動作する第１転送装置３０から、第１クロック信号ＣＬＫ１とは異なる第２クロック信号ＣＬＫ２で動作する第２転送装置４０に対して転送データＴＤ１が転送される。

第１転送装置３０において、第１クロック信号ＣＬＫ１は、Ｄ−ＦＦ回路３１のクロック端子及びオア回路３２に供給される。Ｄ−ＦＦ回路３１の入力端子Ｄには、転送データＴＤ１の受信が完了したことを示す受信完了信号Ｔａｃｋが第２転送装置４０から入力される。このＤ−ＦＦ回路３１は、第１クロック信号ＣＬＫ１の立ち上がりエッジに同期して受信完了信号Ｔａｃｋをサンプリングし、そのサンプリングした信号を出力信号Ｓ３１としてアンド回路３３に出力する。

アンド回路３３には、有効な転送データＴＤ１を送信したことを示す有効データ信号ＴｒｅｑがＤ−ＦＦ回路３４から供給される。このアンド回路３３は、出力信号Ｓ３１の反転レベルと有効データ信号Ｔｒｅｑとを論理積演算した結果を持つ出力信号Ｓ３２を上記オア回路３２に出力する。

オア回路３２は、第１クロック信号ＣＬＫ１と出力信号Ｓ３２とを論理和演算した結果を持つクロック信号ＣＬＫ１１をＤ−ＦＦ回路３４，３５のクロック端子に出力する。具体的には、オア回路３２は、出力信号Ｓ３２がＬレベルであるときには、第１クロック信号ＣＬＫ１をクロック信号ＣＬＫ１１として出力する一方、出力信号Ｓ３２がＨレベルであるときには、第１クロック信号ＣＬＫ１に関わらずＬレベル固定のクロック信号ＣＬＫ１１を出力する。すなわち、Ｈレベルの出力信号Ｓ３２によって第１クロック信号ＣＬＫ１が無効化（マスク）される。

Ｄ−ＦＦ回路３４の入力端子Ｄには、データ信号Ｄ１１の転送を要求するリクエスト信号Ｒｅｑが供給される。このＤ−ＦＦ回路３４は、クロック信号ＣＬＫ１１の立ち上がりエッジに同期してリクエスト信号Ｒｅｑをサンプリングし、そのサンプリングした信号を上記有効データ信号Ｔｒｅｑとして上記アンド回路３３及び第２転送装置４０に出力する。Ｄ−ＦＦ回路３５の入力端子Ｄには、データ信号Ｄ１１が供給される。このＤ−ＦＦ回路３５は、クロック信号ＣＬＫ１１の立ち上がりエッジに同期してデータ信号Ｄ１１をサンプリングし、そのサンプリングしたデータを転送データＴＤ１として第２転送装置４０に出力する。このため、上述のようにＨレベルの出力信号Ｓ３２によって第１クロック信号ＣＬＫ１が無効化されると、これらＤ−ＦＦ回路３４，３５においてリクエスト信号Ｒｅｑ及びデータ信号Ｄ１１の取り込みがそれぞれ禁止されることになる。

第２転送装置４０において、上記転送データＴＤ１がＤ−ＦＦ回路４１の入力端子Ｄに供給されるとともに、上記有効データ信号ＴｒｅｑがＤ−ＦＦ回路４２の入力端子Ｄに供給される。また、有効データ信号Ｔｒｅｑは、インバータ回路４３を介してオア回路４４に供給されるとともに、Ｄ−ＦＦ回路４２のクリア端子に供給される。

オア回路４４には、有効データ信号Ｔｒｅｑを論理反転させた反転信号Ｓ４１と併せて、第２クロック信号ＣＬＫ２が供給される。このオア回路４４は、反転信号Ｓ４１と第２クロック信号ＣＬＫ２とを論理和演算した結果を持つクロック信号ＣＬＫ２１をＤ−ＦＦ回路４１，４２のクロック端子に出力する。具体的には、オア回路４４は、反転信号Ｓ４１がＬレベル（有効データ信号ＴｒｅｑがＨレベル）であるときには、第２クロック信号ＣＬＫ２をクロック信号ＣＬＫ２１として出力する。一方、オア回路４４は、反転信号Ｓ４１がＨレベル（有効データ信号ＴｒｅｑがＬレベル）であるときには、第２クロック信号ＣＬＫ２に関わらずＬレベル固定のクロック信号ＣＬＫ２１を出力する。すなわち、Ｌレベルの有効データ信号Ｔｒｅｑによって第２クロック信号ＣＬＫ２が無効化（マスク）される。

Ｄ−ＦＦ回路４１は、クロック信号ＣＬＫ２１の立ち上がりエッジに同期して転送データＴＤ１をサンプリングし、そのサンプリングしたデータを出力データＤｏｕｔ１としてデータ処理回路（図示略）に出力する。また、Ｄ−ＦＦ回路４２は、クロック信号ＣＬＫ２１の立ち上がりエッジに同期して有効データ信号Ｔｒｅｑをサンプリングし、そのサンプリングした信号を有効信号Ｓｖｏ１としてデータ処理回路に出力するとともに、サンプリングした信号を上記受信完了信号Ｔａｃｋとして第１転送装置３０に出力する。このため、上述のようにＬレベルの有効データ信号Ｔｒｅｑによって第２クロック信号ＣＬＫ２が無効化されると、これらＤ−ＦＦ回路４１，４２において転送データＴＤ１及び有効データ信号Ｔｒｅｑの取り込みがそれぞれ禁止されることになる。また、Ｄ−ＦＦ回路４２はＬレベルの有効データ信号Ｔｒｅｑに応答してリセットされ、そのＤ−ＦＦ回路４２からはＬレベルの有効信号Ｓｖｏ１が出力される。

続いて、上記データ転送システム２の動作を図６に従って説明する。ここでは、第２クロック信号ＣＬＫ２が第１クロック信号ＣＬＫ１よりも２倍高速である場合の動作について説明する。

今、Ｌレベルの受信完了信号Ｔａｃｋが出力されているときに、Ｄ−ＦＦ回路３５に新規のデータａがデータ信号Ｄ１１として供給され、Ｄ−ＦＦ回路３４にＨレベルのリクエスト信号Ｒｅｑが供給される（時刻ｔ２０）。すると、クロック信号ＣＬＫ１１（クロック信号ＣＬＫ１）の立ち上がりエッジに同期して、Ｄ−ＦＦ回路３４にリクエスト信号Ｒｅｑが取り込まれ、その信号が有効データ信号Ｔｒｅｑとして第２転送装置４０に出力される（時刻ｔ２１）。すなわち、Ｈレベルの有効データ信号Ｔｒｅｑが第２転送装置４０に出力される。さらに、クロック信号ＣＬＫ１１の立ち上がりエッジに同期して、Ｄ−ＦＦ回路３５にデータａが取り込まれ、そのデータａが転送データＴＤ１として第２転送装置４０に出力される。

このＨレベルの有効データ信号Ｔｒｅｑに応答して、アンド回路３３からＨレベルの出力信号Ｓ３２が出力されるため、オア回路３２において第１クロック信号ＣＬＫ１が無効化され、Ｌレベル固定のクロック信号ＣＬＫ１１が出力される。

一方、第２転送装置４０において、上記Ｈレベルの有効データ信号Ｔｒｅｑに応答して、オア回路４４における第２クロック信号ＣＬＫ２の無効化が解除され、第２クロック信号ＣＬＫ２がクロック信号ＣＬＫ２１としてＤ−ＦＦ回路４１，４２に出力される。このマスク解除後の最初のクロック信号ＣＬＫ２１（第２クロック信号ＣＬＫ２）の立ち上がりエッジに同期して、Ｄ−ＦＦ回路４１，４２は転送データＴＤ１及び有効データ信号Ｔｒｅｑをそれぞれ取り込み、出力データＤｏｕｔ１及び有効信号Ｓｖｏ１としてそれぞれデータ処理回路（図示略）に出力する（時刻ｔ２２）。さらに、Ｄ−ＦＦ回路４２からはＨレベルの受信完了信号Ｔａｃｋが第１転送装置３０に出力される。

続いて、Ｈレベルの受信完了信号ＴａｃｋがＤ−ＦＦ回路３１を経由してアンド回路３３に入力されると、そのアンド回路３３の出力信号Ｓ３２がＬレベルに遷移される（時刻ｔ２３）。これにより、オア回路３２における第１クロック信号ＣＬＫ１の無効化が解除される。次いで、その無効化解除後の最初のクロック信号ＣＬＫ１１の立ち上がりエッジに同期して、Ｌレベルのリクエスト信号ＲｅｑがＤ−ＦＦ回路３４に取り込まれる（時刻ｔ２４）。これにより、Ｄ−ＦＦ回路３４からＬレベルの有効データ信号Ｔｒｅｑが出力されるため、第２転送装置４０のオア回路４４において第２クロック信号ＣＬＫ２が無効化されるとともに、Ｄ−ＦＦ回路４２がリセットされる。すると、Ｄ−ＦＦ回路４２からＬレベルの有効信号Ｓｖｏ１が出力されるとともに、Ｄ−ＦＦ回路４１では直前の有効な転送データＴＤ１を出力データＤｏｕｔ１としてラッチした状態が維持される。

このように、比較例のデータ転送システム２では、Ｈレベルの有効信号Ｓｖｏ１が出力された後、Ｈレベルの受信完了信号Ｔａｃｋに応答して第１クロック信号ＣＬＫ１の無効化が解除され、第１クロック信号ＣＬＫ１の立ち上がりエッジに同期してＬレベルの有効データ信号Ｔｒｅｑが出力されるまで有効信号Ｓｖｏ１はＬレベルに立ち下がらない。このため、本動作例では、時刻ｔ２２〜ｔ２４の期間、Ｈレベルの有効信号Ｓｖｏ１が出力される。このとき、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２とのクロック周波数差が大きいと、上記有効信号Ｓｖｏ１がＨレベルの期間に、第２クロック信号ＣＬＫ２の立ち上がりエッジが複数回（図６では５回）発生することになる。このため、第２転送装置４０からの出力データＤｏｕｔ１が入力されるデータ処理回路では、１つの出力データＤｏｕｔ１を５回受信することになる（破線矢印参照）。すなわち、図５に示したデータ転送システム２では、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２とのクロック周波数差が大きい場合に、１回のデータ転送を複数回のデータ転送であると誤認識するという問題が発生する。

これに対し、本実施形態のデータ転送システム１では、上述したように、Ｈレベルの有効信号Ｓｖｏが常に第２クロック信号ＣＫ２の１周期分の期間だけ生成されるようになっている。この有効信号ＳｖｏのＨレベル期間は、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２とのクロック周波数差が大きくなった場合であっても、第２クロック信号ＣＫ２の１周期分の期間となる。すなわち、図３に示すように、第２クロック信号ＣＫ２が第１クロック信号ＣＫ１よりも例えば３倍高速である場合であっても、有効信号Ｓｖｏは第２クロック信号ＣＫ２の１周期分だけＨレベルとなる。詳しくは、出力信号Ｓ１２と受信状態信号Ｒｓとの不一致に応答して更新信号ＳｕがＨレベルになると（時刻ｔ１１）、次の第２クロック信号ＣＫ２の立ち上がりエッジに同期して受信状態信号Ｒｓが送信状態信号Ｔｓと一致するように信号レベルが切替えられる（時刻ｔ１２）。これにより、出力信号Ｓ１２と受信状態信号Ｒｓとが一致するため、更新信号ＳｕがＬレベルになり、更新信号ＳｕのＨレベル期間が第２クロック信号ＣＫ２の１周期と等しくなる（時刻ｔ１１〜ｔ１２）。このため、この更新信号Ｓｕを取り込んで生成される有効信号ＳｖｏのＨレベル期間も第２クロック信号ＣＫ２の１周期と等しくなる（時刻ｔ１２〜ｔ１３）。また、図４に示すように、第１クロック信号ＣＫ１が第２クロック信号ＣＫ２よりも例えば３倍高速である場合であっても、同様に、有効信号Ｓｖｏは第２クロック信号ＣＫ２の１周期分だけＨレベルとなる（時刻ｔ１４〜ｔ１５）。したがって、このようなデータ転送システム１では、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２のクロック周波数差が大きい場合であっても、比較例のように１回のデータ転送を複数回のデータ転送として誤認識されることを好適に回避することができる。

以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）以下のような一連の動作によって、異なるクロック信号に基づいて互いに非同期で動作している第１転送装置１０と第２転送装置２０との間で転送データＴＤを転送するようにした。すなわち、第１転送装置１０において、転送データＴＤを第２転送装置２０に送信する際に送信状態信号Ｔｓの信号レベルを反転し、その反転によって送信状態信号Ｔｓと受信状態信号Ｒｓ（出力信号Ｓ４）との信号レベルが不一致となったときに、新規のデータ信号Ｄ１の取り込みを禁止する。また、第２転送装置２０において、上記送信状態信号Ｔｓの反転に伴って出力信号Ｓ１２と受信状態信号Ｒｓとの信号レベルが不一致になったときに、Ｄ−ＦＦ回路２６での転送データＴＤの受信を許可し、その転送データＴＤの受信の際に受信状態信号Ｒｓの信号レベルを反転する。そして、第１転送装置１０において、上記受信状態信号Ｒｓの反転に伴って出力信号Ｓ４と送信状態信号Ｔｓの信号レベルが一致したときに、Ｄ−ＦＦ回路１３での新規のデータ信号Ｄ１の取り込みを許可する。

このような一連の動作は、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２のいずれのクロック周波数を変化させても、第１転送装置１０及び第２転送装置２０の回路構成を変更することなく実行することができる。したがって、転送装置１０，２０の回路構成を変更することなく、クロック信号ＣＫ１，ＣＫ２のクロック周波数を自由に変更することができるため、設計自由度を向上させることができ、転送装置１０，２０間の非同期データ転送を汎用的に行うことができる。

（２）第１転送装置１０から第２転送装置２０への転送データＴＤの送信毎に信号レベルが切替えられる送信状態信号Ｔｓと、第２転送装置２０での転送データＴＤの受信毎に信号レベルが切替えられる受信状態信号Ｒｓとの一致・不一致を、第１転送装置１０及び第２転送装置２０の双方で比較するようにした。さらに、その比較結果に応じて、第１転送装置１０での新規のデータ信号Ｄ１の取り込みと、第２転送装置２０での転送データＴＤの受信とを交互に許可するようにした。これにより、簡易な構成によって、第２転送装置２０で転送データＴＤを受信する際にメタステーブルが発生することを好適に抑制することができる。すなわち、第１転送装置１０で新規のデータ信号Ｄ１を取り込むとき、つまり転送データＴＤの値が変化するときには、第２転送装置２０で転送データＴＤの受信が行われないため、メタステーブルの発生を抑制することができる。さらに、第２転送装置２０で転送データＴＤを受信するときには、第１転送装置１０で新規のデータ信号Ｄ１が禁止され、転送データＴＤの値が変化しないため、メタステーブルの発生を抑制することができる。

（３）Ｈレベルの有効信号Ｓｖｏを、第２クロック信号ＣＫ２の１周期分の期間だけ生成するようにした。これにより、第１クロック信号ＣＫ１と第２クロック信号ＣＫ２とのクロック周波数差が大きい場合であっても、比較例のように１回のデータ転送を複数回のデータ転送として誤認識されることを回避することができる。すなわち、クロック信号ＣＫ１，ＣＫ２の周波数比率に関係なく、転送データＴＤを正しく転送することができる。したがって、設計自由度をさらに向上させることができる。

（４）第１転送装置１０において、複数段のＤ−ＦＦ回路１６，１７によって受信状態信号Ｒｓを受信するようにした。これにより、メタステーブルの発生を抑制することができ、受信状態信号Ｒｓを正しく受信することができる。

（５）第２転送装置２０において、複数段のＤ−ＦＦ回路２１，２２によって送信状態信号Ｔｓを受信するようにした。これにより、メタステーブルの発生を抑制することができ、送信状態信号Ｔｓを正しく受信することができる。

（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態における第１転送装置１０の回路構成は、図１に示した回路構成に特に限定されない。例えば第１切替手段の一例であるＤ−ＦＦ回路１２及びインバータ回路１４は、転送データＴＤの送信の際に送信状態信号Ｔｓの信号レベルを切替えることのできる構成であれば、その構成に特に限定されない。また、第１許可手段の一例である論理回路１５は、自装置で生成された送信状態信号Ｔｓと第２転送装置２０から入力された受信状態信号Ｒｓとの比較結果に応答して、Ｄ−ＦＦ回路１３での新規のデータ信号Ｄ１の取り込みを許可することのできる構成であれば、その構成に特に限定されない。また、メタステーブル対策のＤ−ＦＦ回路１６，１７の代わりに、例えば１段のＤ−ＦＦ回路で受信状態信号Ｒｓを受信するようにしてもよい。

・上記実施形態における第２転送装置２０の回路構成は、図１に示した回路構成に特に限定されない。例えば第２許可手段の一例である論理回路２４及びインバータ回路２５は、自装置で生成された受信状態信号Ｒｓと第１転送装置１０から入力された送信状態信号Ｔｓとの比較結果に応答して、Ｄ−ＦＦ回路２６での転送データＴＤの受信を許可することのできる構成であれば、その構成に特に限定されない。また、第２切替手段の一例であるＤ−ＦＦ回路２３は、転送データＴＤの受信の際に受信状態信号Ｒｓの信号レベルを切替えることのできる構成であれば、その構成に特に限定されない。また、信号生成手段の一例であるＤ−ＦＦ回路２７は、Ｈレベルの有効信号Ｓｖｏを第２クロック信号ＣＫ２の１周期分だけ生成することのできる構成であれば、その構成に特に限定されない。また、メタステーブル対策のＤ−ＦＦ回路２１，２２の代わりに、例えば１段のＤ−ＦＦ回路で送信状態信号Ｔｓを受信するようにしてもよい。

・上記実施形態における第１クロック信号ＣＫ１のクロック周波数と第２クロック信号ＣＫ２のクロック周波数とは同一の周波数であってもよいし、異なる周波数であってもよい。

１ データ転送システム
１０ 第１転送装置
１１ アンド回路
１２ Ｄ−ＦＦ回路
１３ Ｄ−ＦＦ回路
１４ インバータ回路
１５ 論理回路
１６，１７ Ｄ−ＦＦ回路
２０ 第２転送装置
２１，２２ Ｄ−ＦＦ回路
２３ Ｄ−ＦＦ回路
２４ 論理回路
２５ インバータ回路
２６ Ｄ−ＦＦ回路
２７ Ｄ−ＦＦ回路

Claims (8)

1. 送信クロックに従って転送データを送信する第１転送装置と、前記送信クロックとは異なる受信クロックに従って前記転送データを受信する第２転送装置とを有するデータ転送システムであって、
   前記第１転送装置は、
   前記転送データを前記第２転送装置に送信する際に、第１信号の信号レベルを第１レベル又は該第１レベルと異なる第２レベルに切替える第１切替手段と、
   前記第２転送装置から送信された、信号レベルが前記第１レベル又は前記第２レベルである第２信号と、前記第１信号との比較結果に応じて、当該第１転送装置での新たな転送データの取り込みを許可する第１許可手段と、を有し、
   前記第２転送装置は、
   前記第１転送装置から送信された前記第１信号と、自装置の第２信号との比較結果に応じて、前記転送データの受信を許可する第２許可手段と、
   前記転送データを受信する際に、前記自装置の第２信号の信号レベルを切替える第２切替手段と、
   を有することを特徴とするデータ転送システム。
2. 前記第２転送装置は、
   前記第１転送装置から送信された第１信号と前記自装置の第２信号との比較結果に応じて、前記転送データを受信する受信手段から出力される出力データが有効なデータであることを示す有効信号を、前記受信クロックの１周期分だけ生成する信号生成手段を有することを特徴とする請求項１に記載のデータ転送システム。
3. 前記第１許可手段は、自装置の前記第１信号と前記第２転送装置から送信された第２信号との一致に応答して、前記第２転送装置による前記転送データの受信が完了したと判定して前記新たな転送データの取り込みを許可し、
   前記第２許可手段は、前記自装置の第２信号と前記第１転送装置から送信された第１信号との不一致に応答して、前記受信手段による前記転送データの受信を許可し、
   前記第２切替手段は、前記不一致に応答して、前記第２信号の信号レベルを前記第１信号と一致するように切替えることを特徴とする請求項２に記載のデータ転送システム。
4. 前記第２切替手段は、前記第１信号が入力端子に入力され、前記受信クロックがクロック端子に入力され、前記不一致に応答して生成される信号によって活性化される第１フリップフロップ回路を有し、
   前記信号生成手段は、前記自装置の第２信号と前記第１転送装置から送信された第１信号との比較結果に応答して生成される信号を前記受信クロックに従って取り込み、取り込んだ信号を前記有効信号として出力する第２フリップフロップ回路を有することを特徴とする請求項３に記載のデータ転送システム。
5. 前記第１許可手段は、
   前記第２転送装置から送信された第２信号を前記送信クロックに従って受信する複数段のフリップフロップを有する第１同期化回路と、
   前記第１同期化回路で受信された前記第２信号と、自装置の前記第１信号とを比較する第１比較手段と、を有し、
   前記第２許可手段は、
   前記第１転送装置から送信された第１信号を前記受信クロックに従って受信する複数段のフリップフロップを有する第２同期化回路と、
   前記第２同期化回路で受信された前記第１信号と、前記自装置の第２信号とを比較する第２比較手段と、を有することを特徴とする請求項１〜４のいずれか１つに記載のデータ転送システム。
6. 送信クロックに従って転送元の転送装置から送信される転送データを前記送信クロックとは異なる受信クロックに従って受信する転送先のデータ転送装置であって、
   前記転送元の転送装置から送信された前記転送データを受信する受信手段と、
   前記転送元の転送装置において前記転送データが送信される際に、第１レベル又は該第１レベルと異なる第２レベルに信号レベルが切替えられる第１信号と、信号レベルが第１レベル又は前記第２レベルである第２信号との比較結果に応じて、前記受信手段による前記転送データの受信を許可する手段と、
   前記受信手段で前記転送データを受信する際に前記第２信号の信号レベルを切替える手段と、
   を有することを特徴とするデータ転送装置。
7. 受信クロックに従って転送データを受信する転送先の転送装置に、前記受信クロックとは異なる送信クロックに従って前記転送データを送信する転送元のデータ転送装置であって、
   前記転送データを前記転送先の転送装置に送信する送信手段と、
   前記送信手段から前記転送データを送信する際に、第１信号の信号レベルを第１レベル又は該第１レベルと異なる第２レベルに切替える手段と、
   前記転送先の転送装置において前記転送データが受信される際に、前記第１レベル又は前記第２レベルに信号レベルが切替えられる第２信号と、前記第１信号との比較結果に応じて、前記送信手段での新たな転送データの取り込みを許可する手段と、
   を有することを特徴とするデータ転送装置。
8. 異なるクロックに基づいて互いに非同期で動作している複数の転送装置間で転送データを転送するデータ転送方法であって、
   転送元の第１転送装置において、前記転送データを転送先の第２転送装置に送信し、該転送データの送信の際に、第１信号の信号レベルを第１レベル又は該第１レベルと異なる第２レベルに切替え、該第１信号を前記第２転送装置に送信し、
   前記第２転送装置において、信号レベルが前記第１レベル又は前記第２レベルである第２信号と前記第１転送装置から送信された前記第１信号との比較結果に応じて、前記転送データの受信を許可するとともに、前記転送データの受信の際に前記第２信号の信号レベルを切替え、該第２信号を前記第１転送装置に送信し、
   前記第１転送装置において、自装置の前記第１信号と前記第２転送装置から送信された前記第２信号との比較結果に応答して、当該第１転送装置での新たな転送データの取り込みを許可することを特徴とするデータ転送方法。

Images