JP2002269036A - 非同期転送装置および非同期転送方法 - Google Patents

Abstract

(57)【要約】 【課題】 ハードウェアの大幅な増加を招くこと無し
に、１つのデータ転送にかかるオーバーヘッドを低減す
ると共に低消費電力化も計ることができる非同期転送装
置および非同期転送方法を提供する。 【解決手段】 転送回路Ａ５は、その制御回路５Ａが有
効データ送信信号Ｔreqが‘１’であることを検出した
ときに、クロック信号clkをマスクして、転送手段を構
成するフリップフロップＦ３,Ｆ２を停止状態にする。
一方、制御回路５Ａは、有効データ送信信号Ｔreqが
‘０’であることを検出し、かつ、転送回路Ｂ５からの
受信完了信号Ｔackが‘１’であることを検出したとき
に、クロック信号clkのマスクを解除して、フリップフ
ロップＦ３,Ｆ２を動作状態にする。したがって、ハン
ドシェイクで用いる有効データ送信信号を転送手段の動
作制御に利用して、小さなオーバーヘッドでメタステー
ブル状態を回避できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】半導体集積回路において、異
なる周波数で動作している複数の転送装置間において、
ハンドシェイク方式を用いてデータ転送を行なう非同期
転送装置および非同期転送方法に関する。

【０００２】

【従来の技術】一般に、非同期転送を実現する手法とし
て以下の(１),(２)の方式がある。

【０００３】(１) ハンドシェイクを用いた転送方式 (２) 高速クロックで仲介する方式 上記(１)のハンドシェイクを用いた転送方式は、広く知
られた方法であり、図７に示す回路などで広く実現され
ている。図７に示す回路のタイミングチャートを図８に
示す。

【０００４】図７では、データ信号の記載を省略してお
り、回路Ａ１１と回路Ｂ１１との間で、送信データが有
効であることを示す有効データ送信信号Ｔreqと、受信
完了を示す受信完了信号Ｔackとが確実に相手に送信さ
れることを示している。

【０００５】この回路Ａ１１は、Ｄタイプフリップフロ
ップＦ１０１とＦ１０２からなり、クロック信号clkＡ
で動作している。また、回路Ｂ１１は、Ｄタイプフリッ
プフロップＦ１０３とＦ１０５からなり、クロック信号
clkＢで動作している。したがって、回路Ａ１１と回路
Ｂ１１とは非同期である。

【０００６】まず、回路Ａ１１は、有効データ送信信号
Ｔreqを“１”に立ち上げ、送信データが有効(Valid)で
あるとして、データ信号ＴDATAを回路Ｂ１１に送信す
る。一方、回路Ｂ１１は、クロック信号clkＢの立ち上
がりに同期を取り、上記データを取り込んでラッチす
る。

【０００７】この回路Ｂ１１において、たとえ、１段目
のフリップフロップＦ１０３での取り込みが不安定で
も、２段目のフリップフロップＦ１０５での取り込みが
行われるまで、つまり、有効データ送信信号Ｔreq２が
“１”に立ち上がり、回路Ｂ１１が備える例えばレジス
タ(図示せず)に、上記データ信号ＴDATAが取り込まれる
まで、回路Ａ１１はデータ信号ＴDATAを出力し続ける。

【０００８】そして、回路Ｂ１１の上記レジスタが、デ
ータ信号ＴDATAを取り込んで、データ信号ＲDATA(回路
Ｂ１１内部のデータ)となると、回路Ｂ１１は、信号Ｔr
eq２のタイミングで、受信の完了を示す受信完了信号Ｔ
ackを回路Ａ１１に送信する。

【０００９】一方、回路Ａ１１側も、この受信の完了を
示す受信完了信号Ｔackを２段構成のフリップフロップ
Ｆ１０１とＦ１０２で受け取る。この回路Ａ１１は、上
記受信完了信号Ｔackを信号Ｔack２として受け取るま
で、回路Ａ１１はデータ信号ＴDATAをさらに出力し続け
ることになる。したがって、たとえ、両回路Ａ１１,Ｂ
１１に不安定な期間があっても、確実な送受信がなされ
ることになる。この不安定な期間は、特に、回路Ａ１１
のクロック信号clkＡと回路Ｂ１１のクロック信号clkＢ
が同時に立ち上がった場合等に発生する。

【００１０】図７に示す回路では、メタステーブル状態
(クロック信号とデータ信号の同時変化によりレジスタ
の出力が発振している状態)を回避するために、回路Ａ
１１と回路Ｂ１１の双方の遅延回路を２段にしている。
したがって、１回のデータ転送に要する時間は、遅い方
のクロックで４サイクル以上必要であり、データ転送の
オーバーヘッド(制御や管理に費やされる時間)が大き
い。

【００１１】このオーバーヘッドが大きい問題に対して
は、上記(２)の高速クロックで仲介する方式による解決
策があり、特開平０５−２５７５６６号公報や、特開平
１１−１６１５９９号公報に記載の内容が知られてい
る。

【００１２】しかし、この高速クロックで仲介する方法
では、転送を仲介する回路が転送元と転送先の両方の回
路よりも高速で動作する必要があるから、消費電力が増
大する。

【００１３】また、上記オーバーヘッドが大きい問題に
対して、データ転送パス上の遅延回路を削減することで
解決する方法が広く知られている。図９に示す回路は、
データ転送パス上の遅延回路を削減する方法を実現した
一例である。このデータ転送パス上の遅延回路を削減す
る方法では、メタステーブル状態による回路の誤動作を
防ぐ必要がある。このことを以下に説明する。

【００１４】すなわち、図９では、有効データ送信信号
Ｔreqおよび受信完了信号Ｔackは、各回路Ａ１２,回路
Ｂ１２内で、１段のフリップフロップＦ１１１,Ｆ１１
２で取り込んでいる。この場合、回路Ｂ１２は、追加回
路Ｈ１２を有している。この追加回路Ｈ１２がないと、
回路Ａ１２と回路Ｂ１２との間での有効データ送信信号
Ｔreq,受信完了信号Ｔackおよびデータ信号ＴDataのや
り取りにおける配線遅延やスキューによるタイミングの
ズレによって、図１０(Ａ)に矢印Ｐで示すようなデータ
受信の誤動作が発生する。

【００１５】すなわち、この図１０(Ａ)では、回路Ｂ１
２内のフリップフロップＦ１１２が、有効データ送信信
号Ｔreqを、クロック信号clkＢの立ち上がりに同期を取
って取り込み、有効データ送信信号Ｔreq１のタイミン
グで受信完了信号Ｔackを回路Ａ１２側に送信する。こ
のとき、同時に、回路Ａ１２側のクロック信号clkＡが
立ち上がった場合、回路Ａ１２は、信号Ｔack１を取り
込み、データ信号Ｔdataの送信を止める。ここで、回路
Ｂ１２において、クロック信号clkＢの立ち上がりで同
期を取り、上記データ信号Ｔdataを取り込むレジスタ
(図示せず)は、配線遅延やスキューによって、クロック
信号clkＢの立ち上がりのタイミングがずれると、この
回路Ｂ１２内の上記レジスタが取り込むデータ信号Ｒda
taは、上記データ信号Ｔdataが、無効(Ｕnvalid)になっ
た後のデータになってしまうから、無効(Ｕnvalid)とな
る。

【００１６】このことを避けるため、追加回路Ｈ１２
は、信号Ｔreq１から充分に遅延をかけた信号を信号Ｔa
ckとして、先の配線遅延やスキューによるタイミングの
ズレを吸収し、確実な送受信を行う。

【００１７】この追加回路Ｃの具体的実現方法は、メタ
ステーブル状態による回路の誤動作を防ぐ方法として、
例えば、特開平０５−１５２９０４号公報,特開平０７
−０８４９４６号公報,特開平０８−１７９９２６号公
報に記載の方法などが知られている。

【００１８】しかし、これらの方法は、オーバーヘッド
が増加するとか、クロック信号clkＡ,clkＢ間の周波数
比や位相差に制限があるとか、メタステーブル検出回路
を必要とするなどの問題がある。

【００１９】

【発明が解決しようとする課題】そこで、この発明の目
的は、ハードウェアの大幅な増加を招くこと無しに、１
つのデータ転送にかかるオーバーヘッド(制御や管理に
費やされる時間)を低減すると共に低消費電力化も計る
ことができる非同期転送装置および非同期転送方法を提
供することにある。

【００２０】

【課題を解決するための手段】上記目的を達成するた
め、この発明の非同期転送装置は、異なる周波数で互い
に非同期で動作している複数の転送装置間で、有効なデ
ータ信号を送信したことを表す有効データ送信信号とデ
ータ信号の受信が完了したことを表す受信完了信号とを
用いたハンドシェイク方式でデータ転送を行う非同期転
送システムにおける非同期転送装置であって、送信回路
を有し、この送信回路は、上記データ信号を転送先に転
送する転送手段と、有効データ送信信号を検出したとき
に、上記転送手段を、データ信号を保持する動作停止状
態にする一方、有効データ送信信号を検出せず、かつ、
上記転送先からの受信完了信号を検出したときに、上記
転送手段を、データ信号を取り込む動作状態にさせる送
信制御手段とを備えていることを特徴としている。

【００２１】この発明の非同期転送装置では、送信制御
手段が、有効データ送信信号を検出したときに、転送手
段を動作停止状態にする一方、有効データ送信信号を検
出せず、かつ、上記転送先からの受信完了信号を検出し
たときに、上記転送手段を動作状態にさせる。したがっ
て、この発明によれば、ハンドシェイクで用いる有効デ
ータ送信信号を転送手段の動作制御に利用して、小さな
オーバーヘッド(制御時間)でメタステーブル状態を回避
できる。したがって、１つのデータ転送にかかるオーバ
ーヘッドを低減すると共に低消費電力化も図れる。

【００２２】また、一実施形態の非同期転送装置は、上
記非同期転送装置において、上記送信制御手段は、少な
くとも上記有効データ送信信号と受信完了信号とに基い
て、上記転送手段に供給するクロック信号を制御する送
信用クロック信号制御手段である。

【００２３】この一実施形態では、上記送信制御手段
は、送信用クロック信号制御手段であり、ハンドシェイ
クで用いる有効データ送信信号と受信完了信号を利用
し、転送手段に供給するクロック信号を制御すること
で、転送手段を動作状態または停止状態に制御する。し
たがって、ハードウェアの大幅な増加を招くこと無し
に、１つのデータ転送にかかるオーバーヘッドを低減す
ると共に低消費電力化も計ることができる。

【００２４】また、他の実施形態は、上記非同期転送装
置において、上記送信用クロック信号制御手段は、上記
転送手段に供給するクロック信号を停止させて、上記転
送手段を上記停止状態にする送信用クロック信号停止手
段を備えている。

【００２５】この実施形態では、上記送信用クロック信
号制御手段は、送信用クロック信号停止手段を備え、こ
の送信用クロック信号停止手段で、上記転送手段に供給
するクロック信号を停止させて、上記転送手段を上記停
止状態にする。

【００２６】また、一実施形態は、上記非同期転送装置
において、上記送信用クロック信号停止手段は、上記転
送手段に供給するクロック信号にマスクをかけるマスク
手段を備えている。

【００２７】この実施形態では、上記送信用クロック信
号停止手段がマスク手段を備え、このマスク手段が、上
記転送手段に供給するクロック信号にマスクをかける。
これにより、転送手段に供給するクロック信号を停止さ
せて、転送手段を停止状態にする。

【００２８】また、他の実施形態は、上記非同期転送装
置において、受信回路を有し、この受信回路は、転送元
からのデータ信号を受信する受信手段と、上記転送元か
らの有効データ送信信号を受信したときに、上記受信手
段を、データ信号を取り込む動作状態にすると共に、上
記有効データ送信信号を取り込んで、上記転送元に受信
完了信号を出力する一方、上記有効データ送信信号を検
出しないときに、上記受信手段を、データ信号を取り込
まない停止状態にする受信制御手段を備えている。

【００２９】この実施形態では、受信制御手段を備え、
この受信制御手段が、上記転送元からの有効データ送信
信号を受信したときに、上記受信手段を、データ信号を
取り込む動作状態にすると共に、上記有効データ送信信
号を取り込んで、上記転送元に受信完了信号を出力す
る。一方、この受信制御手段が、上記有効データ送信信
号を検出しないときに、上記受信手段を、データ信号を
取り込まない停止状態にする。したがって、この実施形
態によれば、転送元からの有効データ送信信号の検出と
非検出に応じて、受信手段を動作状態と停止状態に制御
して、転送元からのデータ信号を確実に受信し、かつ、
上記有効データ送信信号を取り込むと、上記転送元に受
信完了信号を出力する。

【００３０】また、一実施形態は、上記非同期転送装置
において、上記受信制御手段は、少なくとも上記有効デ
ータ送信信号に基いて、上記受信手段に供給するクロッ
ク信号を制御する受信用クロック信号制御手段である。

【００３１】この実施形態では、上記受信制御手段は、
受信用クロック信号制御手段であり、この受信用クロッ
ク信号制御手段が、少なくとも上記有効データ送信信号
に基いて、上記受信手段に供給するクロック信号を制御
することによって、受信手段の動作状態または停止状態
に制御する。

【００３２】また、他の実施形態は、上記非同期転送装
置において、上記受信用クロック信号制御手段は、上記
受信手段に供給するクロック信号を停止させて、上記受
信手段を停止状態にする受信用クロック信号停止手段を
備えている。

【００３３】この実施形態では、上記受信用クロック信
号制御手段は、受信用クロック信号停止手段を備え、こ
の受信用クロック信号停止手段で、上記受信手段に供給
するクロック信号を停止させて、上記受信手段を停止状
態にする。

【００３４】また、一実施形態は、上記非同期転送装置
において、上記受信用クロック信号停止手段は、上記受
信手段に供給するクロック信号にマスクをかけるマスク
手段を備えている。

【００３５】この実施形態では、上記受信用クロック信
号停止手段がマスク手段を備え、このマスク手段が、上
記受信手段に供給するクロック信号にマスクをかける。
これにより、受信手段に供給するクロック信号を停止さ
せて、受信手段を停止状態にする。

【００３６】また、他の実施形態の非同期転送方法は、
異なる周波数で互いに非同期で動作している複数の転送
装置間で、有効なデータ信号を送信したことを表す有効
データ送信信号とデータ信号の受信が完了したことを表
す受信完了信号とを用いたハンドシェイク方式でデータ
転送を行う非同期転送方法であって、転送元は、有効デ
ータ送信信号を検出したときに、データ転送動作を停止
状態にする一方、上記転送元が、有効データ送信信号を
検出せず、かつ、転送先からの受信完了信号を検出した
ときに、データ転送動作を開始する。

【００３７】この実施形態の非同期転送方法では、転送
元は、有効データ送信信号を検出したときに、データ転
送動作を停止状態にする一方、上記転送元が、有効デー
タ送信信号を検出せず、かつ、転送先からの受信完了信
号を検出したときに、データ転送動作を開始する。した
がって、この発明の非同期転送方法によれば、ハンドシ
ェイクで用いる有効データ送信信号を転送手段の動作制
御に利用して、小さなオーバーヘッドでメタステーブル
状態を回避できる。したがって、１つのデータ転送にか
かるオーバーヘッドを低減すると共に低消費電力化も図
れる。

【００３８】また、一実施形態の非同期転送方法は、上
記非同期転送方法において、すくなくとも上記有効デー
タ送信信号に基いて、上記データ転送動作に使用するク
ロック信号を制御して、上記データ転送動作を停止状態
にする。

【００３９】また、他の実施形態は、上記非同期転送方
法において、上記クロック信号を停止させることによっ
て、上記データ転送動作を停止状態にする。

【００４０】また、一実施形態は、上記非同期転送方法
において、上記クロック信号にマスクをかけることによ
って、上記クロック信号を停止させる。

【００４１】また、他の実施形態は、上記非同期転送方
法において、転送元からの有効データ送信信号を受信す
ると、データ受信動作を開始し、上記有効データ送信信
号を取り込むと、上記転送元に受信完了信号を出力する
一方、上記転送元から有効データ送信信号を検出しない
ときに、データ受信動作を停止する。

【００４２】この実施形態では、転送元からの有効デー
タ送信信号の検出と非検出に応じて、受信動作の開始と
停止を制御して、転送元からのデータ信号を確実に受信
し、かつ、上記転送元からの有効データ送信信号を取り
込むと、上記転送元に受信完了信号を出力する。

【００４３】また、一実施形態は、上記非同期転送方法
において、少なくとも上記有効データ送信信号と上記受
信完了信号に基いて、上記データ受信動作に使用するク
ロック信号を制御して、上記データ受信動作を開始す
る。

【００４４】また、他の実施形態は、上記非同期転送方
法において、上記クロック信号を停止させることによっ
て、上記受信動作を停止させる。

【００４５】また、一実施形態は、上記非同期転送方法
において、上記クロック信号にマスクをかけることによ
って、上記クロック信号を停止させる。

【００４６】

【発明の実施の形態】以下、この発明を図示の実施の形
態に基いて詳細に説明する。

【００４７】(第１の実施の形態)図１に、この発明の非
同期転送装置の第１実施形態を示し、図２に、この第１
実施形態のタイミングチャートを示す。

【００４８】なお、図１では、転送元の転送装置の送信
回路として転送回路Ａ５を示し、転送先の転送装置の受
信回路として転送回路Ｂ５を示している。

【００４９】この転送回路Ａ５は、３つのフリップフロ
ップＦ１,Ｆ２,Ｆ３とＯＲゲート５１およびＡＮＤゲー
ト５２で構成され、図１に示す信号clkＡ’,信号clkＡ,
有効データ送信信号Ｔreq,信号Ｔack１について、次の
論理式(１)を実現する組み合わせ論理回路である。

【００５０】 clkＡ’＝clkＡ ＯＲ (Ｔreq ＡＮＤ (not Ｔack１)) … (１) この転送回路Ａ５の制御回路５Ａは、２つのフリップフ
ロップＦ１,Ｆ２とＯＲゲート５１およびＡＮＤゲート
５２から構成されている。なお、このフリップフロップ
Ｆ１,Ｆ２は、クロックの立ち上がりでデータを取り込
み、ラッチする回路であればよく、レジスタ等であって
もよい。

【００５１】図１の転送回路Ａ５において、クロック信
号clkＡは、フリップフロップＦ１のクロック入力端子
とＯＲゲート５１の一方の入力端子に入力されている。

【００５２】このフリップフロップＦ１のデータ入力端
子には、転送回路Ｂ５からの受信完了信号Ｔackが入力
される。フリップフロップＦ１の／Ｑ端子(データ出力
の反転出力。)から、ＡＮＤゲート５２の一方の入力端
子に、信号／Ｔack１が出力される。このＡＮＤゲート
５２の他方の入力端子には、フリップフロップＦ２のＱ
端子(データ出力の非反転出力）からの出力が入力され
る。このＱ端子の出力は、有効データ送信信号Ｔreqに
なっている。

【００５３】上記ＡＮＤゲート５２の出力は、ＯＲゲー
ト５１の他方の入力端子に入力される。このＯＲゲート
５１の出力は、信号clkＡ’として、フリップフロップ
Ｆ２のクロック入力端子に入力されている。

【００５４】また、この信号clkＡ’は、別途、フリッ
プフロップＦ３のクロック入力端子にも入力され、この
信号clkＡ’の立ち上がりに同期を取り、データ信号ＴD
ataが回路Ｂ５に出力される。

【００５５】データ信号ＴDataは、回路Ａ５から回路Ｂ
５に送信するデータ信号であり、基本となる同期信号は
信号clkＡである。データ信号Ｔdataに有効なデータが
存在している期間を、図２に、実線で囲んだ“DATA Val
id”で示し、最初のデータ転送が終了し、次のデータを
送信できる期間を、破線で囲んだ“Next Data”で示
す。

【００５６】有効データ送信信号Ｔreqは、送信データ
信号ＴDataが有効であるときに値‘１’を取り、信号Ｔ
Dataが無効であるときに値‘０’を取る有効データ送信
信号であり、基本となる同期信号は、信号clkＡであ
る。

【００５７】また、信号Ｔack１は、受信完了信号Ｔack
を同期信号clkＡでサンプリングした信号である。この
信号Ｔack１を反転した信号／Ｔack１と受信完了信号Ｔ
ackとの関係を、図２に二重線で示す。

【００５８】上記信号clk’Ａの立ち上がりに同期を取
り、回路Ａ５内のデータがデータ信号Ｔdataとして回路
Ａ５から出力され、同時に、このデータ信号Ｔdataのデ
ータが有効(Valid)であることを表す有効データ送信信
号Ｔreqも“１”として回路Ａ５から出力される。

【００５９】一方、このときは、回路Ｂ５からの受信完
了信号Ｔackは、未だ“０”であるので、信号clkＡの立
ち上がりでデータを取り込むフリップフロップＦ１の端
子／Ｑが出力する信号／ＴACK１は、“１”になってい
る。したがって、ＡＮＤゲート５２は、“１”を出力す
るから、ＯＲゲート５１は信号clkＡに関わらず、信号c
lkＡ’として“１”を出力することになる。これによ
り、信号clkＡ’は、クロック信号clkＡがマスクされた
信号となる。したがって、フリップフロップＦ２とフリ
ップフロップＦ３には、クロック信号clkＡが入力され
ないから、フリップフロップＦ２,Ｆ３はラッチ状態と
なり、出力状態を維持する。

【００６０】そして、回路Ｂ５内でのデータ信号ＴData
の取り込みが完了し、受信完了信号Ｔackの値が“０”
から“１”に変化した後、フリップフロップＦ１で、ク
ロック信号clkＡの立ち上がりで、この“１”を取り込
み、反転信号／Ｔack１は、“０”に変化する。これに
より、ＡＮＤゲート５２の出力は、“０”に変化するの
で、ＯＲゲート５１は、入力されたクロック信号clkＡ
を、そのまま、信号clkＡ’として出力する。

【００６１】そして、この信号clkＡ’のマスクが解除
された後の最初の立ち上がりで、フリップフロップＦ２
とフリップフロップＦ３は、この回路Ａ５内のデータ信
号ＴDataと有効データ送信信号Ｔreqを取り込み、回路
Ｂ５に出力する。

【００６２】したがって、回路Ａ５は、回路Ｂ５からの
受信完了信号Ｔackを受け取った時点で、フリップフロ
ップＦ３に入力するデータ信号ＴDataを無効データに変
え、有効データ送信信号Ｔreqを別のデータに変えて
も、フリップフロップＦ２およびフリップフロップＦ３
は、先の最初の信号clkＡ’の立ち上がりが入力される
までラッチ状態であるから、フリップフロップＦ３が出
力する有効(Valid)なデータ信号ＴDataは変化しない。

【００６３】一方、転送回路Ｂ５は、２つのフリップフ
ロップＦ４,Ｆ５とＯＲゲート５３とインバータ５５と
任意回路Ｃ５からなり、信号clkＢ’と信号clkＢと有効
データ送信信号Ｔreqに関し、次の論理式(２)を実現す
る組み合わせ論理回路と、図２に示すタイミングで信号
Ｔreq１を生成する順序回路からなる。

【００６４】 clkＢ’＝clkＢ or(not Ｔreq) … (２) 転送回路Ｂ５が備える制御回路５Ｂは、１つのフリップ
フロップＦ４とインバータ５５とＯＲゲート５３から構
成されている。なお、上記フリップフロップＦ４は、ク
ロックの立ち上がりでデータを取り込み、ラッチする回
路であればよく、レジスタ等でもよい。

【００６５】この転送回路Ｂ５では、クロック信号clk
Ｂは、ＯＲゲート５３の一方の入力端子に入力されてい
る。また、フリップフロップＦ４のデータ入力端子に
は、転送回路Ａ５からの有効データ送信信号Ｔreqが入
力される。フリップフロップＦ４のＱ端子(データ出力
の非反転出力）は、受信完了信号Ｔackとなる信号Ｔreq
１を出力する。この信号Ｔreq１は、この回路Ｂ５内の
内部回路(例えば任意回路Ｃ５)で使用してもよい。回路
Ａ５からの有効データ送信信号Ｔreqは、フリップフロ
ップＦ４のデータ入力端子と、インバータ５５の入力端
子とフリップフロップＦ４のリセット入力端子にも入力
されている。このリセット入力端子に、信号値“０”が
入力されることで、フリップフロップＦ４がリセットさ
れる。

【００６６】そして、インバータ５５の出力は、ＯＲゲ
ート５３の他方の入力端子に入力されている。このＯＲ
ゲート５３の出力は、信号clkＢ’として、フリップフ
ロップＦ４とＦ５のクロック入力端子に入力される。こ
の信号clkＢ’の立ち上がりに同期を取り、回路Ａ５か
らのデータ信号ＴDataが、回路Ｂ５に取り込まれ、デー
タ信号ＲDataとして、回路Ｂ５内の内部回路に入力され
る。

【００６７】一方、フリップフロップＦ４のＱ端子が出
力する信号Ｔreq１は、有効データ送信信号Ｔreqが
‘０’のときに値‘０’を取る。一方、上記信号Ｔreq
１は、有効データ送信信号Ｔreqが‘１’のときに、信
号clkＢ’に同期して、有効データ送信信号Ｔreqの値を
サンプリングした値を取る受信完了信号である。有効デ
ータ送信信号Ｔreqが‘０’のときの有効データ送信信
号Ｔreqと信号Ｔreq１との関係を、図２に太線で示す。
また、有効データ送信信号Ｔreqが‘１’のときの有効
データ送信信号Ｔreqと信号Ｔreq１との関係を、図２に
二重線で示す。

【００６８】回路Ａ５からの信号Ｔreqが“０”のとき
は、インバータ５５を介して、信号値“１”がＯＲゲー
ト５３に入力される。このため、ＯＲゲート５３はクロ
ック信号clkＢに関わらず、信号値“１”を出力するこ
とになり、クロック信号clkＢ’はクロック信号clkＢが
マスクされた信号となる。

【００６９】さらに、回路Ａ５からの有効データ送信信
号Ｔreqは、フリップフロップＦ４のリセット端子にも
入力されているので、有効データ送信信号Ｔreqが
“０”のときは、フリップフロップＦ４はリセット状態
である。したがって、有効データ送信信号Ｔreqが
“０”のときは、信号Ｔreq１は“０”となり、すなわ
ち、受信完了信号Ｔackは“０”となっている。

【００７０】そして、図２の破断線より右側に示すよう
に、転送元の回路Ａ５から有効(Valid)なデータ信号ＴD
ataが、回路Ｂ５に送信されると共に、有効データ送信
信号Ｔreqが“１”に立ち上がると、まず、フリップフ
ロップＦ４のリセット状態が解除され、信号clkＢ’の
マスク状態が解除される。

【００７１】次いで、マスクが解除された後の最初の信
号clkＢ’の立ち上がりで、フリップフロップＦ４およ
びフリップフロップＦ５は、それぞれ、データ信号ＴDa
taおよび有効データ送信信号Ｔreqを取り込み、データ
信号ＲDataおよび信号Ｔreq１として内部回路(例えば、
任意回路Ｃ５)に出力する。さらに、上記信号Ｔreq１
は、受信完了信号Ｔackとして、回路Ａ５に入力され
る。

【００７２】そして、有効データ送信信号Ｔreqが、
“０”に立ち下がり、データ信号ＴDataが非有効(Unval
id)となると、先に説明したように、信号clkＢ’にはマ
スクがかかると共に、フリップフロップＦ４はリセット
状態となる。したがって、フリップフロップＦ５は、直
前の有効(Valid)なデータ信号ＴDataをデータ信号ＲDat
aとしてラッチした状態を維持する。

【００７３】このデータ信号Ｒdataは、回路Ｂ５で受信
したデータ信号であり、基本となる同期信号は、クロッ
ク信号clkＢである。このデータ信号Ｒdataに有効なデ
ータが存在している期間を、図２に実線で囲んだ“DATA
Valid”で示している。

【００７４】回路Ｂ５が回路Ａ５に出力する受信完了信
号Ｔackは、回路Ａ５からの送信データ信号ＴDataが回
路Ｂ５によって、データ信号Ｒdataとして正しく受信で
きたときに、値‘１’を示す受信完了信号であり、信号
Ｔreq１と同値である。

【００７５】図１に示す回路Ａ５において、信号clk
Ａ’が動作している非マスク状態の間、回路Ｂ５の信号
clkＢ’は、マスク状態で停止している。したがって、
回路Ｂ５に取り込まれるデータ信号ＴDataの値が変化し
ているとき、同期クロック信号clkＢ’が変化しないこ
とを保証でき、メタステーブル状態が発生しないことを
保証できる。また、図１に示す回路Ｂ５において、信号
clkＢ’が動作している間、回路Ａ５において、信号clk
Ａ’は停止している。このため、回路Ｂ５でデータを取
り込む時刻Ｔbに、取り込まれるデータ信号ＴDataの値
が変化しないことが保証され、メタステーブル状態が発
生しないことを保証できる。図２のタイミングチャート
において、有効データ送信信号Ｔreqの立上り時刻Ｔsa
から受信完了信号Ｔackの立上り時刻Ｔsbまでの期間
は、クロック信号clkＢの周期ＴＢ以下である。また、
上記立上り時刻Ｔsbから有効データ送信信号Ｔreqの立
下り時刻Ｔeaまでの期間は、クロック信号clkＡの周期
ＴＡの２倍以下である。この立下り時刻Ｔea以後は、直
ちに、次のデータ転送が可能になるので、１回の転送に
要する期間は最大で、(ＴＢ＋ＴＡ×２)である。

【００７６】従来の一例である図７の回路の場合、１回
の転送に要する期間として、遅い方のクロック信号clk
Ｂを基準に、その周期ＴＢの４倍の時間が必要であるこ
とから、この第１実施形態による図１の回路構成によれ
ば、(ＴＢ×３−ＴＡ×２)の時間以上の期間短縮が可能
となる。

【００７７】したがって、この第１実施形態によれば、
異なる周波数で動作している非同期の２回路間のデータ
転送において、ハードウェアの大幅な増加を招くことな
しに、１つのデータ転送にかかるオーバーヘッドを低減
すると共に低消費電力化も計ることができる。

【００７８】(第２の実施の形態)次に、図３に、この発
明の第２実施形態の回路を示す。この第２実施形態は、
転送回路７Ａの構成が第１実施形態と異なり、転送回路
７Ｂは前述の第１実施形態の転送回路Ｂ５と同じ構成で
ある。したがって、転送回路７Ａについて重点的に説明
する。

【００７９】この転送回路Ａ７は、第１実施形態の制御
回路５Ａと異なる制御回路７Ａを備えた点が、転送回路
Ａ５と異なる。より詳しくは、この転送回路Ａ７の制御
回路７Ａは、ＡＮＤゲート５２に入力する受信完了信号
Ｔack１を生成するための回路構成が前述の制御回路５
Ａと異なる。すなわち、この制御回路７Ａでは、フリッ
プフロップＦ７１とそのクロック入力端子に接続したＯ
Ｒゲート７２とインバータ７３とで信号Ｔack１を生成
する。

【００８０】制御回路７Ａにおいて、受信完了信号Ｔac
k１は、回路Ｂ５から入力された受信完了信号Ｔackが信
号値‘０’のときに値‘０’を取る。一方、受信完了信
号Ｔack１は、信号Ｔackが‘１’のときに、クロック信
号clkＡに同期して、受信完了信号Ｔackの値をサンプリ
ングした値を取る。

【００８１】この第２実施形態では、フリップフロップ
Ｆ７１の／Ｑ出力をＡＮＤゲート５２に入力すること
と、回路Ｂ７からの受信完了信号Ｔackがフリップフロ
ップＦ７１のデータ入力端子に入力される点は先の第１
実施形態と同じである。

【００８２】これに対し、この第２実施形態の制御回路
７Ａでは、信号Ｔack１の反転信号／Ｔack１の生成手法
が、第１実施形態の制御回路５Ａと異なり、追加のＯＲ
ゲート７２とインバータ７３を有し、受信完了信号Ｔac
kはフリップフロップＦ１のリセット端子とインバータ
７３の入力端子に入力される。上記フリップフロップＦ
７１は、上記リセット端子に信号値“０”が入力される
ことでリセットする。

【００８３】インバータ７３の出力は、ＯＲゲート７２
の一方の入力端子に入力され、他方の入力端子にはクロ
ック信号clkＡが入力される。そして、ＯＲゲート７２
の出力は、フリップフロップＦ７１のクロック入力端子
に入力される。

【００８４】この第２実施形態では、回路Ｂ７からの受
信完了信号Ｔackが、“１”のときは、信号clkＡがフリ
ップフロップＦ７１のクロック入力端子にそのまま入力
されるため、先の第１実施形態と同じ動作を行う。

【００８５】次に、受信完了信号Ｔackが、“０”のと
きは、フリップフロップＦ７１はリセット状態となる。
特に、受信完了信号Ｔackが“０”になったと同時に、
フリップフロップＦ７１はリセットされ、信号／Ｔack
１が“１”になる。この点が、先の第１実施形態と異な
る。

【００８６】したがって、先の第１実施形態では、クロ
ック信号clkＡの立ち上がりを待って、受信完了信号Ｔa
ckを制御回路５Ａに取り込んでいたのに対して、この第
２実施形態では、より早く、受信完了信号Ｔackを取り
込むことができる。したがって、この第２実施形態で
は、信号Ｔreqが、信号値“１”へ早く立ち上がり応答
でき、次のデータ信号“Next Data(Valid)”を出力する
タイミングを早くすることができる。

【００８７】(第３の実施の形態)次に、図４に、この発
明の第３実施形態の回路構成を示す。この第３実施形態
は、第１実施形態の制御回路５Ａと制御回路５Ｂに替え
て、制御回路８Ａと制御回路８Ｂを備えた点が、第１実
施形態と異なる点である。

【００８８】この第３の実施形態は、先述の第１,第２
の実施形態における制御回路をより一般的な形で表して
いる。

【００８９】この第３実施形態では、制御回路８Ａは、
その出力信号ＭＡ,有効データ送信信号Ｔreq,信号Ｔack
１,クロック信号clkＡに関して、次の論理式(３)もしく
は(４)を実現する論理回路である。なお、制御回路８Ａ
が、論理式(４)を実現する論理回路である場合には、ク
ロック信号clkＡに同期した順序回路を含んでもよい。

【００９０】 ＭＡ＝func｛Ｔreq，Ｔack１｝ … (３) ＭＡ＝func｛clkＡ，Ｔreq，Ｔack１｝ … (４) 上記論理式(３),(４)において、関数func｛｝は、以下
に説明する動作を満足する任意の論理式である。

【００９１】データ信号ＴDataは、転送回路Ａ８から転
送回路Ｂ８に送信するデータ信号であり、基本となる同
期信号は、クロック信号clkＡである。

【００９２】有効データ送信信号Ｔreqは、送信データ
信号ＴDataが有効であるときに、値‘１’を取り、送信
データ信号ＴDataが無効であるときに、値‘０’を取る
データ有効信号であり、基本となる同期信号は、クロッ
ク信号(同期信号)clkＡである。また、フリップフロッ
プＦ１から制御回路８Ａに入力する信号Ｔack１は、受
信完了信号Ｔackを同期信号clkＡでサンプリングした信
号である。

【００９３】次に、制御回路８Ｂは、その出力信号Ｍ
Ｂ,信号Ｔreq,信号Ｔack１,クロック信号clkＢに関し
て、次の論理式(５)または(６)または(７)を実現する論
理回路であり、クロック信号clkＢに同期した順序回路
を含んでもよい。

【００９４】 ＭＢ＝func’｛Ｔreq｝ …(５) ＭＢ＝func’｛clkＢ，Ｔreq｝ …(６) ＭＢ＝func’｛clkＢ，Ｔreq，Ｔreq１｝ …(７) 上記論理式(５),(６),(７)において、関数func’｛｝
は、以下に説明する動作を満足する任意の論理式であ
る。

【００９５】上記信号Ｔreq１は、有効データ送信信号
Ｔreqの値を、クロック信号clkＢをクロックマスク信号
ＭＢでマスクして生成したクロック信号clkＢ’に同期
してサンプリングした値を取る受信完了信号である。

【００９６】また、データ信号ＲDataは、回路Ｂ８で受
信したデータ信号であり、基本となる同期信号はクロッ
ク信号clkＢである。

【００９７】また、受信完了信号Ｔackは、回路Ａ８か
らの送信データ信号ＴDataが回路Ｂ８で信号Ｒdataとし
て正しく受信できたときに値‘１’を示す受信完了信号
であり、受信完了信号Ｔreq１と同じ値である。

【００９８】この第３実施形態では、まず、最初に、転
送先の回路Ｂ８から回路Ａ８に出力する受信完了信号Ｔ
ackは“０”になっている。

【００９９】回路Ａ８が備える制御回路８Ａは、制御信
号ＭＡをＯＲゲート５１に入力し、回路Ａ８内の基準ク
ロック信号clkＡを、ＯＲゲート５１からフリップフロ
ップＦ２とＦ３を含む出力手段に出力する。すると、こ
の出力手段では、上記基準クロック信号clkＡに同期を
取り、転送先の回路Ｂ８に送信する有効データ送信信号
Ｔreqを“１”に立ち上げると共に、データ信号ＴData
を回路Ｂ８に出力する。上記有効データ送信信号Ｔreq
は、データ信号ＴDataが有効であることを表す識別信号
である。

【０１００】そして、制御回路８Ａは、有効データ送信
信号Ｔreqが“１”であること(すなわち、転送先回路Ｂ
８にデータ信号ＴDataが出力されたこと)を検出する
と、制御信号ＭＡを‘１’にすることによって、上記出
力手段への基準クロック信号clkＡにマスクをして、上
記出力手段への基準クロック信号clkＡの入力を止め
る。

【０１０１】次に、回路Ａ８から出力されたデータ信号
ＴDataと有効データ送信信号Ｔreqは、回路Ｂ８が備え
るフリップフロップＦ４とＦ５を含む入力手段に入力さ
れる。すると、この入力手段は、回路Ｂ８内の基準クロ
ック信号clkＢに同期して、このデータ信号ＴDataと有
効データ送信信号Ｔreqを回路Ｂ８内に取り込む。そし
て、この取り込んだ信号は、任意の回路Ｃ５でさらに処
理される。

【０１０２】制御回路８Ｂは、有効データ送信信号Ｔre
qを取り込むと、ＯＲゲート８３に出力する制御信号Ｍ
Ｂを“０”にして、クロック信号clkＢのマスクを解除
し、このＯＲゲート８３からフリップフロップＦ４のク
ロック信号入力端子に入力されたクロック信号clkＢ’
の立ち上がりで受信完了信号Ｔreq１を“１”に立ち上
げる。これにより、受信完了信号Ｔackを“１”に立ち
上げて、回路Ａ８に送信する。

【０１０３】制御回路８Ａは、この受信完了信号Ｔack
を、回路Ａ８内の基準クロック信号clkＡに同期させ
て、信号Ｔack１として取り込み、制御信号ＭＡを
“０”にして、ＯＲゲート５１に入力することで、上記
出力手段に対する基準クロック信号clkＡのマスクを解
除する。これにより、受信完了信号Ｔreqは“０”とな
る。

【０１０４】制御回路８Ｂは、この値“０”の信号Ｔre
qを受けると、制御信号ＭＢを“１”にして、ＯＲゲー
ト８３に入力することで、上記入力手段への基準クロッ
ク信号clkＢにマスクをかけ、フリップフロップＦ４が
出力する受信完了信号Ｔreq１を“０”にし、受信完了
信号Ｔackを“０”にする。これにより、次のデータの
転送の待機状態となる。

【０１０５】次のデータの転送は、先と同じように基準
クロック信号clkＡに同期を取り、転送先の回路Ｂ８に
データが有効である識別信号Ｔreqを“１”に立ち上げ
ると共に、データ信号ＴDataを、回路Ａ８から出力す
る。

【０１０６】この図４の回路Ａ８において、クロック信
号clkＡ’が非マスク状態で動作している間、回路Ｂ８
のクロック信号clkＢ’はマスク状態で停止している。
このため、回路Ｂ８で取り込まれるデータ信号ＴDataの
値が変化しているとき、同期クロック信号clkＢ’が変
化しないことが保証され、メタステーブル状態が発生し
ないことを保証できる。

【０１０７】また、図４の回路Ｂ８において、クロック
信号clkＢ’が動作している間、回路Ａ８のクロック信
号clkＡ’は停止している。このため、回路Ｂ８でデー
タを取り込む時刻Ｔbに、取り込まれるデータ信号ＴDat
aの値が変化しないことが保証され、メタステーブル状
態が発生しないことを保証できる。

【０１０８】(第４の実施の形態)次に、図５に、この発
明の第４実施形態の回路構成を示す。また、図６に、転
送回路Ａ９,Ｂ９のタイミングチャートを示す。

【０１０９】図５に示す第４実施形態の転送回路Ａ９
は、図１に示す第１実施形態の転送回路Ａ５と同じであ
り、この第４実施形態は、転送回路Ｂ９における制御回
路９Ｂの構成が、先述の第１実施形態と異なる。

【０１１０】図５に示す転送回路Ａ９の制御回路９Ａ
は、有効データ送信信号Ｔreq,受信完了信号Ｔack１,制
御信号ＭＡに関して、次の論理式(８)を実現する組み合
わせ論理回路である。

【０１１１】 ＭＡ＝Ｔreq ＡＮＤ (not Ｔack１) …(８) この論理式(８)は、先述した論理式(１)の下記のアンダ
ーライン部を、制御信号ＭＡに置換える式である。 clkＡ’＝clkＡ ＯＲ(Ｔreq ＡＮＤ (not Ｔack１)) …(１) 信号ＴDataは、転送回路Ａ９から転送回路Ｂ９に送信す
るデータ信号である。この信号ＴDataは、クロック信号
clkＡを、マスクして生成したクロック信号clkＡ’に同
期して動作する。このクロック信号clkＡのマスクは、
ＡＮＤゲート９２からＯＲゲート９１にクロックマスク
信号ＭＡを入力することで、行われる。

【０１１２】データ信号ＴDataに有効なデータが存在し
ている期間を、図６に、“DATA Valid”で示し、最初の
データ転送が終了し、次のデータを送信できる期間を、
“Next”で示す。

【０１１３】有効データ送信信号Ｔreqは、送信データ
信号ＴDataが有効であるときに、値‘１’を取り、送信
データ信号ＴDataが無効であるときに、値‘０’を取
る。この有効データ送信信号Ｔreqは、クロック信号clk
Ａをクロックマスク信号ＭＡでマスクして生成したクロ
ック信号clkＡ’に同期して動作する。

【０１１４】また、信号Ｔack１は、受信完了信号Ｔack
を同期信号clkＡでサンプリングした信号である。信号
Ｔack１の反転信号／Ｔack１と制御信号ＭＡおよび有効
データ送信信号Ｔreqとの関係を、図６に２重線で示
す。

【０１１５】一方、回路Ｂ９の制御回路９Ｂは、制御信
号ＭＢ,信号Ｔreq,信号Ｔreq３に関し、次の論理式(９)
を実現する組み合わせ論理回路である。

【０１１６】 ＭＢ＝Ｔreq or Ｔreq３ …(９) 回路Ｂ９が備える制御回路９Ｂは、先述の第１実施形態
の制御回路５Ｂと異り、フリップフロップＦ４のリセッ
ト信号入力端子にリセット信号として信号Ｔreqを入力
する信号線が無い。また、制御回路９Ｂは、上記制御回
路５Ｂに比べて、フリップフロップＦ６とＯＲゲート９
３が新たに追加されている。

【０１１７】このフリップフロップＦ６のデータ入力端
子とＯＲゲート９３の一方の入力端子に、回路Ａ９から
の有効データ送信信号Ｔreqが入力され、フリップフロ
ップＦ６のクロック入力端子にはクロック信号clkＢが
入力される。また、フリップフロップＦ６の出力端子Ｑ
(非反転出力端子)の信号は、ＯＲゲート９３の他方の入
力端子に入力され、ＯＲゲート９３の出力信号ＭＢは、
インバータ９５の入力端子に入力される回路構成となっ
ている。

【０１１８】これにより、転送回路Ａ９から転送回路Ｂ
９に出力される有効データ送信信号Ｔreqが“１”とな
り、転送回路Ａ９から転送回路Ｂ９にデータ信号ＴData
(Valid)が転送されてきたとき、制御回路９Ｂでは、Ｏ
Ｒゲート９３の出力信号ＭＢ(制御信号ＭＢ)が“１”と
なる。したがって、インバータ９５の出力が“０”とな
るので、ＯＲゲート９６は、クロック信号clkＢをその
ままクロック信号clkＢ’として、フリップフロップＦ
４,Ｆ５のクロック入力端子に出力する。この点は、先
述の第１実施形態での動作と同じである。

【０１１９】そして、有効データ送信信号Ｔreqの信号
値“１”が、フリップフロップＦ４に取り込まれると、
フリップフロップＦ４は、値“１”の信号Ｔreq１を受
信完了信号Ｔackとして、回路Ａ９に送信する。

【０１２０】回路Ａ９では、フリップフロップＦ１で、
クロック信号clkＡの立ち上がりに同期して、上記受信
完了信号Ｔackを回路Ａ９内に取り込む。このフリップ
フロップＦ１は、その／Ｑ端子から、上記信号Ｔackを
反転した信号値“０”の信号／Ｔack１を、ＡＮＤゲー
ト９２に出力する。すると、クロックマスク信号ＭＡが
“０”となり、クロック信号clkＡ’のマスクが解除さ
れる。このマスクが解除されたクロック信号clkＡ’の
最初の立ち上がりに同期を取り、有効データ送信信号Ｔ
reqは、“０”となり、データ信号ＴDataは、非有効(Un
valid)となる。ここまでの動作は、先述の第１実施形態
での動作と同じである。

【０１２１】ここで、上記信号値“０”になった有効デ
ータ送信信号Ｔreqは、回路Ｂ９に入力される。この回
路Ｂ９では、フリップフロップＦ６がクロック信号clk
Ｂの立ち上がりに同期を取り、フリップフロップＦ６の
Ｑ出力端子が出力する信号Ｔreq３が“０”となること
で、ＯＲゲート９３の出力信号ＭＢが“０”に変化す
る。これにより、インバータ９５の出力が“１”とな
り、ＯＲゲート９６の出力信号であるクロック信号clk
Ｂ’がクロック信号clkＢに関わらず、“１”となる。
このことで、クロック信号clkＢ’にマスクがかかる。

【０１２２】一方、有効データ送信信号Ｔreqを取り込
んだフリップフロップＦ４により、信号Ｔreq１は、
“０”に変化し、受信完了信号Ｔackは“０”に変化す
る。以後は、また、先述の第１実施形態と同じ動作を行
う。

【０１２３】この第４実施形態では、回路Ｂ９の制御回
路９ＢにフリップフロップＦ６を設け、クロック信号cl
kＢの立ち上がりに同期を取り、有効データ送信信号Ｔr
eqの“０”への変化を取り込むので、受信完了信号Ｔac
kが信号値“１”である期間を充分に取ることができ、
信号の波形鈍り等に対して強くすることができる。

【０１２４】フリップフロップＦ６の出力信号である信
号Ｔreq３は、遅延データ有効信号であり、有効データ
送信信号Ｔreqをクロック信号clkＢでサンプリングした
値をとる。また、信号Ｔreq１は、受信完了信号であ
り、クロック信号clkＢをクロックマスク信号ＭＢでマ
スクして生成したクロック信号clkＢ’に同期して、有
効データ送信信号Ｔreqをサンプリングした値を取る。
この信号Ｔreq１と有効データ送信信号Ｔreqとの関係
を、図６に２重線で示す。

【０１２５】また、信号Ｒdataは、回路Ｂ９で受信した
データ信号であり、クロック信号clkＢ’に同期して動
作する。このデータ信号Ｒdataに有効なデータが存在し
ている期間を、図６に、“DATA Valid”で示す。

【０１２６】また、受信完了信号Ｔackは、回路Ａ９か
らの送信データ信号ＴDataが回路Ｂ９で信号Ｒdataとし
て正しく受信できたときに、値‘１’を示す受信完了信
号であり、信号Ｔreq１と同じ値である。図６に、受信
完了信号Ｔackと信号Ｔreq１との関係を２重線で示す。

【０１２７】図５に示す回路Ａ９において、クロック信
号clkＡ’が動作している間、回路Ｂ９のクロック信号c
lkＢ’は停止している。このため、回路Ｂ９で取り込ま
れるデータ信号ＴDataの値が変化しているとき、同期ク
ロック信号clkＢ’が変化しないことが保証され、メタ
ステーブル状態が発生しないことを保証できる。

【０１２８】また、図５に示す回路Ｂ９において、クロ
ック信号clkＢ’が動作している間、回路Ａ９のクロッ
ク信号clkＡ’は停止している。このため、回路Ｂ９で
データ信号ＴDataを取り込む時刻Ｔbに、取り込まれる
データ信号ＴDataの値が変化しないことが保証され、メ
タステーブル状態が発生しないことを保証できる。

【０１２９】図６のタイミングチャートにおいて、有効
データ送信信号Ｔreqの立上り時刻Ｔsaから、受信完了
信号Ｔackの立上り時刻Ｔsbまでの期間は、クロック信
号clkＢの周期ＴＢ以下である。

【０１３０】また、受信完了信号Ｔackの立下がり時刻
Ｔebから信号Ｔack１の立下り時刻Ｔeaまでの期間は、
クロック信号clkＡの周期ＴＡ以下である。

【０１３１】クロック信号clkＡの周期ＴＡが、クロッ
ク信号clkＢの周期ＴＢよりも短いと仮定すると、受信
完了信号Ｔackが‘１’の期間は、クロック信号clkＢの
１周期分の期間ＴＢとなり、また、信号Ｔack１の立下
り時刻Ｔea以後は、ただちに、次のデータ転送が可能に
なる。したがって、１回の転送に要する期間は、最大
で、(ＴＢ×２＋ＴＡ)となる。

【０１３２】従来の一例である図７の回路の場合、１回
の転送に要する期間は、遅い方のクロック信号clkＢを
基準に、その周期ＴＢの４倍が必要であるから、この第
４実施形態の回路によれば、(ＴＢ×２−ＴＡ)時間以上
の転送期間短縮が可能である。

【０１３３】尚、上記第１〜第４実施形態では、送信回
路としての回路Ａ５,Ａ７,Ａ８,Ａ９を有する転送装置
を送信側(転送元)の転送装置とし、受信回路としての回
路Ｂ５,Ｂ７,Ｂ８,Ｂ９を有する転送装置を受信側(転送
先)の転送装置としたが、両転送装置は、送信回路Ａ５
(あるいはＡ７,Ａ８,Ａ９)と受信回路Ｂ５(あるいはＢ
７,Ｂ８,Ｂ９)の両方を備えている。

【０１３４】

【発明の効果】以上より明らかなように、この発明の非
同期転送装置は、送信制御手段が、有効データ送信信号
を検出したときに、転送手段を動作停止状態にする一
方、有効データ送信信号を検出せず、かつ、上記転送先
からの受信完了信号を検出したときに、上記転送手段を
動作状態にさせる。したがって、この発明によれば、ハ
ンドシェイクで用いる有効データ送信信号を転送手段の
動作制御に利用して、小さなオーバーヘッド(制御時間)
でメタステーブル状態を回避できる。したがって、１つ
のデータ転送にかかるオーバーヘッドを低減すると共に
低消費電力化も図れる。

【０１３５】また、一実施形態の非同期転送装置は、上
記送信制御手段が、送信用クロック信号制御手段であ
り、ハンドシェイクで用いる有効データ送信信号と受信
完了信号を利用し、転送手段に供給するクロック信号を
制御することで、転送手段を動作状態または停止状態に
制御する。したがって、ハードウェアの大幅な増加を招
くこと無しに、１つのデータ転送にかかるオーバーヘッ
ドを低減すると共に低消費電力化も計ることができる。

【０１３６】また、他の実施形態は、上記送信用クロッ
ク信号制御手段が、送信用クロック信号停止手段を備
え、この送信用クロック信号停止手段で、上記転送手段
に供給するクロック信号を停止させて、上記転送手段を
上記停止状態にする。したがって、クロック停止による
消費電力の低減が期待できる。

【０１３７】また、一実施形態は、上記送信用クロック
信号停止手段がマスク手段を備え、このマスク手段が、
上記転送手段に供給するクロック信号にマスクをかけ
る。これにより、転送手段に供給するクロック信号を停
止させて、転送手段を停止状態にする。したがって、ク
ロック停止による消費電力の低減が期待できる。

【０１３８】また、他の実施形態は、上記非同期転送装
置において、受信制御手段を備え、この受信制御手段
が、上記転送元からの有効データ送信信号を受信したと
きに、上記受信手段を、データ信号を取り込む動作状態
にすると共に、上記有効データ送信信号を取り込んで、
上記転送元に受信完了信号を出力する。一方、この受信
制御手段が、上記有効データ送信信号を検出しないとき
に、上記受信手段を、データ信号を取り込まない停止状
態にする。したがって、この実施形態によれば、転送元
からの有効データ送信信号の検出と非検出に応じて、受
信手段を動作状態と停止状態に制御して、転送元からの
データ信号を確実に受信し、かつ、上記有効データ送信
信号を取り込むと、上記転送元に受信完了信号を出力す
る。

【０１３９】また、一実施形態は、上記非同期転送装置
において、上記受信制御手段は、受信用クロック信号制
御手段であり、この受信用クロック信号制御手段が、少
なくとも上記有効データ送信信号に基いて、上記受信手
段に供給するクロック信号を制御することによって、受
信手段を動作状態または停止状態に制御する。したがっ
て、簡単なハードウェアで受信手段を制御できる。

【０１４０】また、他の実施形態は、上記非同期転送装
置において、上記受信用クロック信号制御手段は、受信
用クロック信号停止手段を備え、この受信用クロック信
号停止手段で、上記受信手段に供給するクロック信号を
停止させて、上記受信手段を停止状態にする。したがっ
て、クロック停止による消費電力の低減を図れる。

【０１４１】また、一実施形態は、上記非同期転送装置
において、上記受信用クロック信号停止手段がマスク手
段を備え、このマスク手段が、上記受信手段に供給する
クロック信号にマスクをかける。これにより、受信手段
に供給するクロック信号を停止させて、受信手段を停止
状態にする。

【０１４２】また、他の実施形態の非同期転送方法は、
転送元は、有効データ送信信号を検出したときに、デー
タ転送動作を停止状態にする一方、上記転送元が、有効
データ送信信号を検出せず、かつ、転送先からの受信完
了信号を検出したときに、データ転送動作を開始する。
したがって、この発明の非同期転送方法によれば、ハン
ドシェイクで用いる有効データ送信信号を転送手段の動
作制御に利用して、小さなオーバーヘッドでメタステー
ブル状態を回避できる。したがって、１つのデータ転送
にかかるオーバーヘッドを低減すると共に低消費電力化
も図れる。

【０１４３】また、一実施形態の非同期転送方法は、上
記非同期転送方法において、すくなくとも上記有効デー
タ送信信号に基いて、上記データ転送動作に使用するク
ロック信号を制御して、上記データ転送動作を停止状態
にする。

【０１４４】また、他の実施形態の非同期転送方法は、
上記クロック信号を停止させることによって、上記デー
タ転送動作を停止状態にする。

【０１４５】また、一実施形態の非同期転送方法は、上
記クロック信号にマスクをかけることによって、上記ク
ロック信号を停止させる。

【０１４６】また、他の実施形態の非同期転送方法は、
転送元からの有効データ送信信号の検出と非検出に応じ
て、受信動作の開始と停止を制御して、転送元からのデ
ータ信号を確実に受信し、かつ、上記転送元からの有効
データ送信信号を取り込むと、上記転送元に受信完了信
号を出力する。

【０１４７】また、一実施形態の非同期転送方法は、少
なくとも上記有効データ送信信号と上記受信完了信号に
基いて、上記データ受信動作に使用するクロック信号を
制御して、上記データ受信動作を開始する。

【０１４８】また、他の実施形態の非同期転送方法は、
上記クロック信号を停止させることによって、上記受信
動作を停止させる。

【０１４９】また、一実施形態の非同期転送方法は、上
記クロック信号にマスクをかけることによって、上記ク
ロック信号を停止させる。

【図面の簡単な説明】

【図１】 この発明の非同期転送装置の第１実施形態の
回路図である。

【図２】 上記第１実施形態のタイミングチャートであ
る。

【図３】 この発明の第２実施形態の回路図である。

【図４】 この発明の第３実施形態の回路図である。

【図５】 この発明の第４実施形態の回路図である。

【図６】 上記第４実施形態のタイミングチャートであ
る。

【図７】 第１従来例の非同期転送回路の回路図であ
る。

【図８】 第１従来例のタイミングチャートである。

【図９】 第２従来例の非同期転送回路の回路図であ
る。

【図１０】 第２従来例のタイミングチャートである。

【符号の説明】

Ａ５,Ｂ５,Ａ７,Ｂ７,Ａ８,Ｂ８,Ａ９,Ｂ９…転送回
路、Ｆ１〜Ｆ６,Ｆ７１,…フリップフロップ、５Ａ,５
Ｂ,７Ａ,７Ｂ,８Ａ,８Ｂ,９Ａ,９Ｂ…制御回路、５１,
５３,７２,８３,９１,９３,９６…ＯＲゲート、５２,９
２…ＡＮＤゲート、５５,９５…インバータ、Ｃ５,Ｃ９
…任意回路、Ｔdata,Ｒdata…データ信号、clkＡ,clk
Ａ',clkＢ,clkＢ'…クロック信号、Ｔreq…有効データ
送信信号、Ｔack…受信完了信号。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 異なる周波数で互いに非同期で動作して
   いる複数の転送装置間で、有効なデータ信号を送信した
   ことを表す有効データ送信信号とデータ信号の受信が完
   了したことを表す受信完了信号とを用いたハンドシェイ
   ク方式でデータ転送を行う非同期転送システムにおける
   非同期転送装置であって、 送信回路を有し、この送信回路は、 上記データ信号を転送先に転送する転送手段と、 有効データ送信信号を検出したときに、上記転送手段
   を、データ信号を保持する動作停止状態にする一方、有
   効データ送信信号を検出せず、かつ、上記転送先からの
   受信完了信号を検出したときに、上記転送手段を、デー
   タ信号を取り込む動作状態にさせる送信制御手段とを備
   えていることを特徴とする非同期転送装置。
2. 【請求項２】 請求項１に記載の非同期転送装置におい
   て、 上記送信制御手段は、 少なくとも上記有効データ送信信号と受信完了信号とに
   基いて、上記転送手段に供給するクロック信号を制御す
   る送信用クロック信号制御手段であることを特徴とする
   非同期転送装置。
3. 【請求項３】 請求項２に記載の非同期転送装置におい
   て、 上記送信用クロック信号制御手段は、 上記転送手段に供給するクロック信号を停止させて、上
   記転送手段を上記停止状態にする送信用クロック信号停
   止手段を備えていることを特徴とする非同期転送装置。
4. 【請求項４】 請求項１に記載の非同期転送装置におい
   て、 受信回路を有し、この受信回路は、 転送元からのデータ信号を受信する受信手段と、 上記転送元からの有効データ送信信号を受信したとき
   に、上記受信手段を、データ信号を取り込む動作状態に
   すると共に、上記有効データ送信信号を取り込んで、上
   記転送元に受信完了信号を出力する一方、上記有効デー
   タ送信信号を検出しないときに、上記受信手段を、デー
   タ信号を取り込まない停止状態にする受信制御手段を備
   えていることを特徴とする非同期転送装置。
5. 【請求項５】 請求項４に記載の非同期転送装置におい
   て、 上記受信制御手段は、 少なくとも上記有効データ送信信号に基いて、上記受信
   手段に供給するクロック信号を制御する受信用クロック
   信号制御手段であることを特徴とする非同期転送装置。
6. 【請求項６】 請求項５に記載の非同期転送装置におい
   て、 上記受信用クロック信号制御手段は、 上記受信手段に供給するクロック信号を停止させて、上
   記受信手段を停止状態にする受信用クロック信号停止手
   段を備えていることを特徴とする非同期転送装置。
7. 【請求項７】 異なる周波数で互いに非同期で動作して
   いる複数の転送装置間で、有効なデータ信号を送信した
   ことを表す有効データ送信信号とデータ信号の受信が完
   了したことを表す受信完了信号とを用いたハンドシェイ
   ク方式でデータ転送を行う非同期転送方法であって、 転送元は、有効データ送信信号を検出したときに、デー
   タ転送動作を停止状態にする一方、上記転送元が、有効
   データ送信信号を検出せず、かつ、転送先からの受信完
   了信号を検出したときに、データ転送動作を開始するこ
   と特徴とする非同期転送方法。
8. 【請求項８】 請求項７に記載の非同期転送方法におい
   て、 すくなくとも上記有効データ送信信号に基いて、上記デ
   ータ転送動作に使用するクロック信号を制御して、上記
   データ転送動作を停止状態にすることを特徴とする非同
   期転送方法。
9. 【請求項９】 請求項８に記載の非同期転送方法におい
   て、 上記クロック信号を停止させることによって、上記デー
   タ転送動作を停止状態にすることを特徴とする非同期転
   送方法。
10. 【請求項１０】 請求項７に記載の非同期転送方法にお
    いて、 転送元からの有効データ送信信号を受信すると、データ
    受信動作を開始し、 上記有効データ送信信号を取り込むと、上記転送元に受
    信完了信号を出力する一方、 上記転送元から有効データ送信信号を検出しないとき
    に、データ受信動作を停止することを特徴とする非同期
    転送方法。
11. 【請求項１１】 請求項１０に記載の非同期転送方法に
    おいて、 少なくとも上記有効データ送信信号と上記受信完了信号
    に基いて、上記データ受信動作に使用するクロック信号
    を制御して、上記データ受信動作を開始することを特徴
    とする非同期転送方法。
12. 【請求項１２】 請求項１１に記載の非同期転送方法に
    おいて、 上記クロック信号を停止させることによって、上記受信
    動作を停止させることを特徴とする非同期転送方法。