JPS5814104B2 - 情報伝送方式 - Google Patents
情報伝送方式Info
- Publication number
- JPS5814104B2 JPS5814104B2 JP53051668A JP5166878A JPS5814104B2 JP S5814104 B2 JPS5814104 B2 JP S5814104B2 JP 53051668 A JP53051668 A JP 53051668A JP 5166878 A JP5166878 A JP 5166878A JP S5814104 B2 JPS5814104 B2 JP S5814104B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- transmission
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/026—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse time characteristics modulation, e.g. width, position, interval
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Bidirectional Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は、例えば電話回線のような2線式線路を用いて
構内交換機と端末機器との間で情報を効果的に伝送する
ことのできる情報伝送方式に関する。
構内交換機と端末機器との間で情報を効果的に伝送する
ことのできる情報伝送方式に関する。
近時、一対の音声用ケーブルとデータ送受用ケーブルと
を用いた所謂キーテレホンが実用化されるに至った。
を用いた所謂キーテレホンが実用化されるに至った。
このようなキーテレホンによれば一対のケーブルによっ
て交換機から端末機器へ、また端末機器から交換機へと
双方向のデータ伝送が可能となりケーブルの布設の点な
ど経済的利点が大きい。
て交換機から端末機器へ、また端末機器から交換機へと
双方向のデータ伝送が可能となりケーブルの布設の点な
ど経済的利点が大きい。
この2線式双方向データ伝送については、例えば米国特
許第3936602号明細書に詳記されている。
許第3936602号明細書に詳記されている。
この方式は2個、若しくは4個の符号変化点を持つコー
テツド・ダイフエーズ符号を主局から端局へ伝送し、端
局は上記符号の中間で1個の変化点を持つダイフエーズ
符号を送るものである。
テツド・ダイフエーズ符号を主局から端局へ伝送し、端
局は上記符号の中間で1個の変化点を持つダイフエーズ
符号を送るものである。
故に主局からは送信データ1個当り最大4個、そして端
局からは最大2個の変化点を持つ情報が伝送されること
になる。
局からは最大2個の変化点を持つ情報が伝送されること
になる。
しかしながら伝送距離が長い場合、上記変化点が多いと
波形劣化、信号の伝送遅れ等の種々の原因による符号誤
りが生じやすく好ましくない。
波形劣化、信号の伝送遅れ等の種々の原因による符号誤
りが生じやすく好ましくない。
先に示した米国特許には24ゲージ線路を用いた場合に
は5300フィートの伝送可能距離を得たことが述べら
れている。
は5300フィートの伝送可能距離を得たことが述べら
れている。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、情報信号を変化点の少い信号で
表現して伝送することによって双方向データ伝送可能距
離を飛躍的に向上せしめ、しかも簡易な回路構成でこれ
を可能とする情報伝送方式を実現し、提供しようとする
ものである。
の目的とするところは、情報信号を変化点の少い信号で
表現して伝送することによって双方向データ伝送可能距
離を飛躍的に向上せしめ、しかも簡易な回路構成でこれ
を可能とする情報伝送方式を実現し、提供しようとする
ものである。
以下、図面を参照して本発明方式の一実施例を説明する
。
。
第1図は同方式を適用した情報伝送装置の概略図で、1
は構内交換機等の主局、2はキーテレホン等の端局であ
り、これらの各局1.2は電話回線に代表される二線式
伝送線路3を介して接続されている。
は構内交換機等の主局、2はキーテレホン等の端局であ
り、これらの各局1.2は電話回線に代表される二線式
伝送線路3を介して接続されている。
上記主局1は第2図に詳記するが、概略的には送信デー
タを符号器4にて符号化し、ハイブリツド回路5を介し
てデータ伝送している。
タを符号器4にて符号化し、ハイブリツド回路5を介し
てデータ伝送している。
また端局2からのデータはハイブリッド回路5から復号
器6に入力されている。
器6に入力されている。
この復号器6は前記符号器4の出力データと上記受信デ
ータに基づいて情報を復号し出力するように構成されて
い私尚、符号器4及び復号器6は所定周波数のクロツク
信号によってタイミング制御され、それぞれ作動するよ
うになっている。
ータに基づいて情報を復号し出力するように構成されて
い私尚、符号器4及び復号器6は所定周波数のクロツク
信号によってタイミング制御され、それぞれ作動するよ
うになっている。
一方、前記端局2は、詳しくは第3図に示されるものだ
が、概略的にはハイブリッド回路7にて主局1からのデ
ータを受信している。
が、概略的にはハイブリッド回路7にて主局1からのデ
ータを受信している。
そして、この受信データは同期再生回路8に入力される
と共に、復号器9に供給されている。
と共に、復号器9に供給されている。
同期再生回路8は受信データ中から同期成分を抽出し、
同期確立をはかって復号器9を駆動している。
同期確立をはかって復号器9を駆動している。
従って復号器9は受信データを復号して出力する。
また前記受信データは符号器10に入力され、端局2か
らの送信データを符号化に供されている。
らの送信データを符号化に供されている。
この符号器10によって符号化されたデータは前記ハイ
ブリツド回路7を介して前記主局1へ送信されるように
構成されている。
ブリツド回路7を介して前記主局1へ送信されるように
構成されている。
このように構成された装置にあって、主局1から端局2
ヘデータを伝送する場合、符号器4はクロツク信号に基
づいて送信データを符号化している。
ヘデータを伝送する場合、符号器4はクロツク信号に基
づいて送信データを符号化している。
この符号化は、例えばデータの各ビットに対してその開
始時点で符号を反転し、送信データが「0」の場合には
その符号を維持し、「1」の場合にはビットの中点(1
ビットを示す信号期間の中間点)で再度符号を反転する
ことにより行われる。
始時点で符号を反転し、送信データが「0」の場合には
その符号を維持し、「1」の場合にはビットの中点(1
ビットを示す信号期間の中間点)で再度符号を反転する
ことにより行われる。
つまり符号変化の第1の変化点から所定期間(1タイム
スロット)の間に第2の変化点を有するか否かによって
2値化「0」,「1」情報を表現してなる信号を伝送す
るようにしている。
スロット)の間に第2の変化点を有するか否かによって
2値化「0」,「1」情報を表現してなる信号を伝送す
るようにしている。
端局2では同期再生回路8にて、1タイムスロットの1
/4タイミング、及び3/4タイミングで同期信号を発
生し、上記した第1の変化点から所定期間内で第2の変
化点が有るか否かを復号器9にて判定し、受信データを
復号している。
/4タイミング、及び3/4タイミングで同期信号を発
生し、上記した第1の変化点から所定期間内で第2の変
化点が有るか否かを復号器9にて判定し、受信データを
復号している。
尚、前記1/4、及びV4タイミングの同期信号は単安
定マルチバイブレークを付勢する等して生成するもので
あるそして端局2から主局1へのデータ伝送に際しては
、符号器10は例えば送信データが「0」の場合、主局
1からの受信データと同じ符号のデータを送信し、「1
」の場合には上記受信データを符号反転して送信してい
る。
定マルチバイブレークを付勢する等して生成するもので
あるそして端局2から主局1へのデータ伝送に際しては
、符号器10は例えば送信データが「0」の場合、主局
1からの受信データと同じ符号のデータを送信し、「1
」の場合には上記受信データを符号反転して送信してい
る。
つまり、主局1からの受信信号を反転、非反転すること
によって2値化情報を表現してなる信号を端局2からの
送信符号として前記主局1へ折返している。
によって2値化情報を表現してなる信号を端局2からの
送信符号として前記主局1へ折返している。
従って主局1では復号器6にて、受信データと自己の送
信データと排他的論理和をとる等の演算処理をし、受信
データを復号するようにしている。
信データと排他的論理和をとる等の演算処理をし、受信
データを復号するようにしている。
このように作動することにより、送信及び受信データは
双方向伝送にもかかわらず、前述した符号の変化点が一
致することがない。
双方向伝送にもかかわらず、前述した符号の変化点が一
致することがない。
即ち、端局受信データに基づいて信号を生成し、主局に
伝送する為に必ず応答時間が伴う。
伝送する為に必ず応答時間が伴う。
従って、ハイブリッド回路5,7による信号の漏洩によ
る悪影響を受けることがない。
る悪影響を受けることがない。
また符号の変化点が少ない為に長距離伝送を容易に行う
ことが可能となる。
ことが可能となる。
さて次に、第2図に示される主局1及び第3図に示され
る端局2と、これらの局1,2間の信号伝送波形を示す
第4図を参照して更に詳しく説明する。
る端局2と、これらの局1,2間の信号伝送波形を示す
第4図を参照して更に詳しく説明する。
第2図において、第4図aに示されるクロツク信号はD
型フリツプフロツプ(以下、FFと略記する)11のク
ロツク端子CKに入力されると共に、符号器4に入力さ
れている。
型フリツプフロツプ(以下、FFと略記する)11のク
ロツク端子CKに入力されると共に、符号器4に入力さ
れている。
このFF11のQ出力をデータ端子Dに入力して反転動
作するものであり、その出力Qは第4図bに示すように
なる。
作するものであり、その出力Qは第4図bに示すように
なる。
このFF1 1の出力Q,Qはそれぞれ符号器4のゲー
ト回路12.13に入力され、インバータ回路15を介
して反転されたクロツク信号によりゲート制御されてい
る。
ト回路12.13に入力され、インバータ回路15を介
して反転されたクロツク信号によりゲート制御されてい
る。
そして、ゲート回路12の出力信号は、送信データを端
子Dに入力するFF14のクロツク端子CKに入力され
、ゲート回路13の出力信号は同FF14のクリア端子
CLに入力されるようになっている。
子Dに入力するFF14のクロツク端子CKに入力され
、ゲート回路13の出力信号は同FF14のクリア端子
CLに入力されるようになっている。
このFF 1 4の出力宣はゲート回路15に供給され
、前記したクロツク信号によりゲート制御されている。
、前記したクロツク信号によりゲート制御されている。
従って、今、FF14に入力される送信データが第4図
Cに示されるものとすると、ゲート回路15の出力とし
て第4図dに示す信号を得る。
Cに示されるものとすると、ゲート回路15の出力とし
て第4図dに示す信号を得る。
この信号は、自己のQ出力をデータ入力とするFF16
のクロツク端子C,Kに印加され、FF16を反転動作
させている。
のクロツク端子C,Kに印加され、FF16を反転動作
させている。
従って、FF16の出力Qは第4図eに示すように、符
号器4に入力される送信すべき2値化情報のデータが「
1」の場合には第1の変化点だけを有し、且つ上記デー
タが「0」の場合には第1及び第2の変化点を有する信
号として上記送信データを表現したものとなる。
号器4に入力される送信すべき2値化情報のデータが「
1」の場合には第1の変化点だけを有し、且つ上記デー
タが「0」の場合には第1及び第2の変化点を有する信
号として上記送信データを表現したものとなる。
この信号がバツファ17を介して前記ハイブリッド回路
5に供給され伝送される。
5に供給され伝送される。
尚、ハイブリッド回路5の出力に設けられたトランス1
8は、伝送線路3を交流的に接続するものであり、高圧
サージ等による事故を防止している。
8は、伝送線路3を交流的に接続するものであり、高圧
サージ等による事故を防止している。
またハイブリッド回路5は、仕様に基づいた種々の方式
で適宜構成されるものである。
で適宜構成されるものである。
一方、このハイブリッド回路5によって受信された端局
2からのデータは、バツファ19に入力されている。
2からのデータは、バツファ19に入力されている。
このバツファ19は受信データを波形整形(シュミット
)シたのち復号器6のイクスクルーシブオア回路20に
入力している。
)シたのち復号器6のイクスクルーシブオア回路20に
入力している。
このイクスクルーシブオア回路20には遅延回路21を
介した前記第4図eに示した送信データが印加されてお
り、排他的論理和かとられている。
介した前記第4図eに示した送信データが印加されてお
り、排他的論理和かとられている。
このイクスクルーシブオア回路20の出力はFF23の
データ端子Dに入力されてG,)る。
データ端子Dに入力されてG,)る。
このFF23は遅延回路22を介して所定時間遅延され
てクロック端子CKに入力される前記FF11の頁出力
によって駆動されるものである。
てクロック端子CKに入力される前記FF11の頁出力
によって駆動されるものである。
そしてこのFF23の互出力から受信データが復号され
て出力される。
て出力される。
この復号作用については、後に第4図n〜rを参照して
説明する。
説明する。
尚、遅延回路21,22は、信号の伝送における伝送遅
延時間(往復)に相当する時間だけ、それぞれ入力信号
を遅延し、タイミング調整を行っている。
延時間(往復)に相当する時間だけ、それぞれ入力信号
を遅延し、タイミング調整を行っている。
また第4図中、期間Aは1タイムスロットを示している
。
。
さて、前記ハイブリッド回路5を介して送信されたデー
タは、第3図に示す端局2において、トランス24から
ハイブリッド回路7を介して受信される。
タは、第3図に示す端局2において、トランス24から
ハイブリッド回路7を介して受信される。
このハイブリッド回路1は先に説明したハイブリッド回
路5と同様に構成され、同じく機能するものである。
路5と同様に構成され、同じく機能するものである。
そしてその受信データは第4図fに示すように伝送遅れ
Bを有するものであり,バツファ25を介して波形整形
されている。
Bを有するものであり,バツファ25を介して波形整形
されている。
このバツファ25の出力信号は、復号器9のFF26,
27の各データ端子D1同期再生回路8の受信信号再生
用クロツク発生回路28と同期信号抽出回路29、及び
前記符号器10のFF30のデータ端子Dにそれぞれ供
給されている。
27の各データ端子D1同期再生回路8の受信信号再生
用クロツク発生回路28と同期信号抽出回路29、及び
前記符号器10のFF30のデータ端子Dにそれぞれ供
給されている。
同期信号抽出回路29は、例えば単安定マルチバイブレ
ークやフリツプフロツプで構成されるもので、受信信号
の第1の変化点を検出して第4図gに示す如き、期間C
(Iタイムスロットのシ9パルス幅)の信号を出力して
いる。
ークやフリツプフロツプで構成されるもので、受信信号
の第1の変化点を検出して第4図gに示す如き、期間C
(Iタイムスロットのシ9パルス幅)の信号を出力して
いる。
この信号はパルス幅計測回路31に入力され、所定のパ
ルス幅期間が計測されている。
ルス幅期間が計測されている。
そして同回路31は前記第4図gに示す信号の立上りか
ら1/4Aの期間、つまり1タイムスロットの174の
時間Dを計測して第4図hに示すパルス信号を出力する
と共に、立下りを検出して第4図iに示すクリア信号を
出力している。
ら1/4Aの期間、つまり1タイムスロットの174の
時間Dを計測して第4図hに示すパルス信号を出力する
と共に、立下りを検出して第4図iに示すクリア信号を
出力している。
このクリア信号は前記同期信号抽出回路29に入力され
、同回路29を初期設定している。
、同回路29を初期設定している。
このようにして同期再生された第4図hに示す信号は前
記FF26のクロツク端子CKに入力され、また前記第
4図gに示すパルス幅Cの信号はインバータ回路32を
介して反転されたのち、前記FF27のクロツク端子C
Kに入力されている。
記FF26のクロツク端子CKに入力され、また前記第
4図gに示すパルス幅Cの信号はインバータ回路32を
介して反転されたのち、前記FF27のクロツク端子C
Kに入力されている。
しかしてFF2 6 , 2 7はクロツク端子CKに
入力される信号の立上りによって第4図fに示す受信デ
ータをラッチする。
入力される信号の立上りによって第4図fに示す受信デ
ータをラッチする。
これらのFF26,27の各Q出力はアンド回路33に
て論理和され、また各Q出力はアンド回路34にて論理
和されたのちオア回路35を介して出力されるようにな
っている。
て論理和され、また各Q出力はアンド回路34にて論理
和されたのちオア回路35を介して出力されるようにな
っている。
従ってオア回路35の出力にはFF2 6 , 2 7
のイクスクルーシブノアされた出力を得、同出力信号は
第4図jに示すようになる。
のイクスクルーシブノアされた出力を得、同出力信号は
第4図jに示すようになる。
かくしてここに主局1からの送信データの復元が行われ
る。
る。
即ち、第4図Cに示す送信データは5タイムスロットで
「0,1,1,0,1」からなるものである。
「0,1,1,0,1」からなるものである。
そして端局2では3/4タイムスロット遅れて、デュー
テイが1/2タイムスロットの信号として「0,1,1
,0,1」を受信再生することになる。
テイが1/2タイムスロットの信号として「0,1,1
,0,1」を受信再生することになる。
一方、端局2から主局1への情報伝送は次のように行わ
れている。
れている。
今、この送信データが第4図kに示されるものとすると
、このデータは符号器10のイクスクルーシブオア回路
36に入力されている。
、このデータは符号器10のイクスクルーシブオア回路
36に入力されている。
このオア回路36には前記FF30のQ出力が印加され
、上記送信データとの排他的論理和がとられている。
、上記送信データとの排他的論理和がとられている。
またこのFF30は、そのクロツク端子CKに前記受信
信号再生用クロツク発生回路28からのクロツク信号が
印加されている。
信号再生用クロツク発生回路28からのクロツク信号が
印加されている。
同回路28は、前記受信データ(第4図fに示す信号)
の立上り及び立下りエッジを検出して第4図1に示す如
き信号を出力するものである。
の立上り及び立下りエッジを検出して第4図1に示す如
き信号を出力するものである。
従ってFF30は受信データの情報をそのまま保持し前
記イクスクルーシブオア回路36に出力している。
記イクスクルーシブオア回路36に出力している。
従ってこのイクスクルーシブオア回路36を介して論理
和された信号は第4図mに示す信号となる。
和された信号は第4図mに示す信号となる。
即ち、送信データが「0」の場合には、前記受信信号が
符号反転さヘまた「1」の場合には符号反転されること
なく出力される。
符号反転さヘまた「1」の場合には符号反転されること
なく出力される。
同、この場合、イクスクルーシブオア回路36をFF3
0のQ出力を持って作用させ、送信データが「0」の場
合には符号回転させることなく、「1」の場合に符号反
転するようにしてもよい。
0のQ出力を持って作用させ、送信データが「0」の場
合には符号回転させることなく、「1」の場合に符号反
転するようにしてもよい。
このときには前記主局1においてFF23のQ出力から
受信データを得るようにすればよい。
受信データを得るようにすればよい。
そして、前記イクスクルーシブオア回路36を介した信
号は、バツファ37を介してハイブリッド回路7に入力
され、主局1に伝送される。
号は、バツファ37を介してハイブリッド回路7に入力
され、主局1に伝送される。
しかして主局1は、上記信号を第4図mに示すように伝
送遅れ時間Dを経て受信する。
送遅れ時間Dを経て受信する。
そしてバツファ19を介して波形整形され、前記遅延回
路21を介して遅延された第4図0に示す送信データと
排他的論理和される。
路21を介して遅延された第4図0に示す送信データと
排他的論理和される。
従ってイクスクルーシブオア回路20の出力信号波形は
第4図pに示すようになり、データ再生される。
第4図pに示すようになり、データ再生される。
この信号はFF23に入力され、前記FF11の遅延回
路22を介して遅延された第4図qに示す回出力信号に
よりFF23にセットされる。
路22を介して遅延された第4図qに示す回出力信号に
よりFF23にセットされる。
かくしてFF23のQ出力から、第4図rに示す如き、
端局2からのデータを得ることができる。
端局2からのデータを得ることができる。
以上説明したように本発明方式によれば1個の送信デー
タを高々2個の符号変化点を有する信号を用いて効果的
に伝送することができ、また双方向データ伝送も容易に
行い得る。
タを高々2個の符号変化点を有する信号を用いて効果的
に伝送することができ、また双方向データ伝送も容易に
行い得る。
しかも同方式を適用する装置の構成の簡略化をはかるこ
とができ、安価に実現できる。
とができ、安価に実現できる。
また上記説明したように受信、送信データの符号変化点
のずれが生じる為、ハイブリツド回路5,7による信号
の廻り込みによる悪影響は全く生じることがない。
のずれが生じる為、ハイブリツド回路5,7による信号
の廻り込みによる悪影響は全く生じることがない。
また、1個の送信データを2個の変化点を有する符号で
伝送する為に、長距離伝送をも容易に可能となる。
伝送する為に、長距離伝送をも容易に可能となる。
本発明者らの実験によれば2 4 Gaugeの線路を
用いて12000フィート以上の長距離伝送を良好に行
い得ることが確認された。
用いて12000フィート以上の長距離伝送を良好に行
い得ることが確認された。
これは先に述べた米国特許に開示される技術に比しても
格段に良好な特性である。
格段に良好な特性である。
しかも、送信データを高々2個の変化点を有する符号で
表現する為に、特にハイブリッド回路5,7による信号
の廻り込みを極端に減少させることができ、その効果も
多大である。
表現する為に、特にハイブリッド回路5,7による信号
の廻り込みを極端に減少させることができ、その効果も
多大である。
また従来では、この廻り込みを防止する為に種々の工夫
を要したが、本方式では格別な工夫を要することがなく
、安価に実現できる。
を要したが、本方式では格別な工夫を要することがなく
、安価に実現できる。
伺、本発明は上記実施例に限定されるものではない。
例えば半二重伝送を行うようにすれば、第2図に示す遅
延回路21.22を実質的に省略して構成することがで
きる。
延回路21.22を実質的に省略して構成することがで
きる。
また符号器4,10や復号器6,9の構成等も仕様に基
づいて定めればよいものである。
づいて定めればよいものである。
更には変化点のない信号が端局から連続して伝送される
場合には直流レベル補償用のダミー信号を付加するよう
にしてもよい。
場合には直流レベル補償用のダミー信号を付加するよう
にしてもよい。
要するに本発明はその要旨を逸脱しない範囲で各種情報
伝送装置に幅広く適用して実施することができ、絶大な
る効果を発揮する。
伝送装置に幅広く適用して実施することができ、絶大な
る効果を発揮する。
図は本発明方式の一実施例を適用した情報伝送装置を示
すもので、第1図は全体の概略構成図、第2図は主局の
構成図、第3図は端局の構成図、第4図は作用を説明す
る為の信号波形図である。 1……主局、2……端局、3……伝送線路、4,10…
…符号器、5,7……ハイブリッド回路、6,9……復
号器、8……同期再生回路、18,24……トランス。
すもので、第1図は全体の概略構成図、第2図は主局の
構成図、第3図は端局の構成図、第4図は作用を説明す
る為の信号波形図である。 1……主局、2……端局、3……伝送線路、4,10…
…符号器、5,7……ハイブリッド回路、6,9……復
号器、8……同期再生回路、18,24……トランス。
Claims (1)
- 1 主局と端局との間で情報を双方向伝送するに際し、
上記主局はデータピットを規定するクロックタイミング
毎に信号レベルを変化させ、且つこの第1の信号レベル
変化時点から所定期間内に信号レベルを変化させるか否
かによって第2の信号レベル変化点を設けるか否かによ
り2値化情報を表現してなる信号を前記端局へ送信し、
前記端局はこの受信信号中の第1の信号レベル変化点を
検出してクロツクタイミングを再生すると共に、第1の
信号レベル変化時点から所定期間内に第2の信号レベル
変化点があるか否かを検出して2値化情報を受信再生し
、且つ前記受信信号を前記再生クロツクタイミングに従
って反転するか否かにより2値化情報を表現してなる信
号を前記主局へ送信し、前記主局ではこの端局からの受
信信号と前記端局への送信信号とを論理処理して2値化
情報を受信再生してなることを特徴とする情報伝送方式
。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53051668A JPS5814104B2 (ja) | 1978-04-28 | 1978-04-28 | 情報伝送方式 |
US06/031,737 US4230903A (en) | 1978-04-28 | 1979-04-20 | Data transmission system |
CA326,541A CA1123101A (en) | 1978-04-28 | 1979-04-27 | Data transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53051668A JPS5814104B2 (ja) | 1978-04-28 | 1978-04-28 | 情報伝送方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54143007A JPS54143007A (en) | 1979-11-07 |
JPS5814104B2 true JPS5814104B2 (ja) | 1983-03-17 |
Family
ID=12893252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53051668A Expired JPS5814104B2 (ja) | 1978-04-28 | 1978-04-28 | 情報伝送方式 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4230903A (ja) |
JP (1) | JPS5814104B2 (ja) |
CA (1) | CA1123101A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2943865B2 (de) * | 1979-10-30 | 1981-07-30 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur empfangsseitigen Taktrückgewinnung bei digitaler taktgebundener Nachrichtenübertragung |
JPS59140755A (ja) * | 1983-01-31 | 1984-08-13 | Nec Home Electronics Ltd | バイフエ−ズマ−ク変調回路 |
US4771440A (en) * | 1986-12-03 | 1988-09-13 | Cray Research, Inc. | Data modulation interface |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5172201A (en) * | 1974-10-16 | 1976-06-22 | Northern Electric Co | 2 senshikizennijudeetadensohoho oyobi sochi |
JPS52134317A (en) * | 1976-05-06 | 1977-11-10 | Hitachi Ltd | Information system |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3936602A (en) * | 1974-10-23 | 1976-02-03 | Northern Electric Company Limited | Full duplex data transmission system using two speeds of diphase signal for simplified sync |
GB1512700A (en) * | 1975-10-23 | 1978-06-01 | Standard Telephones Cables Ltd | Data transmission |
-
1978
- 1978-04-28 JP JP53051668A patent/JPS5814104B2/ja not_active Expired
-
1979
- 1979-04-20 US US06/031,737 patent/US4230903A/en not_active Expired - Lifetime
- 1979-04-27 CA CA326,541A patent/CA1123101A/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5172201A (en) * | 1974-10-16 | 1976-06-22 | Northern Electric Co | 2 senshikizennijudeetadensohoho oyobi sochi |
JPS52134317A (en) * | 1976-05-06 | 1977-11-10 | Hitachi Ltd | Information system |
Also Published As
Publication number | Publication date |
---|---|
CA1123101A (en) | 1982-05-04 |
JPS54143007A (en) | 1979-11-07 |
US4230903A (en) | 1980-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4542420A (en) | Manchester decoder | |
JPS62269443A (ja) | 並列伝送方式 | |
EP0384258A2 (en) | Alternate pulse inversion encoding scheme for serial data transmission | |
JPH0459819B2 (ja) | ||
JPS5845866B2 (ja) | 可変速度デ−タ伝送方式 | |
US3953673A (en) | Digital data signalling systems and apparatus therefor | |
KR930022763A (ko) | 채널 코드 디코더와 디코딩 방법 | |
US4007421A (en) | Circuit for encoding an asynchronous binary signal into a synchronous coded signal | |
JPS5814104B2 (ja) | 情報伝送方式 | |
EP0066620B1 (en) | Circuit for clock recovery | |
US4088831A (en) | Synchronization for PCM transmission systems | |
JPH03270526A (ja) | 差動符号化における誤り波及抑圧方式 | |
US4255813A (en) | Dicode transmission system | |
GB2139788A (en) | Underwater communication | |
JPS6016147B2 (ja) | パルス伝送方式 | |
JPS5841704B2 (ja) | ダイコ−ドフゴウデンソウホウシキ | |
JP2606194B2 (ja) | デジタル信号の伝送装置 | |
KR880001024B1 (ko) | 데이터 전송방법 | |
JPS5947504B2 (ja) | デイジタル伝送方式 | |
JPH0345948B2 (ja) | ||
JPH05308353A (ja) | クロック信号の伝送方法 | |
JPH0553419B2 (ja) | ||
JPS60199235A (ja) | 符号変換回路 | |
JPH03280623A (ja) | データ信号復号化装置 | |
JPS59107671A (ja) | 符号則誤り検出回路 |