JPS60199235A - 符号変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、ディジタル通信方式の送信符号の変換回路に
関する。とくに、伝送すべき送信信号に同一の論理値の
符号が連続しないように、送信側で行う符号変換に関す
るものである。

〔従来技術の説明〕

ディジタル通信方式では、伝送する信号に同一の論理値
が連続すると、受信側でタイミング情報を検出すること
ができなくなることがある。これを防ぐために１．送信
信号に所定の符号変換を施し、受信側ではこの符号変換
の論理の逆変換を施して送信信号を復号する技術が広く
知られている。

このための符号変換の論理の例としては、ＣＭＩ符号方
式あるいはＤＭＩ符号方弐などが代表的である。

このような方式で、たとえばデータリンクなどで、受信
装置が異なる符号方式の装置が混在する場合には、送信
装置では受信装置に適合する方式の符号変換を施して送
信を行うことが必要である。

従来装置では、このような場合には、複数の符号変換方
式のための回路を備えておき、相手の受信装置に応じて
これを切り換えて使用していた。送信装置が局設備であ
るときにはよいが、送信装置も端末設備であるときには
、送信装置に複数の種類の符号変換回路を実装すること
が必要であり、装置が高価になる欠点があった。

〔発明の目的〕

本発明はこれを改良するものであり、複数の符号変換を
一つの回路で行うことができる符号変換回路を提供する
ことを目的とする。

〔発明の特徴〕

本発明の符号変換回路は、その論理回路が、信号入力端
子の信号の一方の論理値に対してｒｏ　０Ｊおよび「１
１」が交互に送出され、上記信号入力端子の信号の他方
の論理値に対しては、制御端子の信号が一方の論理値で
あるときに「０１」および「１０」が交互に送出され、
上記制御端子の信号が他方の論理値であるときに「０１
」または「１０」の一方が送出される論理構成であるこ
とを特徴とする。

Ｃ実施例による説明〕 第１図は本発明実施例回路のブロック構成図である。こ
の回路には信号入力端子ｌ、制御端子２、出力端子３お
よび二つのクロック信号端子４．５を備える。信号入力
端子ｌに与えられる入力信号はＮＲＺ信号である。クロ
ック信号端子４のクロック信号は人力信号の周期（′ｒ
）に等しい周期のクロック信号であり、クロック信号端
子５のクロック信号はその半分（Ｔ／２）のクロック信
男である。

信号入力端子１は論理積回路１０の一方の入力端子に接
続する。クロック信号端子４はこの論理積回路１０の他
方の入力端子に接続する。この論理積回路１０の出力は
その信号周波数を２分の１に分周する分周回路１１に接
続する。この分周回路１１の出力は論理積回路１２の一
つの入力に接続する。この論理積回路１２の他の一つの
入力には制御端子２を接続する。信号入力端子１の信号
は分岐して１ビット分（Ｔ／　２　）の遅延を与える遅
延回＆８１４を経由してυト他的鍮理和回路１５の一方
の入力に接続する。この排他的論理和回路１５の他方の
入力には信号入力端子１の信号が接続される。この排他
的論理和回路１５の出力は論理積回路１２のさらに他の
一つの入力に接続する。論理積回路１２の反転出力は論
理積回路１７の一つの入力に接続する。この論理積回路
１７の他の一つの入力にはクロック信号端子５が接続さ
れ、さらに他の一つの入力には論理積回路１０の反転出
力が接続される。論理積回路１７の出力はその信号周波
数を１／２に分周する分周回路１８に接続する。分周回
路１８の出力は出力端子３に接続する。

第２図にこの回路の動作タイムチャートを示す。

第２図Ａ−Ｈは第１図の対応する符号Ａ−Ｈの点の信号
波形図である。この回路の動作は制御端子２に与えられ
る制御信号の「１」および「０」に応じて二つのモード
がある。第２図のＧ（０）およびＨ（０）は制御端子２
の制御信号が「０」のときの信号波形であり、Ｉ　（１
１、Ｇ（１）およびＩＩ　＋１．１はそれぞれ制御端子
２の制御信号がＮＪのときの信号波形である。その他の
第２図に図示する信号波形は二つのモードによって相違
がない。

このような回路では制御端子２の制御信号が「０」のと
きには、論理積回路１２の反転出力Ｉは入力信号にかか
わらずｒｌＪとなるから、論理積回路１７の出力Ｇは Ｇ＝Ａ　−Ｂ　−Ｃ ＝　（λ十■）・Ｃ ＝　（Ａ　＋　Ｂ　）　＋　Ｃ−−（１）となり、出力
信号Ｈ（０）はＤＭ＋符号変換が施された信号となる。

制御端子２の制御信号がｒｌＪのときには、信号列ｌは １　＝　Ｅ　−Ｆ　−−−・−一−−−（２１となる。

したがって、信号列Ｉは信号Ｂに「１」が入力する度に
反転する出力となり、これはＣＭｌ、ＤＭＩのｒＮの系
列に一致する。排他的論理和回路１２の出力Ｆには人力
信号Ａが反転する度に幅Ｔ／２のパルスが出力されるこ
とになる。したがって、上式（２）よりＥおよびＦがｒ
ｌＪのとき■が「０」になる。これは、第２図のＳ、お
よびＳ、に相当する。すなわち入力信号の「０」に対し
て常に「１０」の符号変換出力が得られるように信号列
Ｇ　［１１のＳｌおよびＳｔのパルスを取り去ることに
なる。したがって、この場合には出力端子３（第２図Ｈ
）はＣＭＩ符号変換が施された信号となる。

上記例に示す論理回路以外でも本発明の回路をさまざま
に得ることができる。

〔発明の効果〕

以上説明したように、本発明によれば、小さい規模の一
つの回路で二つの異なる符号変換方式に対応することが
できる符号変換回路が得られる。

この回路は送信端末に設置するに適する回路であり、符
号変換方式を切り換えて使用することにより、通信に秘
話性を持たせることもできる。

【図面の簡単な説明】

第１図は本発明実施例回路のブロック構成図。 第２図はその回路動作を示ずタイムチャー１・。 ｌ・・・信号入力端子、２・・・制御端子、３・・・出
力端子、４．５・・・クロック信号端子、１Ｏ１１２，
１７・・・論理積回路、ＩＬ　１８・・・分周回路、１
４・・・遅延回路、１５・・・排他的論理和回路。 特許出願人　日本電信電話公社 代理人　弁理士　弁用　直孝

Claims (1)

【特許請求の範囲】
1. （１）二値ディジタル信号が入力する信号入力端子と、 二値の制御信号が入力する制御信号端子と、出力端子と
   、 上記信号入力端子および上記制御信号端子に接続されそ
   の出力信号が上記出力端子に接続された論理回路と を備えた符号変換回路において、 その論理回路が、 上記信号入力端子の信号の一方の論理値に対して「００
   」および「１１」が交互に上記出力端子に送出され、上
   記信号入力端子の信号の他方の論理値に対しては、上記
   制御端子の信号が一方の論理値であるときに「Ｏｌ」お
   よび「１０」が交互に上記出力端子に送出され、上記制
   御端子の信号が他方の論理値であるときに「０１」また
   は「１０」の一方が上記出力端子に送出される論理構成
   であることを特徴とする符号変換回路。