JPS63131737A

JPS63131737A - 補助信号伝送方式

Info

Publication number: JPS63131737A
Application number: JP61279225A
Authority: JP
Inventors: Hiroshi Fujimura; 藤村　博司
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-11-21
Filing date: 1986-11-21
Publication date: 1988-06-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はディジタル信号の伝送に利用する。

本発明は、複数ｎビットの情報信号に対し１個の付加ビ
ットを含むｎ＋１ビットで一つのフレームを構成し、そ
の送信信号の一つのフレーム内にあるｎビットの情報信
号のうち第ｐ番目のビットの反転論理値を付加ビットと
して伝送することにより、同一の論理値が伝送路で連続
しないようにするｎＢｌｃ符号則によりディジタル信号
を伝送する方式に利用する。

〔１既　　要〕補助信号に対応してｎ８１ｃ符号則に違反を発生させて
補助信号を伝送する方式において、一つのフレーム内の
第ｐ番目のビット以外のビットが第ｐ番目のビットと同
−論理値であるときには符号則違反の発生を禁止するこ
とにより、ｒｒ８１ｃ符号則違反を発生させることによ
り伝送路の同−論理が連続することを避けるようにした
ものである。

〔従来の技術〕

対向する端局装置およびこれを接続する中継伝送路によ
り構成されるディジタル伝送システムにおいて、端局装
置間で主信号が伝送路符号に変換され伝送路を介して伝
送されるが、この主信号の他に補助信号を同時に伝送す
ることが必要である。

この補助信号は端局装置間、中継器間または端局装置と
中継器間のアラーム情報、その他の各種の監視情報、打
合せ電話情報等である。

従来このような補助信号の伝送は、送信側の端局装置で
速度変換を行い、主信号に余剰ビットを作り、これを利
用して行われている。受信側では、この補助信号を受信
するためにはフレーム同期を取ってあらかじめ定められ
たビット位置の余剰ビットを検出し、これに変調された
補助信号を検出する方法がとられている。

一方、受信側の端局では、伝送路符号に変換された主信
号を検出するためにフレーム同期を取る必要がある。こ
のため補助信号の検出に余分な回路を必要とする。また
、中継器では一般的に受信する伝送路符号を再生して再
び伝送路に送出するので、必ずしも主信号のフレーム同
期を取る必要はないが、補助信号を検出する必要のある
場合は、そのためにフレーム同期を取らなければないな
い。

このために中継器の回路規模を増大させ、価格の上昇、
信頼度の低下を招くことになる欠点があった。

これに対して、送信側で補助信号をｎ８１ｃ符号則違反
を与えることにより送信し、受信側でこの符号則違反を
検出する方式が提案された。これは主信号の伝送に原則
として妨害を与えない優れた方法である。

〔発明が解決しようとする問題点〕

ところが、このｎＢ１ｃ符号則違反により補助信号を伝
送する方式では、たとえば補助信号が打ち合わせ電話の
通話信号であり、その信号に長く無音の状態があるなど
の場合に、出力符号の同−論理値が連続して送信される
ことになる。このとき、所定の論理にしたがってｎ８１
ｃ符号則違反を発生させると、主信号そのものに長い時
間にわたって同一の符号則違反が発生して、主信号に同
一の論理値が長い時間にわたり連続することがあり得る
ことになる。

これはｎ８１ｃ符号による伝送の本来の目的を損なうも
のである。

本発明はこれを改良するもので、ｎＢ１ｃ符号則違反に
より補助信号を伝送する利点を失うことなく、しかも主
信号に長い時間にわたり同一の論理値が連続することが
ない方式を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、複数ｎビットの情報信号毎に１個の付加ビッ
トを含むｎ＋ｌビットで一つのフレームを構成し、その
送信信号の一つのフレーム内にあるｎビットの情報信号
のうち第ｐ番目のビットの反転論理値を付加ビットとし
て伝送するｎＢ１Ｃ符号則によりディジタル信号を伝送
し、送信側では、補助信号にしたがってこの符号則に対
して違反を発生させ、受信側ではこの符号則違反を検出
することにより補助信号を伝送する補助信号伝送方式に
おいて、一つのフレームを構成するｎビットの情報信号
内のｑ番目（ｑ≠ｐ）の論理値がｐ番目の論理値と等し
いときには補助信号にかかわらずその符号則違反の発生
を禁止することを特徴とする。

〔作　用〕

第ｐ番目の論理値の反転論理値を付加ビットの論理値と
してｎＢ１ｃ符号を発生させ、補助信号にしたがってこ
のｎＨ２Ｏ符号則に違反を発生させる場合に、一つのフ
レームを構成するｎビットの情報信号内のｑ番目（ただ
しｑ≠ｐ）の論理値がｐ番目の論理値と等しいときには
、符号則違反を発生させると同一の論理値が連続するこ
とになるから、このときには補助信号にかかわらずその
符号則違反の発生を禁止する。これにより補助信号の伝
送は行われなくなるが、補助信号の符号がランダムに発
生している場合であれば、かりにたまに１ビツトの伝送
を禁止して実質的に補助信号に誤りを発生させてもほと
んど問題はない。また、補助信号の符号が無音の状態あ
るいは発振状態その他の状態が連続している場合に、こ
の補助信号の伝送を連続的に禁止しても、補助信号の利
用には実質的に問題がない。

〔実施例〕

第１図は本発明実施例装置のブロック構成図である。上
段は送信装置であり、下段は受信装置である。主信号は
ｎビット（ここではｎ＝７）を１フレームとする構成で
あり、送信装置に入力した主信号は、並列直列変換回路
１）により直列信号に変換されて、同期回路１２により
同期をとり、送信回路１３より伝送線路２０に送信され
る。このとき並列直列変換回路１）にはｎ８１ｃ符号を
発生する回路を含む。すなわち第９番目（ここでは第６
番目）のビットの反転論理を第８番目のビットとして付
加して並列直列変換が行われる。これは並列直列変換回
路１）の中に含まれるものとして特にこの図には示して
ない。

並列直列変換回路１）、同期回路１２および並列直列変
換回路１５にはクロック信号回路１７からクロック信号
が供給される。

本発明の特徴とするところは、上記ｎ８１ｃ符号を発生
する回路に加えて、排他的論理和回路１４およびアンド
回路１６を設けて、上記ｎ８１ｃ符号を発生する回路を
制御するところにある。すなわち、この排他的論理和回
路１４の入力には主信号の第６番目のビットおよび第７
番目のビットが入力して、その出力はアンド回路１６の
一つの入力に接続される。このアンド回路の他の入力に
は補助信号が入力する。補助信号は低速の信号であり、
別の並列直列変換回路１５により直列信号に変換されて
１ビツトずつ送出される。補助信号がアンド回路１６を
介して直並列変換回路１）に入力するときには、ｎ８１
ｃ符号は符号則違反を発生してこの補助信号を受信装置
に向けて送信する。

この構成により、第６番目のビットと第７番目のビット
が等しい論理値であるときには、補助信号の通過が禁止
されることになる。すなわち、補助信号の通過が禁止さ
れているときには、並列直列変換回路１）の内部のｎ８
１ｃ符号発生回路は符号則通りのｎ８１ｃ符号を発生し
て同一符号の連続を避け、この符号則を違反による補助
信号の伝送は行われない。

これにより補助信号に無音状態の連続その他連続状態が
続くことによりｎ８１ｃ符号則違反が連続して、伝送信
号に同一符号の連続状態が発生することを回避すること
ができる。

受信装置では伝送線路２０から入力する直列信号は直並
列変換回路２１で並列信号に変換されて出力される。同
期回路２２はこの直並列変換のためのフレーム同期をと
る。出力並列信号のうち第６番目の信号および第８番目
の信号は排他的論理和回路２４に入力し、ｎＨ２Ｏ符号
則の違反を監視する。

この排他的論理和回路２４の出力信号を直並列変換回路
２５により、並列信号にすることにより送信側の補助信
号が再生される。

第２図は主信号に「０」が連続しているときの７ＢＩＣ
符号の送信符号列を示すものである。このように本実施
例では、第６ビツトと第７ビツトとが同一符号の場合に
は符号則違反の発生を禁止するから、同一符号が連続し
て９ビツト以上にわたることはなくなる。

このように本発明によれば、最大同符号連続数は９ビ・
７ト以上になることはない。

−第３図は７ＢＩＣ符号の第６ビツト、第７ビツトおよ
びＣビットの起こりうるパターンの組合せを示す。ここ
で第３図■の場合はＣビットの「１」が「０」となって
も同符号連続を９ビット以上生しることはない。同様に
第３図■の場合もＣビットの「０」がｒｌＪとなっても
問題はない。しかし、第４図■および■の場合はＣビッ
トが誤ることにより第６ビツト、第７ビントおよびＣビ
ットがすべて同一極性となり前後のビットの極性によっ
ては、同符号連続数が９ビツト以上となる可能性がある
が、第６番目の情報ビットと逆極性のＣビットを有する
７ＢＩＣ符号においては、第６ビツト、第７ビツトが互
いに逆極性の場合はＣビットの符号別に違反を与えても
伝送路符号としての特徴を損なうことはない。

このように第３図■および■のパターンを利用して補助
信号の「１」、「Ｏ」をｎ８１ｃ符号則違反の有無に対
応させることにより補助信号を伝送することができる。

この場合の同期については８ビツトのブロック同期を取
って、Ｃビット位置を検出する必要があるが、このブロ
ック同期に第３図■および■のパターンを利用すること
ができる。すなわち、２ビツトの同一極性信号の後に、
第１ビツトとは逆極性のビットが存在するパターンを検
出すればブロック同期を取ることができる。

第３図に示す４種類のパターンの発生確率は必ずしも等
しくないが、ブロック同期引き込みに要する時間は、補
助信号に対しては短時間である必要はない。また主信号
の伝送速度が１００Ｍｂ／ｓ程度以上であるのに対し補
助信号は数十Ｋ　ｂ　／　ｓ程度の低速であるからこの
方法により実用的に補助信号を伝送することが可能とな
る。

〔発明の効果〕

以上説明したように、本発明によれば、ｎＢＩＣ符号則
違反により補助信号を伝送することができるとともに、
この符号則違反により主信号に同−論理の符号が連続し
てしまう不都合を避けることができる優れた利点がある
。

【図面の簡単な説明】

第１図は本発明実施例装置のブロック構成図。第２図は本発明による７ＢＩＣ符号のビット列を例示す
る説明図。第３図は７ＢＩＣ符号の最後の３ビツトについて本発明
により起こり得るすべての場合を説明する図。１）・・・並列直列変換回路、１２・・・同期回路、１
３・・・送信回路、１４・・・排他的論理和回路、１５
・・・並列直列変換回路（補助信号用）、１６・・・ア
ンド回路、１７・・・クロック信号発生回路、２０・・
・伝送線路、２１・・・直並列変換回路、２２・・・同
期回路、２４・・・排他的論理和回路、２５・・・直並
列変換回路（補助信号用）。不　１　回

Claims

【特許請求の範囲】

（１）複数ｎビットの情報信号毎に１個の付加ビットを
含むｎ＋１ビットで一つのフレームを構成し、その送信
信号の一つのフレーム内にあるｎビットの情報信号のう
ち第ｐ番目のビットの反転論理値を付加ビットとして伝
送するｎＢ１Ｃ符号則によりディジタル信号を伝送し、送信側では、補助信号にしたがってこの符号則に対して
違反を発生させ、受信側ではこの符号則違反を検出する
ことにより補助信号を伝送する補助信号伝送方式におい
て、一つのフレームを構成するｎビットの情報信号内のｑ番
目（ｑ≠ｐ）の論理値がｐ番目の論理値と等しいときに
は補助信号にかかわらずその符号則違反の発生を禁止す
ることを特徴とする補助信号伝送方式。
（２）ｑは１ないしｎのうちｐ以外について２つ以上の
値を取り得ることとし、この２つ以上の第ｑ番目のビッ
トについてすべてその論理値が第ｐ番目のビットの論理
値と等しいときには符号則違反の発生を禁止する特許請
求の範囲第（１）項に記載の補助信号伝送方式。
（３）ｐ＝ｎ−２であり、ｑ＝ｎ−１である特許請求の範囲第（１）項に記載の補助信号伝送
方式。