JPS59101948A - フレ−ム伝送制御方式 - Google Patents
フレ−ム伝送制御方式Info
- Publication number
- JPS59101948A JPS59101948A JP21202782A JP21202782A JPS59101948A JP S59101948 A JPS59101948 A JP S59101948A JP 21202782 A JP21202782 A JP 21202782A JP 21202782 A JP21202782 A JP 21202782A JP S59101948 A JPS59101948 A JP S59101948A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frame
- repeater
- time fill
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ａ）発明の技術分野
本発明はフレーム伝送制御方式、特にリング状データ線
上のビットシリアルな信号を再生して送り出すリピータ
をそなえたシステムにおいて、有効なデータを有するフ
レームについてはリピートして送出し、タイムフィルに
ついては、例えばｔｏ Ｏｌ ｐｐの繰り返しパターン
を新しく生成し直して送出することによって、システム
の可用性を向上させたフレーム伝送制御方式に関するも
のである０ （Ｂ） 技術の背景と問題点 第１図は本発明の前提となるシステムの例、第２図は第
１図図示システムにおいてデータ通信に用いられるフレ
ームの例を示している。図中、ｌはリング状データ線、
２−１ないし２−４は集合中継装置、３−１ないし３−
６はデータ端末装置（ＤＴＥ）、４−１および４−２は
リピータを表わす。
上のビットシリアルな信号を再生して送り出すリピータ
をそなえたシステムにおいて、有効なデータを有するフ
レームについてはリピートして送出し、タイムフィルに
ついては、例えばｔｏ Ｏｌ ｐｐの繰り返しパターン
を新しく生成し直して送出することによって、システム
の可用性を向上させたフレーム伝送制御方式に関するも
のである０ （Ｂ） 技術の背景と問題点 第１図は本発明の前提となるシステムの例、第２図は第
１図図示システムにおいてデータ通信に用いられるフレ
ームの例を示している。図中、ｌはリング状データ線、
２−１ないし２−４は集合中継装置、３−１ないし３−
６はデータ端末装置（ＤＴＥ）、４−１および４−２は
リピータを表わす。
例えば、光ファイバを用いたローカル・エリア・ネット
ワーク等においては、第１図図示の如く、リング状デー
タ線ｌによって、各装置をループ接続し、データ端末装
置３−１、・・・・の送出する信号を、一方向に伝送し
てデータ通信を行うようにされている。集合中継装置２
−１〜２−４は、各データ端末装置３−１、・・・・に
対するボートを有し、リング状データ線１と各端末装置
とを結合する機能を備えている。各データ端末装置３−
１、・・・・、各集合中継装置２−１、・・・・は、リ
ピータ４−１〜４−３を有している。リピータ４−１〜
４−３は、リング状データ線ｌ上の信号を再生し７て送
出することにより、データ信号の減衰を防ぎ、信号の歪
を修正する。
ワーク等においては、第１図図示の如く、リング状デー
タ線ｌによって、各装置をループ接続し、データ端末装
置３−１、・・・・の送出する信号を、一方向に伝送し
てデータ通信を行うようにされている。集合中継装置２
−１〜２−４は、各データ端末装置３−１、・・・・に
対するボートを有し、リング状データ線１と各端末装置
とを結合する機能を備えている。各データ端末装置３−
１、・・・・、各集合中継装置２−１、・・・・は、リ
ピータ４−１〜４−３を有している。リピータ４−１〜
４−３は、リング状データ線ｌ上の信号を再生し７て送
出することにより、データ信号の減衰を防ぎ、信号の歪
を修正する。
各データ端末装置間のデータの授受は、例えば第２図図
示の如きフレームによって行われる。フレーム中の８部
部は、スタート・デリミタであって、フレームの開始を
示すものである。ＡＣ部には、アクセス・コントロール
情報、ＦＦ部にはフレーム・フォーマット情報、ＤＡ部
には宛先アドレス、８４部には発信元アドレス、０部に
はコマンド、１部にはデータ、Ｆｅ２部にはエラー検出
訂正符号、ＥＤ部にはフレームの終了を示すエンド・デ
リミタ、ＳＴ部にはステータス情報がセットされる。
示の如きフレームによって行われる。フレーム中の８部
部は、スタート・デリミタであって、フレームの開始を
示すものである。ＡＣ部には、アクセス・コントロール
情報、ＦＦ部にはフレーム・フォーマット情報、ＤＡ部
には宛先アドレス、８４部には発信元アドレス、０部に
はコマンド、１部にはデータ、Ｆｅ２部にはエラー検出
訂正符号、ＥＤ部にはフレームの終了を示すエンド・デ
リミタ、ＳＴ部にはステータス情報がセットされる。
信号の伝送に例えばＮ Ｉｔ Ｚ方式を用いた場合にハ
、上記フレームとフレーム間にフィルワードをつめ込む
必要がある０例えばＣＭＩ方式、ＤＭＩ方式、マンチェ
スタ方式等を採用した場合には、ｕ ＯＩＩまたはｔ（
１”の信号が連続しても極性に変化があるので、特にタ
イムフィルに気をつかり必要はない。しかし、伝送効率
のよいＮ ＲＺ方式を採用した場合、もしオール″０”
またはオール″ｌ １１の信号が連続すると、極性に変
化が生じないので、各装置のＡ Ｇ Ｃ（ＡＬＬｔｏｍ
ｒｔｔＬｃ ＧａＬ＋ｓＣｏｒｂｔｒｏＪｌ、 ）回路
が正常に動作しなくなるという問題がある。
、上記フレームとフレーム間にフィルワードをつめ込む
必要がある０例えばＣＭＩ方式、ＤＭＩ方式、マンチェ
スタ方式等を採用した場合には、ｕ ＯＩＩまたはｔ（
１”の信号が連続しても極性に変化があるので、特にタ
イムフィルに気をつかり必要はない。しかし、伝送効率
のよいＮ ＲＺ方式を採用した場合、もしオール″０”
またはオール″ｌ １１の信号が連続すると、極性に変
化が生じないので、各装置のＡ Ｇ Ｃ（ＡＬＬｔｏｍ
ｒｔｔＬｃ ＧａＬ＋ｓＣｏｒｂｔｒｏＪｌ、 ）回路
が正常に動作しなくなるという問題がある。
また、オール°゛０″またはオールｕ ｌ ３１が連続
しないように配慮したとしても、従来の方式によれば、
リピータはフレームの信号とタイムフィルの信号とを区
別することなく、単にリピートするようにされているた
め、次のような問題が生じることとなる。例えば伝送路
中のどこかに、間欠障害または永久障害が発生した場合
に、その障害個所からオール″０′″またはオールｔｏ
Ｉ ｎの信号が出力され、その信号がリピートされて
伝達されてしまう。従って、ＡＧＣ回路の機能がシステ
ム全体にわたって損われてしまい、障害個所の７（イノ
くスにより、または修復によって、復旧を行う場合に、
例えば°’ ０１ ”の連続）（ターンを生成してリン
グ状データ線に送出し、ＡＧＣ回路が正常に動作するよ
うに復帰させなければならず、システムの立ち上げに時
間を要することとなる０（０’） 発明の目的と構成 本発明は上記問題点の解決を図り、伝送信号がオール゛
′Ｏ″またはオールＩＩ Ｉ ＩＩとならないようにす
るとともに、障害が発生しても、次のリピータでブロッ
クし、障害の影響が他の装置に波及しないようにするこ
とを目的としている。そのため、本発明はフレームだけ
をリピートし、タイムフィルについては、例えばＩＩ
ＯＩ ＩＩの連続・（ターンを各リピータが生成して送
信するようにしたものである。すなわち、本発明のフレ
ーム伝送制御方式は、ビットシリアルな信号を再生して
送り出すリピータを複数個リング状に配置して構成した
伝送路において、上記各リピータは、有効なデータ信号
を有するフレームを受信中であることを、入力信号の所
定のピット列単位に付加されたピントによって認識する
よう構成され、該認識結果にもとづいてフレームのみを
リピートして送出し、フレームとフレームとの間につい
ては、少なくとも極性の変換点を有する所定のパターン
の繰り返しからなるタイムフィルを生成して送信するよ
うにしたことを特徴としている。以下図面を参照しつつ
説明する。
しないように配慮したとしても、従来の方式によれば、
リピータはフレームの信号とタイムフィルの信号とを区
別することなく、単にリピートするようにされているた
め、次のような問題が生じることとなる。例えば伝送路
中のどこかに、間欠障害または永久障害が発生した場合
に、その障害個所からオール″０′″またはオールｔｏ
Ｉ ｎの信号が出力され、その信号がリピートされて
伝達されてしまう。従って、ＡＧＣ回路の機能がシステ
ム全体にわたって損われてしまい、障害個所の７（イノ
くスにより、または修復によって、復旧を行う場合に、
例えば°’ ０１ ”の連続）（ターンを生成してリン
グ状データ線に送出し、ＡＧＣ回路が正常に動作するよ
うに復帰させなければならず、システムの立ち上げに時
間を要することとなる０（０’） 発明の目的と構成 本発明は上記問題点の解決を図り、伝送信号がオール゛
′Ｏ″またはオールＩＩ Ｉ ＩＩとならないようにす
るとともに、障害が発生しても、次のリピータでブロッ
クし、障害の影響が他の装置に波及しないようにするこ
とを目的としている。そのため、本発明はフレームだけ
をリピートし、タイムフィルについては、例えばＩＩ
ＯＩ ＩＩの連続・（ターンを各リピータが生成して送
信するようにしたものである。すなわち、本発明のフレ
ーム伝送制御方式は、ビットシリアルな信号を再生して
送り出すリピータを複数個リング状に配置して構成した
伝送路において、上記各リピータは、有効なデータ信号
を有するフレームを受信中であることを、入力信号の所
定のピット列単位に付加されたピントによって認識する
よう構成され、該認識結果にもとづいてフレームのみを
リピートして送出し、フレームとフレームとの間につい
ては、少なくとも極性の変換点を有する所定のパターン
の繰り返しからなるタイムフィルを生成して送信するよ
うにしたことを特徴としている。以下図面を参照しつつ
説明する。
（ロ）発明の実施例
第３図は本発明の一実施例構成、第４図は本発明に関連
した信号の説明図、第５図ないし第１Ｏ図は第３図図示
実施例の詳細回路図を示す。
した信号の説明図、第５図ないし第１Ｏ図は第３図図示
実施例の詳細回路図を示す。
図中、ｌはリング状データ線、ｌＯは光・電気変換器、
１１はクロッ、り抽出回路、１２は信号再生回路、１３
はタイムフィル生成回路、１４はエンド・デリミタ検出
回路、１５はスタート・デリミタ検出回路、１６はタイ
ムフィル検出回路、１７はフレーム先頭バイト検出回路
、１８は受信カウンタ、１９は送信カウンタ、２０は発
振器、２１はリピート・リセット判定回路、２２はリピ
ート指示回路、２３は同期回路、２４はゲート制御回路
、２５は電気・光変換器を表わす。
１１はクロッ、り抽出回路、１２は信号再生回路、１３
はタイムフィル生成回路、１４はエンド・デリミタ検出
回路、１５はスタート・デリミタ検出回路、１６はタイ
ムフィル検出回路、１７はフレーム先頭バイト検出回路
、１８は受信カウンタ、１９は送信カウンタ、２０は発
振器、２１はリピート・リセット判定回路、２２はリピ
ート指示回路、２３は同期回路、２４はゲート制御回路
、２５は電気・光変換器を表わす。
第３図は本発明の一実施例構成であって、特に第１図図
示リピータ４−１〜４−３等の回路構成を図示したもの
である。リング状データ線ｌからの光信号は、光・電気
変換器１０によって電気信号に変換され、その受信信号
ＲＤは、クロック抽出回路１１、信号再生回路１２およ
びタイムフィル検出回路１３に供給される。クロック抽
出回路１１は、受信信号Ｈ，Ｄから受信クロック信号１
（、・ＣＬＫを抽出する。この受信クロック信号Ｒ・Ｃ
ＬＫは、本実施例の回路における受信信号ＲＤの処理動
作の基準となる。一方、送信クロック信号Ｔ −ＣＬＫ
は、受信信号ＲＤに内在するクロック信号の歪の伝播を
防止するために、独立に発振器２０によって生成される
。
示リピータ４−１〜４−３等の回路構成を図示したもの
である。リング状データ線ｌからの光信号は、光・電気
変換器１０によって電気信号に変換され、その受信信号
ＲＤは、クロック抽出回路１１、信号再生回路１２およ
びタイムフィル検出回路１３に供給される。クロック抽
出回路１１は、受信信号Ｈ，Ｄから受信クロック信号１
（、・ＣＬＫを抽出する。この受信クロック信号Ｒ・Ｃ
ＬＫは、本実施例の回路における受信信号ＲＤの処理動
作の基準となる。一方、送信クロック信号Ｔ −ＣＬＫ
は、受信信号ＲＤに内在するクロック信号の歪の伝播を
防止するために、独立に発振器２０によって生成される
。
信号再生回路１２は、ゲート制御回路２４からのゲート
制御信号Ｇ、Ｉ Ｃ，Ｇ２Ｃ，Ｇ３Ｃ，Ｇ４Ｃによって
、内部のゲートＧ１−０４を開閉し、受信信号ＲＤがフ
レーム・データである場合には、そのデータを送信クロ
ック信号Ｔ−ＣＬＫに基づいて再生して出力し、フレー
ム間のタイムフィルであることを示している場合には、
タイムフィル生成回路１３によって新たに生成したタイ
ムフィル信号ＴＦＧ＝ｉ出力する回路である。信号再生
回路１２の出力は、電気・光変換器２５によって光信号
に変換されて、リング状データ線ｌに送出される。
制御信号Ｇ、Ｉ Ｃ，Ｇ２Ｃ，Ｇ３Ｃ，Ｇ４Ｃによって
、内部のゲートＧ１−０４を開閉し、受信信号ＲＤがフ
レーム・データである場合には、そのデータを送信クロ
ック信号Ｔ−ＣＬＫに基づいて再生して出力し、フレー
ム間のタイムフィルであることを示している場合には、
タイムフィル生成回路１３によって新たに生成したタイ
ムフィル信号ＴＦＧ＝ｉ出力する回路である。信号再生
回路１２の出力は、電気・光変換器２５によって光信号
に変換されて、リング状データ線ｌに送出される。
エンド・デリミタ検出回路１４は、フレームの最終を示
すエンド・デリミタを検出する回路であり、スタート・
デリミタ検出回路１５はフレームの先頭を示すスタート
・デリミタを検出する回路である。
すエンド・デリミタを検出する回路であり、スタート・
デリミタ検出回路１５はフレームの先頭を示すスタート
・デリミタを検出する回路である。
タイムフィル検出回路１６は、受信信号Ｒ１）がタイム
フィルであるかどうかを検出して、タイムフィルである
場合にタイムフィル検出信号ＴＦＤを出力する回路であ
る。タイムフィル検出信号ＴＦＤは、フレーム先頭バイ
ト検出回路１７に入力される。フレーム先頭バイト検出
回路１７は、誤動作を防止するために、必ずタイムフィ
ルの後に続くスタート・デリミタＳＤだけを有効として
、スタート・デリミタ検出信号ｆ（、−８ＤＤ、Ｔ・Ｓ
ＤＤを出力する。この検出信号）Ｌ−８ＤＤ、Ｔ・ＳＤ
Ｄは、それぞれ受信カウンタ１８および送信カウンタ１
９に入力され、受信および送信のタイミング信号Ｉ（、
ＣＮ ８、Ｉ（−ＣＮＴ、ＴＣＮ８、Ｔ−ＣＮＴの生成
に用いられる。
フィルであるかどうかを検出して、タイムフィルである
場合にタイムフィル検出信号ＴＦＤを出力する回路であ
る。タイムフィル検出信号ＴＦＤは、フレーム先頭バイ
ト検出回路１７に入力される。フレーム先頭バイト検出
回路１７は、誤動作を防止するために、必ずタイムフィ
ルの後に続くスタート・デリミタＳＤだけを有効として
、スタート・デリミタ検出信号ｆ（、−８ＤＤ、Ｔ・Ｓ
ＤＤを出力する。この検出信号）Ｌ−８ＤＤ、Ｔ・ＳＤ
Ｄは、それぞれ受信カウンタ１８および送信カウンタ１
９に入力され、受信および送信のタイミング信号Ｉ（、
ＣＮ ８、Ｉ（−ＣＮＴ、ＴＣＮ８、Ｔ−ＣＮＴの生成
に用いられる。
リピート・リセット判定回路２１は、フレームのリピー
トをリセットする条件が満足されたかどうかを判定する
回路である。リセット条件が満足されれば、リセット信
号Ｒ−几ＦＭＰを出力する。
トをリセットする条件が満足されたかどうかを判定する
回路である。リセット条件が満足されれば、リセット信
号Ｒ−几ＦＭＰを出力する。
リピート指示回路２２は、リセット信号ａ−ｎ、ＦＭｐ
が入力されるまで、リピート指示信号ｆ（−ＦＭＰを出
力する回路である。同期回路２３はリピート指示信号比
・ＦＭＰを、送信クロック信号Ｔ・ＣＬＫに同期させた
信号Ｔ −ＦＭＰに変換する回路である。ゲート制御回
路２４は、受信カウンタ１８の出力する受信タイミング
信号ＲＣＮ８、Ｒ・ＣＮＴ、 送信カウンタ１９の出力
する送信タイミング信号ＴＣＮ８、Ｔ・ＣＮＴおよびリ
ピート指示信号Ｔ 、ＦＭＰに基づいてゲート制御信号
ＧＩＣ〜０４Ｃを生成する。
が入力されるまで、リピート指示信号ｆ（−ＦＭＰを出
力する回路である。同期回路２３はリピート指示信号比
・ＦＭＰを、送信クロック信号Ｔ・ＣＬＫに同期させた
信号Ｔ −ＦＭＰに変換する回路である。ゲート制御回
路２４は、受信カウンタ１８の出力する受信タイミング
信号ＲＣＮ８、Ｒ・ＣＮＴ、 送信カウンタ１９の出力
する送信タイミング信号ＴＣＮ８、Ｔ・ＣＮＴおよびリ
ピート指示信号Ｔ 、ＦＭＰに基づいてゲート制御信号
ＧＩＣ〜０４Ｃを生成する。
本発明においては、信号の各ビットは、例えば第４図図
示の如く定められ、信号の極性が長い期間変化しないこ
とがカいようにされる。スタート・デリミタには、第４
図図示の如く０１ｌｌｌ１１０１″ というビット・パ
ターンが与えられ、エンド・デリミタに対しては°’０
１１１１１０００”というビット・パターンが与えられ
る。スタート・デリミタとエンドφデリミタとの間のデ
ータには、例えば°”ａ、４ｃｄ、ｅｆｙｈ”の８ビツ
トの各データに対して、１ピツトの冗長度をもたせ、最
後にビットｔを反転したビットｉを付加し、αｂＣｄｅ
ｆｔｈｔ”となるようにする。こうすることによって、
少なくとも、９ビツトに１回は信号の極性が反転する。
示の如く定められ、信号の極性が長い期間変化しないこ
とがカいようにされる。スタート・デリミタには、第４
図図示の如く０１ｌｌｌ１１０１″ というビット・パ
ターンが与えられ、エンド・デリミタに対しては°’０
１１１１１０００”というビット・パターンが与えられ
る。スタート・デリミタとエンドφデリミタとの間のデ
ータには、例えば°”ａ、４ｃｄ、ｅｆｙｈ”の８ビツ
トの各データに対して、１ピツトの冗長度をもたせ、最
後にビットｔを反転したビットｉを付加し、αｂＣｄｅ
ｆｔｈｔ”となるようにする。こうすることによって、
少なくとも、９ビツトに１回は信号の極性が反転する。
また、タイムフィルは“０１″のバターンが繰り返すよ
うに定められる。第４図かられかるように、フレーム内
のバイト・データは、付加ビットパフ”によって、タイ
ムフィルやスタート・デリミタまたはエンド・デリミタ
と一致することはない。
うに定められる。第４図かられかるように、フレーム内
のバイト・データは、付加ビットパフ”によって、タイ
ムフィルやスタート・デリミタまたはエンド・デリミタ
と一致することはない。
第５図は、信号再生回路１２、タイムフィル生成回路１
３、エンド・デリミタ検出回路１４およびスタート・デ
リミタ検出回路の回路構成例を示している。
３、エンド・デリミタ検出回路１４およびスタート・デ
リミタ検出回路の回路構成例を示している。
受信信号ＲＤは、受信クロック信号Ｒ−ＣＩ、Ｋに同期
して、１１ピツト・シフトレジスタ３０にシリアルに人
力される。レジスタ３０のデータは、パラレルに取り出
され、ゲート制御信号ＧＩＣによってゲートＧｌが開か
れると、９ビツトレジスタ３１にセットされる。また、
ゲート制御信号０２Ｃによってゲー１−０２が開かれる
と、レジスタ３０のデータは９ビツトレジスタ３２に取
り込まれる。レジスタ３１または３２のデータは、ゲー
ト制御信号Ｇ３ＣまたはＧ４Ｃによって、ゲー１−Ｇ３
またはＧ４が開かれたときに、９ビツト・シフトレジス
タ３３にセットされる。９ビツト・シフトレジスタ３３
の内容は、送信クロック信号Ｔ−ＣＬＫのタイミングで
シリアルに出力される。
して、１１ピツト・シフトレジスタ３０にシリアルに人
力される。レジスタ３０のデータは、パラレルに取り出
され、ゲート制御信号ＧＩＣによってゲートＧｌが開か
れると、９ビツトレジスタ３１にセットされる。また、
ゲート制御信号０２Ｃによってゲー１−０２が開かれる
と、レジスタ３０のデータは９ビツトレジスタ３２に取
り込まれる。レジスタ３１または３２のデータは、ゲー
ト制御信号Ｇ３ＣまたはＧ４Ｃによって、ゲー１−Ｇ３
またはＧ４が開かれたときに、９ビツト・シフトレジス
タ３３にセットされる。９ビツト・シフトレジスタ３３
の内容は、送信クロック信号Ｔ−ＣＬＫのタイミングで
シリアルに出力される。
ゲート制御信号ＧＩＣ−Ｇ４Ｃの生成タイミングについ
ては、後述するが、この制御によって、例えば受信クロ
ック信号几−ＣＬＫと送信クロック信号Ｔ、ＣＬＫとの
間に、１０’！ビツトについて１ビツトのずれが生じる
ようなことがあっても、正しいフレームのリピートが可
能となる。
ては、後述するが、この制御によって、例えば受信クロ
ック信号几−ＣＬＫと送信クロック信号Ｔ、ＣＬＫとの
間に、１０’！ビツトについて１ビツトのずれが生じる
ようなことがあっても、正しいフレームのリピートが可
能となる。
フレーム受信中でない場合には、ゲートＧ３およびゲー
トＧ４は閉られたままであり、タイムフィル生成回路１
３によって生成されたタイムフィル信号ＴＦＧが、９ビ
ツトシフトレジスタ３３を経て出力される。
トＧ４は閉られたままであり、タイムフィル生成回路１
３によって生成されたタイムフィル信号ＴＦＧが、９ビ
ツトシフトレジスタ３３を経て出力される。
エントープリミタ検出回路１４は、シフトレジスタ３０
の内容を、比較器３４によってエンド・デリミタ・パタ
ーンＥＤＰＴＮと比較し、一致したときに、エンド・デ
リミタ信号Ｅｎ６ｉカする。
の内容を、比較器３４によってエンド・デリミタ・パタ
ーンＥＤＰＴＮと比較し、一致したときに、エンド・デ
リミタ信号Ｅｎ６ｉカする。
スタート・デリミタ検出回路１５は、シフトレジスタ３
０の内容を、比較器３５によってスタート・デリミタ・
パターン５ＤＰＴＮと比較し、スタート・デリミタ信号
８Ｄを出力する。
０の内容を、比較器３５によってスタート・デリミタ・
パターン５ＤＰＴＮと比較し、スタート・デリミタ信号
８Ｄを出力する。
第６図はタイムフィル検出回路１６およびフレーム先頭
バイト検出回路１７の回路構成例を示している。
バイト検出回路１７の回路構成例を示している。
受信信号Ｒ，Ｄは、各ピット毎に順次フリップ・フロッ
プ４０．４１，４２にセットされる。フリップ・フロッ
プ４０．４Ｌ４２の出力が” ｌ ０１ ”または”
０１０ ”のときにだけ、アンド回路４３または４４の
出力が１″′となり、オア回路４５を経由して、３２進
カウンタ４６をカウント・アップする０なお、オア回路
４５の出力が“０″であれば、３２進カウンタ４６は、
（Ｌ Ｏ＃に初期設定される。受信信号Ｈ１Ｄがタイム
フィルであり、６・・・・１０１０・・・・″のパター
ンが連続して所定数以上続くと、カウンタ４６はキャリ
信号ＣＪ：ａ、ｒｒｙを出力する。このキャリ信号Ｃａ
ｒｒｙによって、フリップ・フロップ４７がセットされ
、タイムフィル検出信号ＴＦＤがフレーム先頭バイト検
出回路１７に出力される。換言すれば、フレーム受信中
であるときには、タイムフィル検出信号ＴＦＤの出力は
抑止される。
プ４０．４１，４２にセットされる。フリップ・フロッ
プ４０．４Ｌ４２の出力が” ｌ ０１ ”または”
０１０ ”のときにだけ、アンド回路４３または４４の
出力が１″′となり、オア回路４５を経由して、３２進
カウンタ４６をカウント・アップする０なお、オア回路
４５の出力が“０″であれば、３２進カウンタ４６は、
（Ｌ Ｏ＃に初期設定される。受信信号Ｈ１Ｄがタイム
フィルであり、６・・・・１０１０・・・・″のパター
ンが連続して所定数以上続くと、カウンタ４６はキャリ
信号ＣＪ：ａ、ｒｒｙを出力する。このキャリ信号Ｃａ
ｒｒｙによって、フリップ・フロップ４７がセットされ
、タイムフィル検出信号ＴＦＤがフレーム先頭バイト検
出回路１７に出力される。換言すれば、フレーム受信中
であるときには、タイムフィル検出信号ＴＦＤの出力は
抑止される。
フレーム先頭バイト検出回路１７は、アンド回路５０お
よびＪＫ型ラフリップフロップ５１によって、タイムフ
ィル検出信号ＴＦＤおよびスタート・デリミタ信号ＳＤ
が共にｌ”であるときに、受信用スタート・デリミタ検
出信号比・ＳＤＤを出力する。すなわち、誤動作防止の
ため、タイムフィルの後のスタート・デリミタだけが有
効とされる。また、ＪＫ型ラフリップフロップ５２．５
３．５４によって、送信クロック信号Ｔ、ＣＬＫに同期
させた送信用スタート・デリミタ検出信号゛ｒ・８ＤＤ
を出力する。
よびＪＫ型ラフリップフロップ５１によって、タイムフ
ィル検出信号ＴＦＤおよびスタート・デリミタ信号ＳＤ
が共にｌ”であるときに、受信用スタート・デリミタ検
出信号比・ＳＤＤを出力する。すなわち、誤動作防止の
ため、タイムフィルの後のスタート・デリミタだけが有
効とされる。また、ＪＫ型ラフリップフロップ５２．５
３．５４によって、送信クロック信号Ｔ、ＣＬＫに同期
させた送信用スタート・デリミタ検出信号゛ｒ・８ＤＤ
を出力する。
第７図は受信カウンタの回路構成例を示している。９進
カウンタ６０は、スタート・デリミタ検出信号几・ＳＤ
Ｄによって ｔｏ Ｂ ｐｐに初期設定される。受信ク
ロック信号Ｒ−ＣＬＫに従って、カウンタ６０は更新さ
れ、カウンタ６０が次に′８″になったときに、比較器
６１によってタイミング信号Ｒ，ＣＮ ３が出力される
。このとき、スタート・デリミタ検出回路Ｒ−８ＤＤが
′Ｏ″であれば為フリップ・フロップ６２を反転させて
信号Ｒ・ＣＮＴが出力される。
カウンタ６０は、スタート・デリミタ検出信号几・ＳＤ
Ｄによって ｔｏ Ｂ ｐｐに初期設定される。受信ク
ロック信号Ｒ−ＣＬＫに従って、カウンタ６０は更新さ
れ、カウンタ６０が次に′８″になったときに、比較器
６１によってタイミング信号Ｒ，ＣＮ ３が出力される
。このとき、スタート・デリミタ検出回路Ｒ−８ＤＤが
′Ｏ″であれば為フリップ・フロップ６２を反転させて
信号Ｒ・ＣＮＴが出力される。
第８図は送信カウンタ１９の回路構成例を示している０
動作は、上記受信カウンタ１８と同様である。
動作は、上記受信カウンタ１８と同様である。
第９図はリピート・リセット判定回路２１、リピート指
示回路２２および同期回路２３０回路構・成例を示して
いる。
示回路２２および同期回路２３０回路構・成例を示して
いる。
エンド・デリミタ信号ｇＤ１タイミング信号Ｒ，ＣＮ８
およびリピート指示信号１（、ＦＭＰが′ｌ″であって
、３２進カウンタ７２からキャリ信号ＣｃＬｒｒｙが出
力されていないときに、アンド回路７０の出力によって
、フリップ・フロップ７１がセットされる。フリップ・
フロップ７１の出力は、３２進カウンタ７２をカウント
・アップさせ、所定数以上カウントするとキャリ信号Ｃ
ａｒτｙ によって、カウンタ７２をＩＩ Ｏｊｊクリ
アする。このキャリ信号Ｃａγｒｙは、リピート・リセ
ット信号Ｒ・Ｒ，ＦＭＰとなる。
およびリピート指示信号１（、ＦＭＰが′ｌ″であって
、３２進カウンタ７２からキャリ信号ＣｃＬｒｒｙが出
力されていないときに、アンド回路７０の出力によって
、フリップ・フロップ７１がセットされる。フリップ・
フロップ７１の出力は、３２進カウンタ７２をカウント
・アップさせ、所定数以上カウントするとキャリ信号Ｃ
ａｒτｙ によって、カウンタ７２をＩＩ Ｏｊｊクリ
アする。このキャリ信号Ｃａγｒｙは、リピート・リセ
ット信号Ｒ・Ｒ，ＦＭＰとなる。
リピート指示回路２２は、フレーム受信中であれば、リ
ピート指示信号Ｒ−ＦＭＰを出力している。リピート・
リセット信号Ｒ，−ＲＦＭＰがくると、ＪＫ型フリップ
・フロップ７５．７６は、反転し、リピート指示信号Ｒ
，，ＦＭＰの出力を停止する。同期回路２３は、フリッ
プ・フロップ７７．７８．７９によって、リピート指示
信号Ｒ、ＦＭＰを送信クロック信号Ｔ−ＣＬＫに同期さ
せてリピート指示信号Ｔ −ＦＭＰＩ出力する。
ピート指示信号Ｒ−ＦＭＰを出力している。リピート・
リセット信号Ｒ，−ＲＦＭＰがくると、ＪＫ型フリップ
・フロップ７５．７６は、反転し、リピート指示信号Ｒ
，，ＦＭＰの出力を停止する。同期回路２３は、フリッ
プ・フロップ７７．７８．７９によって、リピート指示
信号Ｒ、ＦＭＰを送信クロック信号Ｔ−ＣＬＫに同期さ
せてリピート指示信号Ｔ −ＦＭＰＩ出力する。
第１０図はゲート制御回路２４０回路構成例を示してい
る。ゲート制御回路２４は、受信カウンタ１８の出力信
号几ＣＮ８、Ｒ−ＣＮ Ｔ 、送信カウンタ１９の出力
信号ＴＣＮ３、ＴＩＩＣＮＴおよびリピート指示信号Ｔ
−ＦＭＰに従って、ゲート制御信号ＧＩＧ−０４Ｃを
生成する。各ゲート制御信号ＧＩＣ−０４Ｃは、アンド
回路８０ないし８３およびノット回路８４．８５により
、次のような論理式を満足するときに′ｌ”となる０Ｇ
ＩＣ’−％１（−ＣＮＴ−ＲＣＮ８ Ｑ２Ｃ＝Ｒ−ＣＮ’ｌ’−几ＣＮ８ ０３Ｃ＝凶Ｔ、ＣＮＴ−ＴＣＮ８ ・Ｔ、ＦＭＰＧ４Ｃ
＝Ｔ、ＣＮＴ−ＴＣＮ８ ・Ｔ、ＦＭＰこのゲート制御
信号ＧＩＣ，−Ｇ４Ｃによって、上述の如き信号の再生
が行われることになる。
る。ゲート制御回路２４は、受信カウンタ１８の出力信
号几ＣＮ８、Ｒ−ＣＮ Ｔ 、送信カウンタ１９の出力
信号ＴＣＮ３、ＴＩＩＣＮＴおよびリピート指示信号Ｔ
−ＦＭＰに従って、ゲート制御信号ＧＩＧ−０４Ｃを
生成する。各ゲート制御信号ＧＩＣ−０４Ｃは、アンド
回路８０ないし８３およびノット回路８４．８５により
、次のような論理式を満足するときに′ｌ”となる０Ｇ
ＩＣ’−％１（−ＣＮＴ−ＲＣＮ８ Ｑ２Ｃ＝Ｒ−ＣＮ’ｌ’−几ＣＮ８ ０３Ｃ＝凶Ｔ、ＣＮＴ−ＴＣＮ８ ・Ｔ、ＦＭＰＧ４Ｃ
＝Ｔ、ＣＮＴ−ＴＣＮ８ ・Ｔ、ＦＭＰこのゲート制御
信号ＧＩＣ，−Ｇ４Ｃによって、上述の如き信号の再生
が行われることになる。
（縛 発明の詳細
な説明した如く本発明によれば、例えば伝送効率のよい
ＮＲＺ方式を採用した場合であっても、オールＩＩ Ｏ
＄１またはオールｎ １ ｎのような極性に変化が生じ
ない状態が長く続くことはなく、各装置のＡＧＣ回路を
正常に動作させることができるようになる。特にタイム
フィルについては、新たに各リピータで生成して出力す
るので、障害に対して強いシステムを構築することがで
き、可用性が向上する。
ＮＲＺ方式を採用した場合であっても、オールＩＩ Ｏ
＄１またはオールｎ １ ｎのような極性に変化が生じ
ない状態が長く続くことはなく、各装置のＡＧＣ回路を
正常に動作させることができるようになる。特にタイム
フィルについては、新たに各リピータで生成して出力す
るので、障害に対して強いシステムを構築することがで
き、可用性が向上する。
第１図は本発明の前提となるシステムの例、第２図は第
１図図示システムにおいてデータ通信に用いられるフレ
ームの例、第３図は本発明の一実施例構成、第４図は本
発明に関連した信号の説明図、第５図ないし第１０図は
第３図図示実施例の詳細回路図を示す。 図中、１はリング状データ線、ｌｏは光・電気変轡器、
１１はクロック抽出回路、１２は信号再生回路、１３は
タイムフィル生成回路、１４はエンド・デリミタ検出回
路、１５はスタート・デリミタ検出回路、１６はタイム
フィル検出回路、１７はフレーム先頭バイト検出回路、
１８は受信カウンタ、１９は送信カウンタ、２０は発振
器、２１はリピート・リセット判定回路、２２はリピー
ト指示回路、２３は同期回路、２４はゲート制御回路、
２５は電気・光変換器を表わす。 特許出願人 富士通株式会社
１図図示システムにおいてデータ通信に用いられるフレ
ームの例、第３図は本発明の一実施例構成、第４図は本
発明に関連した信号の説明図、第５図ないし第１０図は
第３図図示実施例の詳細回路図を示す。 図中、１はリング状データ線、ｌｏは光・電気変轡器、
１１はクロック抽出回路、１２は信号再生回路、１３は
タイムフィル生成回路、１４はエンド・デリミタ検出回
路、１５はスタート・デリミタ検出回路、１６はタイム
フィル検出回路、１７はフレーム先頭バイト検出回路、
１８は受信カウンタ、１９は送信カウンタ、２０は発振
器、２１はリピート・リセット判定回路、２２はリピー
ト指示回路、２３は同期回路、２４はゲート制御回路、
２５は電気・光変換器を表わす。 特許出願人 富士通株式会社
Claims (1)
- ビットシリアルな信号を再生して送り出すりピークを複
数個リング状に配置して構成した伝送路において、上記
各リピータは、有効なデータ信号を有するフレームを受
信中であることを、入力信号の所定のビット列単位に付
加されたビットによって認識するよう構成され、該認識
結果にもとづいてフレームのみをリピートして送出し、
フレームとフレームとの間については、少なくとも極性
の変換点を有する所定のパターンの繰り返しからなるタ
イムフィルを生成して送信するようにしたことを特徴と
するフレーム伝送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21202782A JPS59101948A (ja) | 1982-12-02 | 1982-12-02 | フレ−ム伝送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21202782A JPS59101948A (ja) | 1982-12-02 | 1982-12-02 | フレ−ム伝送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59101948A true JPS59101948A (ja) | 1984-06-12 |
| JPH0131818B2 JPH0131818B2 (ja) | 1989-06-28 |
Family
ID=16615654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21202782A Granted JPS59101948A (ja) | 1982-12-02 | 1982-12-02 | フレ−ム伝送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59101948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312743A (ja) * | 1987-06-16 | 1988-12-21 | Nec Corp | リング型ネットワ−クの障害検出機構 |
| JPH01168137A (ja) * | 1987-12-23 | 1989-07-03 | Nec Corp | ノードステーション |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3104307B1 (fr) | 2019-12-05 | 2021-11-26 | Psa Automobiles Sa | Détection et définition d’une priorité de passage dans une zone à circulation alternée |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623053A (en) * | 1979-08-01 | 1981-03-04 | Hitachi Ltd | Communication system of loop shape |
| JPS5957543A (ja) * | 1982-08-26 | 1984-04-03 | Fujitsu Ltd | デ−タ伝送方式 |
-
1982
- 1982-12-02 JP JP21202782A patent/JPS59101948A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623053A (en) * | 1979-08-01 | 1981-03-04 | Hitachi Ltd | Communication system of loop shape |
| JPS5957543A (ja) * | 1982-08-26 | 1984-04-03 | Fujitsu Ltd | デ−タ伝送方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312743A (ja) * | 1987-06-16 | 1988-12-21 | Nec Corp | リング型ネットワ−クの障害検出機構 |
| JPH01168137A (ja) * | 1987-12-23 | 1989-07-03 | Nec Corp | ノードステーション |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0131818B2 (ja) | 1989-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103460B1 (en) | Improvements in or relating to data interconnecting networks | |
| JPH055710Y2 (ja) | ||
| EP0228214B1 (en) | Apparatus and associated method for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals | |
| EP0118763B1 (en) | Method of searching fault locations in digital transmission line | |
| US4972161A (en) | Clock recovery for serial data communications system | |
| JPS60136445A (ja) | リング通信網における複数のステーシヨンを動作させる方法及び装置 | |
| US5079770A (en) | Apparatus and associated methods for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals | |
| US4717914A (en) | Methods for receiving and converting high speed serial data pattern input signals to parallel data pattern outputs | |
| JPH05508983A (ja) | トークンリングの同期 | |
| US7333518B2 (en) | Transmission method and transmission system as well as communications device | |
| US4987572A (en) | Apparatus and associated methods for converting asynchronous nonhomogeneous variable width parallel data to a format suitable for transmission over synchronous high speed serial transmission media | |
| EP0228213B1 (en) | System for transmitting and receiving asynchronous nonhomogeneous variable width parallel data over a synchronous high speed serial transmission media | |
| US4232387A (en) | Data-transmission system using binary split-phase code | |
| US20080056307A1 (en) | Method and System to Enable the Transport of Sysplex Timer Protocols Over Generic Frame Procedure Networks | |
| US4958344A (en) | System for transmitting and receiving asynchronous nonhomogeneous variable width parallel data over a synchronous high speed serial transmission media | |
| EP0299251B1 (en) | Communication filter | |
| JPS59101948A (ja) | フレ−ム伝送制御方式 | |
| EP0393952A2 (en) | Apparatus and method for proper decoding in an encoder/decoder | |
| JP2951992B2 (ja) | 特に自動車のための通信ネットワークのステーション間の情報伝送方法および装置 | |
| JPS6222293B2 (ja) | ||
| US4745624A (en) | Automatic line buildout | |
| JPH02177739A (ja) | デイジタル伝送方式 | |
| JPS6364931B2 (ja) | ||
| WO1993018446A1 (en) | Accelerated token ring network | |
| JPS60254858A (ja) | デジタル伝送信号へのコードエラー挿入方法 |