JPH0131818B2

JPH0131818B2 -

Info

Publication number: JPH0131818B2
Application number: JP57212027A
Authority: JP
Inventors: Hideo Suzuki
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1982-12-02
Filing date: 1982-12-02
Publication date: 1989-06-28
Also published as: JPS59101948A

Description

【発明の詳細な説明】 (A) 発明の技術分野本発明はフレーム伝送制御方式、特にリング状
データ線上のビツトシリアルな信号を再生して送
り出すリピータをそなえたシステムにおいて、有
効なデータを有するフレームについてはリピート
して送出し、タイムフイルについては、例えば
“01”の繰り返しパターンを新しく生成し直して
送出することによつて、システムの可用性を向上
させたフレーム伝送制御方式に関するものであ
る。

(B) 技術の背景と問題点第１図は本発明の前提となるシステムの例、第
２図は第１図図示システムにおいてデータ通信に
用いられるフレームの例を示している。図中、１
はリング状データ線、２―１ないし２―４は集合
中継装置、３―１ないし３―６はデータ端末装置
（DTE）、４―１および４―２はリピータを表わ
す。

例えば、光フアイバを用いたローカル・エリ
ア・ネツトワーク等においては、第１図図示の如
く、リング状データ線１によつて、各装置をルー
プ接続し、データ端末装置３―１，…の送出する
信号を、一方向に伝送してデータ通信を行うよう
にされている。集合中継装置２―１〜２―４は、
各データ端末装置３―１，…に対するポートを有
し、リング状データ線１と各端末装置とを結合す
る機能を備えている。各データ端末装置３―１，
…、各集合中継装置２―１，…は、リピータ４―
１〜４―３を有している。リピータ４―１〜４―
３は、リング状データ線１上の信号を再生して送
出することにより、データ信号の減衰を防ぎ、信
号の歪を修正する。

各データ端末装置間のデータの授受は、例えば
第２図図示の如きフレームによつて行われる。フ
レーム中のSD部は、スタート・デリミタであつ
て、フレームの開始を示すものである。AC部に
は、アクセス・コントロール情報、FF部にはフ
レーム・フオーマツト情報、DA部には宛先アド
レス、SA部には発信元アドレス、Ｃ部にはコマ
ンド、Ｉ部にはデータ、FCS部にはエラー検出訂
正符号、ED部にはフレームの終了を示すエン
ド・デリミタ、ST部にはステータス情報がセツ
トされる。

信号の伝送に例えばNRZ方式を用いた場合に
は、上記フレームとフレーム間にフイルワードを
つめ込む必要がある。例えばCMI方式、DMI方
式、マンチエスタ方式等を採用した場合には、
“０”または“１”の信号が連続しても極性に変
化があるので、特にタイムフイルに気をつかう必
要はない。しかし、伝送効率のよいNRZ方式を
採用した場合、もしオール“０”またはオール
“１”の信号が連続すると、極性に変化が生じな
いので、各装置のAGC（Automatic Gain
Control）回路が正常に動作しなくなるという問
題がある。

また、オール“０”またはオール“１”が連続
しないように配慮したとしても、従来の方式によ
れば、リピータはフレームの信号とタイムフイル
の信号とを区別することなく、単にリピートする
ようにされているため、次のような問題が生じる
こととなる。例えば伝送路中のどこかに、間欠障
害または永久障害が発生した場合に、その障害個
所からオール“０”またはオール“１”の信号が
出力され、その信号がリピートされて伝達されて
しまう。従つて、AGC回路の機能がシステム全
体にわたつて損われてしまい、障害個所のバイパ
スにより、または修復によつて、復旧を行う場合
に、例えば“01”の連続パターンを生成してリン
グ状データ線に送出し、AGC回路が正常に動作
するように復帰させなければならず、システムの
立ち上げに時間を要することとなる。

(C) 発明の目的と構成本発明は上記問題点の解決を図り、伝送信号が
オール“０”またはオール“１”とならないよう
にするとともに、障害が発生しても、次のリピー
タでブロツクし、障害の影響が他の装置に波及し
ないようにすることを目的としている。そのた
め、本発明はフレームだけをリピートし、タイム
フイルについては、例えば“01”の連続パターン
を各リピータが生成して送信するようにしたもの
である。すなわち、本発明のフレーム伝送制御方
式は、ビツトシリアルな信号を再生して送り出す
リピータを複数個リング状に配置して構成した伝
送路におけるフレーム伝送制御方式において、上
記伝送路を流れる有効なデータ信号を有するフレ
ームが、第７ビツト目と第９ビツト目とが同じ値
を持ち、かつ“01”の繰り返しパターンではない
９ビツトの所定のスタート・デリミタと、９ビツ
ト×ｎ組で構成され、かつ各組の第９ビツト目は
第７ビツト目の補数で構成されるデータ・パター
ンと、第７ビツト目と第９ビツト目とが同じ値を
持ち、かつ“01”の繰り返しパターンではない９
ビツトの所定のエンド・デリミタとからなり、フ
レームと次のフレームとの間に挿入されるタイム
フイルは、“01”の繰り返しパターンとなるよう
に構成されると共に、上記各リピータは、上記ス
タート・デリミタを検出する回路と、上記エン
ド・デリミタを検出する回路と、上記タイムフイ
ルを検出する回路と、タイムフイル検出中におけ
るスタート・デリミタの検出により、フレーム先
頭バイトを検出する回路と、自装置で生成した発
信クロツク信号に基づいて、タイムフイルを生成
する回路と、フレーム受信中であるときに、フレ
ームのみをリピートして送信し、フレーム受信中
でないときに、自装置で生成したタイムフイルを
送信する回路とを備えたことを特徴としている。
以下図面を参照しつつ説明する。

(D) 発明の実施例第３図は本発明の一実施例構成、第４図は本発
明に関連した信号の説明図、第５図ないし第１０
図は第３図図示実施例の詳細回路図を示す。

図中、１はリング状データ線、１０は光・電気
変換器、１１はクロツク抽出回路、１２は信号再
生回路、１３はタイムフイル生成回路、１４はエ
ンド・デリミタ検出回路、１５はスタート・デリ
ミタ検出回路、１６はタイムフイル検出回路、１
７はフレーム先頭バイト検出回路、１８は受信カ
ウンタ、１９は送信カウンタ、２０は発振器、２
１はリピート・リセツト判定回路、２２はリピー
ト指示回路、２３は同期回路、２４はゲート制御
回路、２５は電気・光変換器を表わす。

第３図は本発明の一実施例構成であつて、特に
第１図図示リピータ４―１〜４―３等の回路構成
を図示したものである。リング状データ線１から
の光信号は、光・電気変換器１０によつて電気信
号に変換され、その受信信号RDは、クロツク抽
出回路１１、信号再生回路１２およびタイムフイ
ル検出回路１３に供給される。クロツク抽出回路
１１は、受信信号RDから受信クロツク信号Ｒ・
CLKを抽出する。この受信クロツク信号Ｒ・
CLKは、本実施例の回路における受信信号RDの
処理動作の基準となる。一方、送信クロツク信号
Ｔ・CLKは、受信信号RDに内在するクロツク信
号の歪の伝播を防止するために、独立に発振器２
０によつて生成される。

信号再生回路１２は、ゲート制御回路２４から
のゲート制御信号Ｇ１Ｃ，Ｇ２Ｃ，Ｇ３Ｃ，Ｇ４
Ｃによつて、内部のゲートＧ１〜Ｇ４を開閉し、
受信信号RDがフレーム・データである場合に
は、そのデータを送信クロツク信号Ｔ・CLKに
基づいて再生して出力し、フレーム間のタイムフ
イルであることを示している場合には、タイムフ
イル生成回路１３によつて新たに生成したタイム
フイル信号TFGを出力する回路である。信号再
生回路１２の出力は、電気・光変換器２５によつ
て光信号に変換されて、リング状データ線１に送
出される。

エンド・デリミタ検出回路１４は、フレームの
最終を示すエンド・デリミタを検出する回路であ
り、スタート・デリミタ検出回路１５はフレーム
の先頭を示すスタート・デリミタを検出する回路
である。

タイムフイル検出回路１６は、受信信号RDが
タイムフイルであるかどうかを検出して、タイム
フイルである場合にタイムフイル検出信号TFD
を出力する回路である。タイムフイル検出信号
TFDは、フレーム先頭バイト検出回路１７に入
力される。フレーム先頭バイト検出回路１７は、
誤動作を防止するために、必ずタイムフイルの後
に続くスタート・デリミタSDだけを有効として、
スタート・デリミタ検出信号Ｒ・SDD、Ｔ・
SDDを出力する。この検出信号Ｒ・SDD、Ｔ・
SDDは、それぞれ受信カウンタ１８および送信
カウンタ１９に入力され、受信および送信のタイ
ミング信号RCN８、Ｒ・CNT、TCN８、Ｔ・
CNTの生成に用いられる。

リピート・リセツト判定回路２１は、フレーム
のリピートをリセツトする条件が満足されたかど
うかを判定する回路である。リセツト条件が満足
されれば、リセツト信号Ｒ・RFMPを出力する。
リピート指示回路２２は、リセツト信号Ｒ・
RFMPが入力されるまで、リピート指示信号
Ｒ・FMPを出力する回路である。同期回路２３
はリピート指示信号Ｒ・FMPを、送信クロツク
信号Ｔ・CLKに同期させた信号Ｔ・FMPに変換
する回路である。ゲート制御回路２４は、受信カ
ウンタ１８の出力する受信タイミング信号RCN
８、Ｒ・CNT、送信カウンタ１９の出力する送
信タイミング信号TCN８、Ｔ・CNTおよびリピ
ート指示信号Ｔ・FMPに基づいてゲート制御信
号Ｇ１Ｃ〜Ｇ４Ｃを生成する。

本発明においては、信号の各ビツトは、例えば
第４図図示の如く定められ、信号の極性が長い期
間変化しないことがないようにされる。スター
ト・デリミタには、第４図図示の如く
“011111101”というビツト・パターンが与えら
れ、エンド・デリミタに対しては、“011111000”
というビツト・パターンが与えられる。スター
ト・デリミタとエンド・デリミタとの間のデータ
には、例えば“abcdefgh”の８ビツトの各デー
タに対して、１ビツトの冗長度をもたせ、最後に
ビツトｇを反転したビツトを付加し、
“abcdefgh”となるようにする。こうすること
によつて、少なくとも、９ビツトに１回は信号の
極性が反転する。また、タイムフイルは“01”の
パターンが繰り返すように定められる。第４図か
らわかるように、フレーム内のバイト・データ
は、付加ビツト“”によつて、タイムフイルや
スタート・デリミタまたはエンド・デリミタと一
致することはない。

第５図は、信号再生回路１２、タイムフイル生
成回路１３、エンド・デリミタ検出回路１４およ
びスタート・デリミタ検出回路の回路構成例を示
している。

受信信号RDは、受信クロツク信号Ｒ・CLKに
同期して、11ビツト・シフトレジスタ３０にシリ
アルに入力される。レジスタ３０のデータは、パ
ラレルに取り出され、ゲート制御信号GICによつ
てゲートＧ１が開かれると、９ビツトレジスタ３
１にセツトされる。また、ゲート制御信号Ｇ２Ｃ
によつてゲートＧ２が開かれると、レジスタ３０
のデータは９ビツトレジスタ３２に取り込まれ
る。レジスタ３１または３２のデータは、ゲート
制御信号Ｇ３ＣまたはＧ４Ｃによつて、ゲートＧ
３またはＧ４が開かれたときに、９ビツト・シフ
トレジスタ３３にセツトされる。９ビツト・シフ
トレジスタ３３の内容は、送信クロツク信号Ｔ・
CLKのタイミングでシリアルに出力される。ゲ
ート制御信号Ｇ１Ｃ〜Ｇ４Ｃの生成タイミングに
ついては、後述するが、この制御によつて、例え
ば受信クロツク信号Ｒ・CLKと送信クロツク信
号Ｔ・CLKとの間に、10⁴ビツトについて１ビツ
トのずれが生じるようなことがあつても、正しい
フレームのリピートが可能となる。

フレーム受信中でない場合には、ゲートＧ３お
よびゲートＧ４は閉られたままであり、タイムフ
イル生成回路１３によつて生成されたタイムフイ
ル信号TFGが、９ビツトシフトレジスタ３３を
経て出力される。

エンド・デリミタ検出回路１４は、シフトレジ
スタ３０の内容を、比較器３４によつてエンド・
デリミタ・パターンEDPTNと比較し、一致した
ときに、エンド・デリミタ信号EDを出力する。
スタート・デリミタ検出回路１５は、シフトレジ
スタ３０の内容を、比較器３５によつてスター
ト・デリミタ・パターンSDPTNと比較し、スタ
ート・デリミタ信号SDを出力する。

第６図はタイムフイル検出回路１６およびフレ
ーム先頭バイト検出回路１７の回路構成例を示し
ている。

受信信号RDは、各ビツト毎に順次フリップ・
フロツプ４０，４１，４２にセツトされる。フリ
ップ・フロツプ４０，４１，４２の出力が、
“101”または“010”のときにだけ、アンド回路
４３または４４の出力が“１”となり、オア回路
４５を経由して、32進カウンタ４６をカウント・
アツプする。なお、オア回路４５の出力が“０”
であれば、32進カウンタ４６は、“０”に初期設
定される。受信信号RDがタイムフイルであり、
“…1010…”のパターンが連続して所定数以上続
くと、カウンタ４６はキヤリ信号Carryを出力す
る。このキヤリ信号Carryによつて、フリップ・
フロツプ４７がセツトされ、タイムフイル検出信
号TFDがフレーム先頭バイト検出回路１７に出
力される。換言すれば、フレーム受信中であると
きには、タイムフイル検出信号TFDの出力は抑
止される。

フレーム先頭バイト検出回路１７は、アンド回
路５０およびJK型フリップ・フロツプ５１によ
つて、タイムフイル検出信号TFDおよびスター
ト・デリミタ信号SDが共に“１”であるときに、
受信用スタート・デリミタ検出信号Ｒ・SDDを
出力する。すなわち、誤動作防止のため、タイム
フイルの後のスタート・デリミタだけが有効とさ
れる。また、JK型フリップ・フロツプ５２，５
３，５４によつて、送信クロツク信号Ｔ・CLK
に同期させた送信用スタート・デリミタ検出信号
Ｔ・SDDを出力する。

第７図は受信カウンタの回路構成例を示してい
る。９進カウンタ６０は、スタート・デリミタ検
出信号Ｒ・SDDによつて、“８”に初期設定され
る。受信クロツク信号Ｒ・CLKに従つて、カウ
ンタ６０は更新され、カウンタ６０が次に“８”
になつたときに、比較器６１によつてタイミング
信号RCN８が出力される。このとき、スター
ト・デリミタ検出回路Ｒ・SDDが“０”であれ
ば、フリップ・フロツプ６２を反転させて信号
Ｒ・CNTが出力される。

第８図は送信カウンタ１９の回路構成例を示し
ている。動作は、上記受信カウンタ１８と同様で
ある。

第９図はリピート・リセツト判定回路２１、リ
ピート指示回路２２および同期回路２３の回路構
成例を示している。

エンド・デリミタ信号ED、タイミング信号
RCN８およびリピート指示信号Ｒ・FMPが
“１”であつて、32進カウンタ７２からキヤリ信
号Carryが出力されていないときに、アンド回路
７０の出力によつて、フリップ・フロツプ７１が
セツトされる。フリップ・フロツプ７１の出力
は、32進カウンタ７２をカウント・アツプさせ、
所定数以上カウントするとキヤリ信号Carryによ
つて、カウンタ７２を“０”クリアする。このキ
ヤリア信号Carryは、リピート・リセツト信号
Ｒ・RFMPとなる。

リピート指示回路２２は、フレーム受信中であ
れば、リピート指示信号Ｒ・FMPを出力してい
る。リピート・リセツト信号Ｒ・RFMPがくる
と、JK型フリップ・フロツプ７５，７６は、反
転し、リピート指示信号Ｒ・FMPの出力を停止
する。同期回路２３は、フリップ・フロツプ７
７，７８，７９によつて、リピート指示信号Ｒ・
FMPを送信クロツク信号Ｔ・CLKに同期させて
リピート指示信号Ｔ・FMPを出力する。

第１０図はゲート制御回路２４の回路構成例を
示している。ゲート制御回路２４は、受信カウン
タ１８の出力信号RCN８、Ｒ・CNT、送信カウ
ンタ１９の出力信号TCN８、Ｔ・CNTおよびリ
ピート指示信号Ｔ・FMPに従つて、ゲート制御
信号Ｇ１Ｃ〜Ｇ４Ｃを生成する。各ゲート制御信
号Ｇ１Ｃ〜Ｇ４Ｃは、アンド回路８０ないし８３
およびノツト回路８４，８５により、次のような
論理式を満足するときに“１”となる。

G1C＝＊Ｒ・CNT・RCN8 G2C＝Ｒ・CNT・RCN8 G3C＝＊T.CNT・TCN8・T.FMP G4C＝T.CNT・TCN8・T.FMP このゲート制御信号Ｇ１Ｃ〜Ｇ４Ｃによつて、
上述の如き信号の再生が行われることになる。

(E) 発明の効果以上説明した如く本発明によれば、例えば伝送
効率のよいNRZ方式を採用した場合であつても、
オール“０”またはオール“１”のような極性に
変化が生じない状態が長く続くことはなく、各装
置のAGC回路を正常に動作させることができる
ようになる。特にタイムフイルについては、新た
に各リピータで生成して出力するので、障害に対
して強いシステムを構築することができ、可用性
が向上する。

【図面の簡単な説明】

第１図は本発明の前提となるシステムの例、第
２図は第１図図示システムにおいてデータ通信に
用いられるフレームの例、第３図は本発明の一実
施例構成、第４図は本発明に関連した信号の説明
図、第５図ないし第１０図は第３図図示実施例の
詳細回路図を示す。図中、１はリング状データ線、１０は光・電気
変換器、１１はクロツク抽出回路、１２は信号再
生回路、１３はタイムフイル生成回路、１４はエ
ンド・デリミタ検出回路、１５はスタート・デリ
ミタ検出回路、１６はタイムフイル検出回路、１
７はフレーム先頭バイト検出回路、１８は受信カ
ウンタ、１９は送信カウンタ、２０は発振器、２
１はリピート・リセツト判定回路、２２はリピー
ト指示回路、２３は同期回路、２４はゲート制御
回路、２５は電気・光変換器を表わす。

Claims

【特許請求の範囲】１ビツトシリアルな信号を再生して送り出すリ
ピータを複数個リング状に配置して構成した伝送
路におけるフレーム伝送制御方式において、上記伝送路を流れる有効なデータ信号を有する
フレームが、第７ビツト目と第９ビツト目とが同じ値を持
ち、かつ“01”の繰り返しパターンではない９ビ
ツトの所定のスタート・デリミタと、９ビツト×ｎ組で構成され、かつ各組の第９ビ
ツト目は第７ビツト目の補数で構成されるデー
タ・パターンと、第７ビツト目と第９ビツト目とが同じ値を持
ち、かつ“01”の繰り返しパターンではない９ビ
ツトの所定のエンド・デリミタとからなり、フレームと次のフレームとの間に挿入されるタ
イムフイルは、“01”の繰り返しパターンとなる
ように構成されると共に、上記各リピータは、上記スタート・デリミタを検出する回路１５
と、上記エンド・デリミタを検出する回路１４と、上記タイムフイルを検出する回路１６と、タイムフイル検出中におけるスタート・デリミ
タの検出により、フレーム先頭バイトを検出する
回路１７と、自装置で生成した発信クロツク信号に基づい
て、タイムフイルを生成する回路１３と、フレーム受信中であるときに、フレームのみを
リピートして送信し、フレーム受信中でないとき
に、自装置で生成したタイムフイルを送信する回
路１２とを備えたことを特徴とするフレーム伝送
制御方式。