JPH0657010B2 - データコード間でデータ流れを変換するための変換システム - Google Patents
データコード間でデータ流れを変換するための変換システムInfo
- Publication number
- JPH0657010B2 JPH0657010B2 JP60286857A JP28685785A JPH0657010B2 JP H0657010 B2 JPH0657010 B2 JP H0657010B2 JP 60286857 A JP60286857 A JP 60286857A JP 28685785 A JP28685785 A JP 28685785A JP H0657010 B2 JPH0657010 B2 JP H0657010B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data stream
- stream
- word
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 発明の分野 本発明は、一般に伝送のために通信データ流れをエンコ
ードして直列化するためと受信された通信データ流れを
ローカルエリアネットワークにおける使用に適するよう
に並列変換してデコーディングするためのコード変換シ
ステム構造に関し、特にローカルエリアネットワークシ
ステム通信ノードの対応する主な機能を実行するために
必要とされるエンコーディングとデコーディングを含む
必要なデータ変換を与えるコード変換回路システム構造
に関する。
ードして直列化するためと受信された通信データ流れを
ローカルエリアネットワークにおける使用に適するよう
に並列変換してデコーディングするためのコード変換シ
ステム構造に関し、特にローカルエリアネットワークシ
ステム通信ノードの対応する主な機能を実行するために
必要とされるエンコーディングとデコーディングを含む
必要なデータ変換を与えるコード変換回路システム構造
に関する。
発明の背景 ローカルエリアネットワークによって例示される内部コ
ンピュータ通信分野は、より大きな情報処理の分野にお
ける急速に発展しつつある技術領域である。ローカルエ
リアネットワークは通常は、数メートルから２キロメー
トルまでの範囲の小さな距離で隔てられた２つまたはそ
れ以上のコンピュータの相互接続を与える。
ンピュータ通信分野は、より大きな情報処理の分野にお
ける急速に発展しつつある技術領域である。ローカルエ
リアネットワークは通常は、数メートルから２キロメー
トルまでの範囲の小さな距離で隔てられた２つまたはそ
れ以上のコンピュータの相互接続を与える。
しかし、ローカルエリアネットワークは通信リンクとし
て働く以上のことを行ない得る。それらは、他のすべて
が利用し得る各構成員のリソースを形成するように働く
ことができる。たとえば、リングまたは直線状のネット
ワークにおいて、共通ネットワーク媒体はそのネットワ
ークに参加するすべてのコンピュータ間で共用される。
その媒体自体は、しばしば同軸ケーブルまたは均等物以
外の何物でもない。各コンピュータは、通信ノードを介
してネットワークとインターフェイスする。各コンピュ
ータはネットワーク上の任意の他のものと識別し得るよ
うに異なっているが、通信ノードはその関連するコンピ
ュータからの生のデータをしばしばデータパケットと呼
ばれる標準化されたフォーマットに処理するように働
き、そしてそれを共用媒体で伝送する。また、データバ
ケットは通信ノードによって受取られて、生のデータを
再生するようにそのバケットを処理した後に、その関連
するコンピュータに与えられる。したがって、リソース
の共同動作と共用がローカルエリアネットワークの特徴
である。
て働く以上のことを行ない得る。それらは、他のすべて
が利用し得る各構成員のリソースを形成するように働く
ことができる。たとえば、リングまたは直線状のネット
ワークにおいて、共通ネットワーク媒体はそのネットワ
ークに参加するすべてのコンピュータ間で共用される。
その媒体自体は、しばしば同軸ケーブルまたは均等物以
外の何物でもない。各コンピュータは、通信ノードを介
してネットワークとインターフェイスする。各コンピュ
ータはネットワーク上の任意の他のものと識別し得るよ
うに異なっているが、通信ノードはその関連するコンピ
ュータからの生のデータをしばしばデータパケットと呼
ばれる標準化されたフォーマットに処理するように働
き、そしてそれを共用媒体で伝送する。また、データバ
ケットは通信ノードによって受取られて、生のデータを
再生するようにそのバケットを処理した後に、その関連
するコンピュータに与えられる。したがって、リソース
の共同動作と共用がローカルエリアネットワークの特徴
である。
ローカルエリアネットワークに課される機能的要件は非
常に多く、ネットワークの実施に伴なう特定の状況に依
存して、しばしばトレードオフを必要とする。しかし、
いくつかの基本的な要件は比較的ユニバーサルである。
多くのコンピュータがネットワークに参加し得るが、一
時にはただ１つのコンピュータのみがそのネットワーク
で１つまたはそれ以上の受信するコンピュータに情報を
有効に伝送し得る。すなわち、全体として、ネットワー
クの速度または伝送のバンド幅は可能な限り大きい必要
がある。
常に多く、ネットワークの実施に伴なう特定の状況に依
存して、しばしばトレードオフを必要とする。しかし、
いくつかの基本的な要件は比較的ユニバーサルである。
多くのコンピュータがネットワークに参加し得るが、一
時にはただ１つのコンピュータのみがそのネットワーク
で１つまたはそれ以上の受信するコンピュータに情報を
有効に伝送し得る。すなわち、全体として、ネットワー
クの速度または伝送のバンド幅は可能な限り大きい必要
がある。
高速度とともに、ネットワーク自体が信頼し得るもので
なければならない。すなわち、第１に、ネットワークが
コンピュータ間でロスまたは歪なしにデータの転送を確
実に行なわなければならない。第２に、ネットワーク
は、システムの通信ノード内の共用されたリソース自体
としての任意のコンポーネントの不調が全体としてその
ネットワークの動作に最小のまたは検知し得ない影響を
与えるべきという点において、信頼し得るものでなけれ
ばならない。
なければならない。すなわち、第１に、ネットワークが
コンピュータ間でロスまたは歪なしにデータの転送を確
実に行なわなければならない。第２に、ネットワーク
は、システムの通信ノード内の共用されたリソース自体
としての任意のコンポーネントの不調が全体としてその
ネットワークの動作に最小のまたは検知し得ない影響を
与えるべきという点において、信頼し得るものでなけれ
ばならない。
さらに、実際問題として、各通信ノードを形成するコン
ポーネントシステムとネットワーク媒体を含むネットワ
ークシステムのコストは可能な限り低くなければなら
ず、かつローカルエリアネットワークシステムの必要な
速度と信頼性を持たねばならない。
ポーネントシステムとネットワーク媒体を含むネットワ
ークシステムのコストは可能な限り低くなければなら
ず、かつローカルエリアネットワークシステムの必要な
速度と信頼性を持たねばならない。
発明の概要 したがって、本発明の目的は、前述の必要なすべての性
能を有する内部コンピュータネットワーク通信システム
を実現することである。
能を有する内部コンピュータネットワーク通信システム
を実現することである。
これは、本発明において、第１と第２のデータコード間
でデータ流れを変換するためのコード変換システムを与
えることによって達成され、そのデータ流れはデータ欠
陥状態を生じやすく、その変換システムはその欠陥状態
を検知するための手段を含み、かつそのデータのコード
変換された流れにおける欠陥状態の発生を反映するよう
に第１と第２のコード間でデータ流れをコード変換する
ための手段を含んでいる。
でデータ流れを変換するためのコード変換システムを与
えることによって達成され、そのデータ流れはデータ欠
陥状態を生じやすく、その変換システムはその欠陥状態
を検知するための手段を含み、かつそのデータのコード
変換された流れにおける欠陥状態の発生を反映するよう
に第１と第２のコード間でデータ流れをコード変換する
ための手段を含んでいる。
本発明のもう１つの目的はネットワークノードのコンポ
ーネントを与えることによって達成され、コンポーネン
トはノードから第１と第２のデータ流れを受取ってノー
ドに第３と第４のデータ流れを与え、そのコンポーネン
トは第３と第４のデータを与えるように第１と第２のデ
ータを選択的に経路指定する手段と、第３と第４のデー
タ流れを与えるときに第１と第２のデータ流れの経路指
定を選択することによってコンポーネントの診断テスト
を可能にする経路指定手段を制御する手段を含む。
ーネントを与えることによって達成され、コンポーネン
トはノードから第１と第２のデータ流れを受取ってノー
ドに第３と第４のデータ流れを与え、そのコンポーネン
トは第３と第４のデータを与えるように第１と第２のデ
ータを選択的に経路指定する手段と、第３と第４のデー
タ流れを与えるときに第１と第２のデータ流れの経路指
定を選択することによってコンポーネントの診断テスト
を可能にする経路指定手段を制御する手段を含む。
すなわち、本発明の長所は、ループバックとバイパスの
データ流れ経路指定の付与によって遠隔柔軟コンポーネ
ント診断能力を与えるために必要な設備を直接実現する
ことである。本発明のもう１つの長所は、並行データパ
ケットが受取られるときにそのパケットヘッダ内のパケ
ット並行または衝突状態を検知してエンコードすること
によって、データパケットの最適の保存を得ることであ
る。
データ流れ経路指定の付与によって遠隔柔軟コンポーネ
ント診断能力を与えるために必要な設備を直接実現する
ことである。本発明のもう１つの長所は、並行データパ
ケットが受取られるときにそのパケットヘッダ内のパケ
ット並行または衝突状態を検知してエンコードすること
によって、データパケットの最適の保存を得ることであ
る。
本発明のさらにもう１つの長所は、それが非同期弾性バ
ッファとその一体的なオーバフロー／アンダーフロー状
態検知能力を最適に利用することである。
ッファとその一体的なオーバフロー／アンダーフロー状
態検知能力を最適に利用することである。
本発明のさらにもう１つの長所は、そのコンポーネント
システム構造の柔軟性を高めるとともに他のシステムコ
ンポーネントに必要とされる物理的な相互接続を減少さ
せる欠陥検知報告機構を用いることである。
システム構造の柔軟性を高めるとともに他のシステムコ
ンポーネントに必要とされる物理的な相互接続を減少さ
せる欠陥検知報告機構を用いることである。
本発明のさらにもう１つの長所は、コンポーネントシス
テム構造が種々の応用のために高い度合の柔軟性を維持
するとともに、密なシステムノード集積を可能にするこ
とである。
テム構造が種々の応用のために高い度合の柔軟性を維持
するとともに、密なシステムノード集積を可能にするこ
とである。
本発明のさらにもう１つの長所は、高速ローカルエリア
ネットワークの実施において必要とされるネットワーク
の基本的な手順を自動的に実行するように適用し得るこ
とである。
ネットワークの実施において必要とされるネットワーク
の基本的な手順を自動的に実行するように適用し得るこ
とである。
実施例の説明 Ｉ．システムの概覧 第１図は、ホストコンピュータシステム１６を物理的ネ
ットワーク媒体３４，３６と相互接続するために、ロー
カルエリアネットワークノード１０を利用する典型的な
方法を図解している。通常は、ノード１０はノードコン
トローラ１４，エンコーダ／デコーダまたはＥＮＤＥＣ
１２，およびインターフェイスユニット１８を一体的な
システムコンポーネントとして含む。ホストコンピュー
タ１６は、通常は両方向データバス２８によってノード
１０のノードコントローラ１４と通信する。次に、ノー
ドコントローラ１４は、それぞれデータバス２４，２６
によってデータをＥＮＤＥＣ１２へかつそこから転送す
る。さらに、ノードコントローラ１４は、制御バス２２
によってＥＮＤＥＣ１２のステータスを制御して決定す
る。システムクロックφＳＹＳは、システムコンポーネ
ントが適切に同期されることを確実にするために、クロ
ックライン２０によってＥＮＤＥＣ１２に与えられる。
ットワーク媒体３４，３６と相互接続するために、ロー
カルエリアネットワークノード１０を利用する典型的な
方法を図解している。通常は、ノード１０はノードコン
トローラ１４，エンコーダ／デコーダまたはＥＮＤＥＣ
１２，およびインターフェイスユニット１８を一体的な
システムコンポーネントとして含む。ホストコンピュー
タ１６は、通常は両方向データバス２８によってノード
１０のノードコントローラ１４と通信する。次に、ノー
ドコントローラ１４は、それぞれデータバス２４，２６
によってデータをＥＮＤＥＣ１２へかつそこから転送す
る。さらに、ノードコントローラ１４は、制御バス２２
によってＥＮＤＥＣ１２のステータスを制御して決定す
る。システムクロックφＳＹＳは、システムコンポーネ
ントが適切に同期されることを確実にするために、クロ
ックライン２０によってＥＮＤＥＣ１２に与えられる。
ＥＮＤＥＣ１２は、ノードコントローラ１４によって与
えられる生のトランスミッタデータを直列データバス３
０によってインターフェイスシステムコンポーネント１
８に伝送し、続いてネットワーク媒体３４上に伝送する
ように働く。ＥＮＤＥＣ１２はさらに、インターフェイ
スシステムコンポーネント１８と直列データバス３２を
介してネットワーク媒体３６から受取られたデータを再
生するように働く。この受信されたデータは次にリター
ンデータバス２６によってノードコントローラ１４に転
送される。
えられる生のトランスミッタデータを直列データバス３
０によってインターフェイスシステムコンポーネント１
８に伝送し、続いてネットワーク媒体３４上に伝送する
ように働く。ＥＮＤＥＣ１２はさらに、インターフェイ
スシステムコンポーネント１８と直列データバス３２を
介してネットワーク媒体３６から受取られたデータを再
生するように働く。この受信されたデータは次にリター
ンデータバス２６によってノードコントローラ１４に転
送される。
インターフェイスシステムコンポーネント１８は、ノー
ド１０とネットワーク媒体３４，３６間の物理的相互接
続を与えるように働く。すなわち、インターフェイス１
８は、たとえば単に同軸の“Ｔ”コネクタであり得る。
しかし、ネットワーク媒体３４，３６の性質に依存し
て、そのインターフェイスはさらに複雑な機能を実行し
得る。媒体３４，３６が光ファイバ通信ケーブルの場
合、インターフェイス１８は好ましくは光電トランスミ
ッタとレシーバをも含む。
ド１０とネットワーク媒体３４，３６間の物理的相互接
続を与えるように働く。すなわち、インターフェイス１
８は、たとえば単に同軸の“Ｔ”コネクタであり得る。
しかし、ネットワーク媒体３４，３６の性質に依存し
て、そのインターフェイスはさらに複雑な機能を実行し
得る。媒体３４，３６が光ファイバ通信ケーブルの場
合、インターフェイス１８は好ましくは光電トランスミ
ッタとレシーバをも含む。
最後に、ネットワーク媒体３４，３６自身は単に受動的
な単一の高速直列データバスであって、ノード１０の各
々を物理的に相互接続する。したがって、ネットワーク
の形態すなわちリング，冗長ループ，または直線状の形
態は、物理的ネットワーク媒体によって最近接関係にお
いてどのようにノードが相互接続されるかによって決定
される。
な単一の高速直列データバスであって、ノード１０の各
々を物理的に相互接続する。したがって、ネットワーク
の形態すなわちリング，冗長ループ，または直線状の形
態は、物理的ネットワーク媒体によって最近接関係にお
いてどのようにノードが相互接続されるかによって決定
される。
II．ネットワークプロトコル 多数の幾分異なったネットワークプロトコルまたは動作
の系統的な手順が存在し、それはネットワークの全体的
な動作を制御するように実現され得る。ネットワークの
組立における設計の選択は、実施のためにこれらのプロ
トコルの１つを選択することである。１つの例示的なプ
ロトコルであって本発明を利用するネットワークにおい
て好ましく実施されるものはトークンパッシングのリン
グ形態のネットワークプロトコルであり、ノード間の通
信はデータパケットによる。このプロトコルの一般的な
説明と議論およびその動作の原理は、他の従来のプロト
コルとともにＳ．Ｊoshi達による“光波データに関する
限界を押し上げるローカルネットワークのための新しい
標準”，Ｄata Ｃommunications，６月，１９８４，p
p．１２３−１３８を参照することによって得られる。
の系統的な手順が存在し、それはネットワークの全体的
な動作を制御するように実現され得る。ネットワークの
組立における設計の選択は、実施のためにこれらのプロ
トコルの１つを選択することである。１つの例示的なプ
ロトコルであって本発明を利用するネットワークにおい
て好ましく実施されるものはトークンパッシングのリン
グ形態のネットワークプロトコルであり、ノード間の通
信はデータパケットによる。このプロトコルの一般的な
説明と議論およびその動作の原理は、他の従来のプロト
コルとともにＳ．Ｊoshi達による“光波データに関する
限界を押し上げるローカルネットワークのための新しい
標準”，Ｄata Ｃommunications，６月，１９８４，p
p．１２３−１３８を参照することによって得られる。
簡単に言えば、典型的なプロトコルは全ネットワークに
対する各ノードの順序だったアクセスを求める。ネット
ワークをアクセスする権利を有するノードすなわち現在
の“トークン”保持者は、ネットワーク通信シーケンス
を開始することができ、多数のデータパケットが１また
はそれ以上の他のネットワークノードと交換される。通
信シーケンスの結果、“トークン”はネットワークの次
に続くノードにわたされる。そして、もう１つの通信シ
ーケンスがその“トークン”保持者によって開始され得
る。
対する各ノードの順序だったアクセスを求める。ネット
ワークをアクセスする権利を有するノードすなわち現在
の“トークン”保持者は、ネットワーク通信シーケンス
を開始することができ、多数のデータパケットが１また
はそれ以上の他のネットワークノードと交換される。通
信シーケンスの結果、“トークン”はネットワークの次
に続くノードにわたされる。そして、もう１つの通信シ
ーケンスがその“トークン”保持者によって開始され得
る。
通常、データパケット自体はネットワークを通る通信デ
ータ流れの一部にすぎない。以下に詳細に述べられるよ
うに、各パケットはヘッダ部分，データボディ部分，お
よびトレーラ部分を含む。それらのパケットはデータ流
れ内においてフィラーコードによって互いに区分けされ
得る。そのフィラーコードはデータパケットが転送され
ていなくてもネットワークのラインステートを反映する
ことによってすべてのノード間のステータス通信を維持
するように働く。１つのノードによって実行される最も
基本的なまたはベーシックなプロトコルの機能は、ネッ
トワークの現在のラインステートを認識することを含む
とともにそのラインステートに関するリクエストを主張
することを含む。
ータ流れの一部にすぎない。以下に詳細に述べられるよ
うに、各パケットはヘッダ部分，データボディ部分，お
よびトレーラ部分を含む。それらのパケットはデータ流
れ内においてフィラーコードによって互いに区分けされ
得る。そのフィラーコードはデータパケットが転送され
ていなくてもネットワークのラインステートを反映する
ことによってすべてのノード間のステータス通信を維持
するように働く。１つのノードによって実行される最も
基本的なまたはベーシックなプロトコルの機能は、ネッ
トワークの現在のラインステートを認識することを含む
とともにそのラインステートに関するリクエストを主張
することを含む。
III．ＥＮＤＥＣコンポーネントシステム １．構造とデータ流れ機構 本発明は、ローカルエリアネットワークノードにおいて
ＥＮＤＥＣ１２のすべての必要な機能を実行する能力を
十分に有するエンコーダ／デコーダコンポーネントシス
テムを提供する。したがって、第２図は本発明によるＥ
ＮＤＥＣ１２の好ましい実施例のブロック図を示す。
ＥＮＤＥＣ１２のすべての必要な機能を実行する能力を
十分に有するエンコーダ／デコーダコンポーネントシス
テムを提供する。したがって、第２図は本発明によるＥ
ＮＤＥＣ１２の好ましい実施例のブロック図を示す。
ＥＮＤＥＣ１２は、２つの主要なサブセクション１
２Ｔ，１２Ｒを含む。第１のものは、マルチプレクサ４
６，レジスタ６０とエンコーダ６２，選択器６４，直列
シフトレジスタ６６，非ゼロ復帰“１”反転（ＮＲＺ
Ｉ）コンバータ６８，およびＡＮＤゲート４２を含むト
ランスミッタサブセクション１２Ｔである。レシーバサ
ブセクション１２Ｒは、マルチプレクサ４０，バッファ
５０，デコーダ５２，マルチプレクサ４４，およびレジ
スタ４８を含む。これら２つのサブセクションは、コマ
ンド管理（ＣＭＴ）ユニット５６とクロックユニット５
４によって統合して制御される。
２Ｔ，１２Ｒを含む。第１のものは、マルチプレクサ４
６，レジスタ６０とエンコーダ６２，選択器６４，直列
シフトレジスタ６６，非ゼロ復帰“１”反転（ＮＲＺ
Ｉ）コンバータ６８，およびＡＮＤゲート４２を含むト
ランスミッタサブセクション１２Ｔである。レシーバサ
ブセクション１２Ｒは、マルチプレクサ４０，バッファ
５０，デコーダ５２，マルチプレクサ４４，およびレジ
スタ４８を含む。これら２つのサブセクションは、コマ
ンド管理（ＣＭＴ）ユニット５６とクロックユニット５
４によって統合して制御される。
より詳しくは、ＥＮＤＥＣ１２は、それぞれトランスミ
ッタ入力ライン２４Ａ，２４Ｂによって、２つの個別の
並列データ流れＴＡ，ＴＢを受取ることができる。ノー
ドコントローラ１４によって与えられるこの並列データ
は、好ましくは単一データバイト，高次と低次のニブル
制御／データビット，およびパリティビットを含む。マ
ルチプレクサ４６はそのＡとＢの入力に２つのトランス
ミッタ並列データ流れを受取り、さらにバス７４を介し
て、レシーバサブセクションによって与えられるマルチ
プレクサ４６Ｃ入力において、等価にフォーマット化さ
れて受信されたデータワード流れを受取る。３つの入力
並列データ流れの１つの選択は、ＣＭＴ５６によって制
御ライン８２上に与えられる制御信号に応答して行なわ
れる。選択されたデータは並列データバス８４を介して
マルチプレクサ４６によってレジスタ６０に転送され、
そこでそれはクロックユニット５４によってライン８６
上に与えられるクロック信号に応答してラッチされる。
すなわち、各並列データワードはエンコーディングのた
めのエンコーダ回路６２にレジスタ６０を介してシーケ
ンシャルに与えられる。
ッタ入力ライン２４Ａ，２４Ｂによって、２つの個別の
並列データ流れＴＡ，ＴＢを受取ることができる。ノー
ドコントローラ１４によって与えられるこの並列データ
は、好ましくは単一データバイト，高次と低次のニブル
制御／データビット，およびパリティビットを含む。マ
ルチプレクサ４６はそのＡとＢの入力に２つのトランス
ミッタ並列データ流れを受取り、さらにバス７４を介し
て、レシーバサブセクションによって与えられるマルチ
プレクサ４６Ｃ入力において、等価にフォーマット化さ
れて受信されたデータワード流れを受取る。３つの入力
並列データ流れの１つの選択は、ＣＭＴ５６によって制
御ライン８２上に与えられる制御信号に応答して行なわ
れる。選択されたデータは並列データバス８４を介して
マルチプレクサ４６によってレジスタ６０に転送され、
そこでそれはクロックユニット５４によってライン８６
上に与えられるクロック信号に応答してラッチされる。
すなわち、各並列データワードはエンコーディングのた
めのエンコーダ回路６２にレジスタ６０を介してシーケ
ンシャルに与えられる。
本発明の好ましい実施例によれば、エンコーダ６２は４
Ｂ／５Ｂエンコーディング機構を実現し、データバイト
の各高次と低次のニブルは２つの５ビットコードシンボ
ルを与えるためにそれぞれの制御／データビットと組合
わされてエンコードされる。表Ｉは、各エンコードされ
ていないデータニブルとともに、その好ましい対応する
エンコードされたビットグループとコードシンボル割当
を説明している。好ましくは、各データパケットヘッダ
は、スタート区切り文字としてＪＫコードシンボルペア
を含み、データコードシンボルのデータボディがそれに
続き、さらにターミネータコードシンボルで始まるトレ
ーラが続き、さらにオプショナルな続く制御シンボルを
含む。データパケット間のデータ流れのフィラー部分自
体は単にラインステートシンボルのシーケンスであっ
て、それはネットワーク媒体の現在のステータスを適切
に表示する。
Ｂ／５Ｂエンコーディング機構を実現し、データバイト
の各高次と低次のニブルは２つの５ビットコードシンボ
ルを与えるためにそれぞれの制御／データビットと組合
わされてエンコードされる。表Ｉは、各エンコードされ
ていないデータニブルとともに、その好ましい対応する
エンコードされたビットグループとコードシンボル割当
を説明している。好ましくは、各データパケットヘッダ
は、スタート区切り文字としてＪＫコードシンボルペア
を含み、データコードシンボルのデータボディがそれに
続き、さらにターミネータコードシンボルで始まるトレ
ーラが続き、さらにオプショナルな続く制御シンボルを
含む。データパケット間のデータ流れのフィラー部分自
体は単にラインステートシンボルのシーケンスであっ
て、それはネットワーク媒体の現在のステータスを適切
に表示する。
また、各データバイトをエンコードするプロセスにおい
て、エンコーダ６２は１つのパリティビットを再発生
し、それは次に元の並列データワードが与えられたパリ
ティビットと比較され、少なくともノードコントローラ
１４からＥＮＤＥＣ１２への並列ワードの転送において
エラーが起こったか否かを判断する。もしエラーが存在
すれば、パリティエラーが制御バスライン２２４を介し
てノードコントローラ１４に報告し戻される。
て、エンコーダ６２は１つのパリティビットを再発生
し、それは次に元の並列データワードが与えられたパリ
ティビットと比較され、少なくともノードコントローラ
１４からＥＮＤＥＣ１２への並列ワードの転送において
エラーが起こったか否かを判断する。もしエラーが存在
すれば、パリティエラーが制御バスライン２２４を介し
てノードコントローラ１４に報告し戻される。
エンコードされたデータはエンコードデータワードバス
８８を介して選択器回路６４に送られ、そこでそれはさ
らに並列バス９２を介して直列シフトレジスタ６６に送
られる。以下に詳細に述べられるように、ＣＭＴユニッ
ト５６は、続く伝送のためのラインステートと起り得る
エラーコードのシンボルを選択器６４が発生して選択す
るように選択器制御ライン９０を介して指図し得る。い
ずれの場合にも、直列シフトレジスタ６６によって受取
られるコードシンボルは、クロックライン９４を介して
クロックユニット５４によって与えられるトランスミッ
タクロック信号ＣＴｘに応答して並直列変換される。直
列シフトレジスタ６６によって与えられる直列化された
データは、さらに従来の非ゼロ復帰“１”反転（ＮＲＺ
Ｉ）コンバータ６８によって対応する好ましい直列フォ
ーマットに変換される。結果として生じるＮＲＺＩデー
タは、次に直列データライン９６を介してＡＮＤゲート
４２に与えられる。直列データ流れは好ましくはさらに
ＡＮＤゲート４２によって従来の微分信号に変換され
て、伝送のためにインターフェイスシステムコンポーネ
ント１８への直列データラインペア３０上に与えられ
る。
８８を介して選択器回路６４に送られ、そこでそれはさ
らに並列バス９２を介して直列シフトレジスタ６６に送
られる。以下に詳細に述べられるように、ＣＭＴユニッ
ト５６は、続く伝送のためのラインステートと起り得る
エラーコードのシンボルを選択器６４が発生して選択す
るように選択器制御ライン９０を介して指図し得る。い
ずれの場合にも、直列シフトレジスタ６６によって受取
られるコードシンボルは、クロックライン９４を介して
クロックユニット５４によって与えられるトランスミッ
タクロック信号ＣＴｘに応答して並直列変換される。直
列シフトレジスタ６６によって与えられる直列化された
データは、さらに従来の非ゼロ復帰“１”反転（ＮＲＺ
Ｉ）コンバータ６８によって対応する好ましい直列フォ
ーマットに変換される。結果として生じるＮＲＺＩデー
タは、次に直列データライン９６を介してＡＮＤゲート
４２に与えられる。直列データ流れは好ましくはさらに
ＡＮＤゲート４２によって従来の微分信号に変換され
て、伝送のためにインターフェイスシステムコンポーネ
ント１８への直列データラインペア３０上に与えられ
る。
ＥＮＤＥＣ１２のレシーバサブセクション１２Ｒは、微
分信号直列データラインペア３２を介してインターフェ
イスシステムコンポーネント１８からと、ライン９６を
介してトランスミッタサブセクション１２Ｔから選択的
に直列データ流れを受取る。マルチプレクサ４０は、好
ましくはインターフェイス１８から受取られた入力直列
データ流れを標準的な非微分信号に変換するために従来
の微分信号レシーバを含んでいる。接続制御バスライン
２２１を介してノードコントローラ１４によって直接制
御されるマルチプレクサ４０は、その２つの利用可能な
入力データ流れ間で選択し、選択されて受信された直列
データ流れを直列データライン７０によってバッファ５
０へ与える。
分信号直列データラインペア３２を介してインターフェ
イスシステムコンポーネント１８からと、ライン９６を
介してトランスミッタサブセクション１２Ｔから選択的
に直列データ流れを受取る。マルチプレクサ４０は、好
ましくはインターフェイス１８から受取られた入力直列
データ流れを標準的な非微分信号に変換するために従来
の微分信号レシーバを含んでいる。接続制御バスライン
２２１を介してノードコントローラ１４によって直接制
御されるマルチプレクサ４０は、その２つの利用可能な
入力データ流れ間で選択し、選択されて受信された直列
データ流れを直列データライン７０によってバッファ５
０へ与える。
バッファ５０は、好ましくは弾性バッファとして一般的
に知られているタイプのものである。そのようなバッフ
ァは通常はバッファメモリを含み、そこに含まれている
データの非同期読出と書込を与える。すなわち、データ
がバッファ内に書込まれて受取られそして続いて読出さ
れる速度における変動が許容され得る。
に知られているタイプのものである。そのようなバッフ
ァは通常はバッファメモリを含み、そこに含まれている
データの非同期読出と書込を与える。すなわち、データ
がバッファ内に書込まれて受取られそして続いて読出さ
れる速度における変動が許容され得る。
また、バッファ５０は、好ましくはデータと、受信され
たＮＲＺＩデータ流れから受取られたデータクロック信
号ＣＲｘとを個別に再構成するために、フェーズロック
ループとデータセパレータの回路を含む。受信されたデ
ータクロック信号ＣＲｘは現在受信されているデータを
伝送しているノード１０のトランスミッタクロック信号
に対応し、バッファ５０のバッファメモリ内への受信さ
れたデータの書込を同期させるために用いられる。ま
た、バッファ５０はライン８０を介してクロックユニッ
ト５４からトランスミッタクロック信号ＣＴｘを受取
り、バッファ５０からのデータの読出をＥＮＤＥＣ１２
のレシーバサブセクションの残りと同期させる。
たＮＲＺＩデータ流れから受取られたデータクロック信
号ＣＲｘとを個別に再構成するために、フェーズロック
ループとデータセパレータの回路を含む。受信されたデ
ータクロック信号ＣＲｘは現在受信されているデータを
伝送しているノード１０のトランスミッタクロック信号
に対応し、バッファ５０のバッファメモリ内への受信さ
れたデータの書込を同期させるために用いられる。ま
た、バッファ５０はライン８０を介してクロックユニッ
ト５４からトランスミッタクロック信号ＣＴｘを受取
り、バッファ５０からのデータの読出をＥＮＤＥＣ１２
のレシーバサブセクションの残りと同期させる。
受信されたデータがバッファ５０から読出されるとき、
それは直列データライン７２を介してデコードユニット
５２に与えられる。さらに詳しく以下で議論されるよう
に、この直列データは現在のラインステートをモニタす
るためにＣＭＴユニット５６へも送られる。バッファ５
０から読出されたデータと同期したデコードユニット５
２は直列データ流れから並列エンコードデータワードを
再構成する。次に、デコードユニット５２は続いてそれ
らのデータの各々をデコードし、デコードされた１１ビ
ット幅の並列データワードの流れを並列受信データバス
７４上に与える。
それは直列データライン７２を介してデコードユニット
５２に与えられる。さらに詳しく以下で議論されるよう
に、この直列データは現在のラインステートをモニタす
るためにＣＭＴユニット５６へも送られる。バッファ５
０から読出されたデータと同期したデコードユニット５
２は直列データ流れから並列エンコードデータワードを
再構成する。次に、デコードユニット５２は続いてそれ
らのデータの各々をデコードし、デコードされた１１ビ
ット幅の並列データワードの流れを並列受信データバス
７４上に与える。
並列デコードデータ流れは、次に１つの入力としてマル
チプレクサ４４に与えられる。マルチプレクサ４４への
２つの付加的な並列データワード入力が、それぞれ２つ
のトランスミッタライン２４Ａ，２４Ｂから得られる。
マルチプレクサ４４は、その３つの入力間で選択するた
めに、ＣＭＴユニットによって制御される。選択された
受信データワード流れは並列データバス４６を介してマ
ルチプレクサ４４によってレジスタ４８に与えられ、そ
こでそれは並列受信データバス２６を介してノードコン
トローラ１４に転送される前にバッファされる。
チプレクサ４４に与えられる。マルチプレクサ４４への
２つの付加的な並列データワード入力が、それぞれ２つ
のトランスミッタライン２４Ａ，２４Ｂから得られる。
マルチプレクサ４４は、その３つの入力間で選択するた
めに、ＣＭＴユニットによって制御される。選択された
受信データワード流れは並列データバス４６を介してマ
ルチプレクサ４４によってレジスタ４８に与えられ、そ
こでそれは並列受信データバス２６を介してノードコン
トローラ１４に転送される前にバッファされる。
ＥＮＤＥＣ１２のＣＭＴユニット５６自体は、ＣＭＴＩ
Ｎライン２３３，バイパス／ループ制御ライン２２５，
およびトランスミッタＡ／Ｂソース選択ライン２２７を
介してノードコントローラ１４によって直接制御され
る。ＣＭＴＩＮ制御ライン２２３はＣＭＴユニット５６
がＥＮＤＥＣ１２の選択器６４を操作すべきことをノー
ドコントローラ１４がそのＣＭＴユニット５６に示すこ
とを可能にし、たとえば同等，マスタ，または従属のユ
ニットとしてノード１０を確立するために特定の基本的
なローカルエリアネットワークプロトコルを実行する。
ＣＭＴユニット５６によって認識されるネットワークの
ラインステートとともに、ＣＭＴユニット５６のステー
タスはＣＭＴＯＵＴライン２２２を介してノードコント
ローラ１４に報告し戻される。ＣＭＴＩＮ制御ライン２
２３はまた、ノードコントローラ１４が機能的にＣＭＴ
ユニット５６を不能化させることを可能にし、基本的な
プロトコルはいずれも実行されない。好ましい基本的な
プロトコルの性質と目的は、ＣＭＴユニット５６の働き
とともに以下に詳細に述べられる。
Ｎライン２３３，バイパス／ループ制御ライン２２５，
およびトランスミッタＡ／Ｂソース選択ライン２２７を
介してノードコントローラ１４によって直接制御され
る。ＣＭＴＩＮ制御ライン２２３はＣＭＴユニット５６
がＥＮＤＥＣ１２の選択器６４を操作すべきことをノー
ドコントローラ１４がそのＣＭＴユニット５６に示すこ
とを可能にし、たとえば同等，マスタ，または従属のユ
ニットとしてノード１０を確立するために特定の基本的
なローカルエリアネットワークプロトコルを実行する。
ＣＭＴユニット５６によって認識されるネットワークの
ラインステートとともに、ＣＭＴユニット５６のステー
タスはＣＭＴＯＵＴライン２２２を介してノードコント
ローラ１４に報告し戻される。ＣＭＴＩＮ制御ライン２
２３はまた、ノードコントローラ１４が機能的にＣＭＴ
ユニット５６を不能化させることを可能にし、基本的な
プロトコルはいずれも実行されない。好ましい基本的な
プロトコルの性質と目的は、ＣＭＴユニット５６の働き
とともに以下に詳細に述べられる。
バイパス／ループ制御ライン２２５，トランスミッタＡ
／Ｂソース選択ライン２２７，およびコネクタ制御ライ
ン２２１は、ノードコントローラ１４がＥＮＤＥＣ１２
の送信と受信のサブセクション１２Ｔ，１２Ｒの両方を
通るデータ流れ経路を選択することを可能にする。重要
なことに、これによってノードコントローラ１４がノー
ド１０内の高い度合の自己診断能力を実現するためにＥ
ＮＤＥＣ１２を通るデータ経路を構成し得る。すなわ
ち、ノードコントローラ１４はＥＮＤＥＣ１２の大部分
をバイパスすることができ、それはマルチプレクサ４４
とレジスタ４８を介してトランスミッタ入力ライン２４
Ａ，２４Ｂのいずれかからのトランスミッタ並列データ
流れを直接ノードコントローラ１４に戻す経路指定する
ことによって行なわれ、それによって、ノードコントロ
ーラ１４とＥＮＤＥＣ１２間の並列データ経路の直接テ
ストを可能にする。また、ＥＮＤＥＣ１２のほぼすべて
の内部回路はノードコントローラ１４によってテストす
ることができ、それは直列データライン９６を介してマ
ルチプレクサ４０に至りそしてＥＮＤＥＣ１２のほぼ全
体の受信サブセクションに戻るループバック経路を適当
に選択することによってなされる。
／Ｂソース選択ライン２２７，およびコネクタ制御ライ
ン２２１は、ノードコントローラ１４がＥＮＤＥＣ１２
の送信と受信のサブセクション１２Ｔ，１２Ｒの両方を
通るデータ流れ経路を選択することを可能にする。重要
なことに、これによってノードコントローラ１４がノー
ド１０内の高い度合の自己診断能力を実現するためにＥ
ＮＤＥＣ１２を通るデータ経路を構成し得る。すなわ
ち、ノードコントローラ１４はＥＮＤＥＣ１２の大部分
をバイパスすることができ、それはマルチプレクサ４４
とレジスタ４８を介してトランスミッタ入力ライン２４
Ａ，２４Ｂのいずれかからのトランスミッタ並列データ
流れを直接ノードコントローラ１４に戻す経路指定する
ことによって行なわれ、それによって、ノードコントロ
ーラ１４とＥＮＤＥＣ１２間の並列データ経路の直接テ
ストを可能にする。また、ＥＮＤＥＣ１２のほぼすべて
の内部回路はノードコントローラ１４によってテストす
ることができ、それは直列データライン９６を介してマ
ルチプレクサ４０に至りそしてＥＮＤＥＣ１２のほぼ全
体の受信サブセクションに戻るループバック経路を適当
に選択することによってなされる。
さらに、ノードコントローラ１４は、ローカルエリアネ
ットワークのもう１つのノードがＥＮＤＥＣ１２とネッ
トワークの介在するすべてのコンポーネントの動作を評
価することを可能にするように選び得る。すなわち、ノ
ードコントローラ１４はバイパス／ループバック制御ラ
イン２２５を介してマルチプレクサ４６を構成するよう
に選択することができ、デコードユニット５２からのデ
コードされた受信並列データがマルチプレクサ４６によ
って送られるように選択し、その並列データはエンコー
ドされて直列化され、そして続いてネットワーク媒体上
に再伝送される。こうして、ネットワークの大部分を評
価することができ、たとえばそのネットワークの対応す
る部分にデータが通されるときにそのデータの劣化に寄
与するそれらのエレメントを判断する。
ットワークのもう１つのノードがＥＮＤＥＣ１２とネッ
トワークの介在するすべてのコンポーネントの動作を評
価することを可能にするように選び得る。すなわち、ノ
ードコントローラ１４はバイパス／ループバック制御ラ
イン２２５を介してマルチプレクサ４６を構成するよう
に選択することができ、デコードユニット５２からのデ
コードされた受信並列データがマルチプレクサ４６によ
って送られるように選択し、その並列データはエンコー
ドされて直列化され、そして続いてネットワーク媒体上
に再伝送される。こうして、ネットワークの大部分を評
価することができ、たとえばそのネットワークの対応す
る部分にデータが通されるときにそのデータの劣化に寄
与するそれらのエレメントを判断する。
２．バッファとデコード部分の詳細 ここで第３図を参照して、バッファ５０とデコードユニ
ット５２の好ましい実施例が示されている。本発明の好
ましい実施例によれば、マルチプレクサ４０によってラ
イン７０上に与えられる直列受信データ流れは非ゼロ復
帰“１”反転エンコードデータを含む非微分直列信号で
ある。すなわち、直列データ流れから与えられたデータ
を再生するために、従来のデータセパレータ１００とレ
シーバフェーズロックループ１０２が採用されている。
基準周波数φＲＥＦはクロックユニット５４のフェーズ
ロックループ１０４によって与えられる。この基準周波
数に基づいて、データセパレータ１００と受信フェーズ
ロックループ１０２はそれぞれライン１３２と１３６上
に受信データクロック信号ＣＲｘとエンコード直列デー
タ流れを個別にロックして生じる。
ット５２の好ましい実施例が示されている。本発明の好
ましい実施例によれば、マルチプレクサ４０によってラ
イン７０上に与えられる直列受信データ流れは非ゼロ復
帰“１”反転エンコードデータを含む非微分直列信号で
ある。すなわち、直列データ流れから与えられたデータ
を再生するために、従来のデータセパレータ１００とレ
シーバフェーズロックループ１０２が採用されている。
基準周波数φＲＥＦはクロックユニット５４のフェーズ
ロックループ１０４によって与えられる。この基準周波
数に基づいて、データセパレータ１００と受信フェーズ
ロックループ１０２はそれぞれライン１３２と１３６上
に受信データクロック信号ＣＲｘとエンコード直列デー
タ流れを個別にロックして生じる。
全体として上述されたように、データパケットを含むデ
ータ流れは、システムクロックφＳＹＳ信号から直接ド
ライブされる送信クロック信号ＣＴｘから、少量である
が意味を有する量だけ異なる速度でＥＮＤＥＣ１２によ
って受信され得る。本発明において、直列データ流れバ
ッファリングと再同期化の機能は、２連ポート非同期ま
たは弾性のバッファの使用によって得られる。好ましく
は、弾性のバッファは個別の書込と読出のカウンタ／ポ
インタ１０８，１１２を備えたバッファアレイ１１０内
のリニアメモリアレイを含む。バッファアレイ１１０の
リニアメモリアレイへのデータの非同期読出と書込は、
リニアメモリアレイの次の使用可能なメモリセルをシー
ケンシャルに指し示すためにＣＲｘ信号と同期した書込
カウンタ／ポインタ１０８を用いることによって達成さ
れる。これによって、直列データビットはそれらが受信
される速度でバッファアレイに書込まれ得る。読出カウ
ンタ／ポインタ１１２はまた、バッファされた直列デー
タビットのＣＴｘ信号同期読出を可能にするためにリニ
アメモリアレイのメモリセルをシーケンシャルに指し示
す。すなわち、バッファ５０からの直列データの読出は
デコードユニット５２とノードコントローラ１４の動作
に関して同期している。
ータ流れは、システムクロックφＳＹＳ信号から直接ド
ライブされる送信クロック信号ＣＴｘから、少量である
が意味を有する量だけ異なる速度でＥＮＤＥＣ１２によ
って受信され得る。本発明において、直列データ流れバ
ッファリングと再同期化の機能は、２連ポート非同期ま
たは弾性のバッファの使用によって得られる。好ましく
は、弾性のバッファは個別の書込と読出のカウンタ／ポ
インタ１０８，１１２を備えたバッファアレイ１１０内
のリニアメモリアレイを含む。バッファアレイ１１０の
リニアメモリアレイへのデータの非同期読出と書込は、
リニアメモリアレイの次の使用可能なメモリセルをシー
ケンシャルに指し示すためにＣＲｘ信号と同期した書込
カウンタ／ポインタ１０８を用いることによって達成さ
れる。これによって、直列データビットはそれらが受信
される速度でバッファアレイに書込まれ得る。読出カウ
ンタ／ポインタ１１２はまた、バッファされた直列デー
タビットのＣＴｘ信号同期読出を可能にするためにリニ
アメモリアレイのメモリセルをシーケンシャルに指し示
す。すなわち、バッファ５０からの直列データの読出は
デコードユニット５２とノードコントローラ１４の動作
に関して同期している。
バッファアレイ１１０のリニアメモリアレイの長さは、
書込ポインタ１０２と読出ポインタ１１２のカウンタが
バッファアレイの最後のメモリセルを指し示した後にそ
れぞれクロックされるときにそれらのカウンタがゼロに
リセットされるようにすることによって事実上無限に形
成される。しかし、バッファアレイ１１０からおよびそ
こへのデータの読出と書込の速度に大きすぎる差異が存
在すれば、オーバフロー／アンダーフロー状態が生じ
る。すなわち、書込ポインタ１０２と読出ポインタ１１
２は実質的にバッファアレイ１１０の同じメモリセルを
指し示し、データの完全性を落す結果となる。オーバフ
ロー／アンダーフロー状態の差迫った発生を検知する特
に好ましい方法が以下に述べられるが、弾性バッファ１
０８，１１０，１１２がこの状態を検知してデコーダ５
２へのライン１５０上に適当なオーバフロー／アンダー
フロー（ＯｖＵｄ）信号を与えれば本発明の目的のため
に十分である。
書込ポインタ１０２と読出ポインタ１１２のカウンタが
バッファアレイの最後のメモリセルを指し示した後にそ
れぞれクロックされるときにそれらのカウンタがゼロに
リセットされるようにすることによって事実上無限に形
成される。しかし、バッファアレイ１１０からおよびそ
こへのデータの読出と書込の速度に大きすぎる差異が存
在すれば、オーバフロー／アンダーフロー状態が生じ
る。すなわち、書込ポインタ１０２と読出ポインタ１１
２は実質的にバッファアレイ１１０の同じメモリセルを
指し示し、データの完全性を落す結果となる。オーバフ
ロー／アンダーフロー状態の差迫った発生を検知する特
に好ましい方法が以下に述べられるが、弾性バッファ１
０８，１１０，１１２がこの状態を検知してデコーダ５
２へのライン１５０上に適当なオーバフロー／アンダー
フロー（ＯｖＵｄ）信号を与えれば本発明の目的のため
に十分である。
バッファアレイ１１０によってＥＮＤＥＣトランスミッ
タクロック信号ＣＴｘに同期された直列データ流れは、
ライン７２によってデコーダユニット５２へ与えられ
る。好ましくは、デコーダユニット５２は、コンパレー
タ１１４，直並列シフトレジスタ１１６，レシーバ制御
ユニット１１８，レジスタ１２０，および最後にデコー
ダ１２２を含む。さらに詳細には、データパケットを含
む直列データ流れは、ライン８０上に与えられるトラン
スミッタクロック信号ＣＴｘパルスに応答して、バッフ
ァアレイ１１０からシフトレジスタ１１６内に直列にク
ロックされる。データ流れのエンコードされたデータワ
ードが本発明の好ましい実施例に従って１０ビット長さ
であるとき、シフトレジスタ１１６はそれに対応して１
０ビット幅である。コンパレータ１１４は、それへの１
つの入力として、トランスミッタクロック信号ＣＴｘの
各サイクルの間に直列データライン７２上に存在する単
一のデータビットを有する。また、シフトレジスタ１１
６内に同時に存在する９つの低次のビットが、部分的並
列シフトレジスタ出力コンパレータ入力バス１５２によ
ってコンパレータ１１４に与えられる。すなわち、コン
パレータ１１４は各トランスミッタクロックサイクルす
なわち等価なワードがシフトレジスタ１１６内に十分に
シフトされるのに先立つ１クロックサイクルの間に完全
な１０ビット幅データワードをサンプルする。すなわ
ち、コンパレータ１１４は、好ましくはそれに与えられ
たエンコード可能データワードをスタート区切り文字Ｊ
Ｋコードシンボルペアに等価なコードと比較する。コン
パレータ１１４によるＪＫシンボルコードペアの検知は
重要であり、それはシフトレジスタ１１６内に適切に整
列された既知のデータワードの差迫った存在を信号で知
らせる。ＪＫコードシンボルペアを検知して、コンパレ
ータ１１４はライン１５４を介してレシーバ制御ユニッ
ト１１８に検知信号を与える。
タクロック信号ＣＴｘに同期された直列データ流れは、
ライン７２によってデコーダユニット５２へ与えられ
る。好ましくは、デコーダユニット５２は、コンパレー
タ１１４，直並列シフトレジスタ１１６，レシーバ制御
ユニット１１８，レジスタ１２０，および最後にデコー
ダ１２２を含む。さらに詳細には、データパケットを含
む直列データ流れは、ライン８０上に与えられるトラン
スミッタクロック信号ＣＴｘパルスに応答して、バッフ
ァアレイ１１０からシフトレジスタ１１６内に直列にク
ロックされる。データ流れのエンコードされたデータワ
ードが本発明の好ましい実施例に従って１０ビット長さ
であるとき、シフトレジスタ１１６はそれに対応して１
０ビット幅である。コンパレータ１１４は、それへの１
つの入力として、トランスミッタクロック信号ＣＴｘの
各サイクルの間に直列データライン７２上に存在する単
一のデータビットを有する。また、シフトレジスタ１１
６内に同時に存在する９つの低次のビットが、部分的並
列シフトレジスタ出力コンパレータ入力バス１５２によ
ってコンパレータ１１４に与えられる。すなわち、コン
パレータ１１４は各トランスミッタクロックサイクルす
なわち等価なワードがシフトレジスタ１１６内に十分に
シフトされるのに先立つ１クロックサイクルの間に完全
な１０ビット幅データワードをサンプルする。すなわ
ち、コンパレータ１１４は、好ましくはそれに与えられ
たエンコード可能データワードをスタート区切り文字Ｊ
Ｋコードシンボルペアに等価なコードと比較する。コン
パレータ１１４によるＪＫシンボルコードペアの検知は
重要であり、それはシフトレジスタ１１６内に適切に整
列された既知のデータワードの差迫った存在を信号で知
らせる。ＪＫコードシンボルペアを検知して、コンパレ
ータ１１４はライン１５４を介してレシーバ制御ユニッ
ト１１８に検知信号を与える。
レシーバ制御ユニット１１８自体は好ましくはビットカ
ウンタを含んでおり、そのカウンタの容量はエンコード
されたデータワードのビット長さに対応し、ライン８０
上に与えられるトランスミッタクロック信号ＣＴｘの各
サイクルに応答してカウントする。コンパレータ１１４
からのＪＫ検知信号の受取によって、受信制御ユニット
１１８はそのビットカウンタを再び初期設定して、次の
トランスミッタクロックサイクルの間にライン１６０を
介してレジスタ１２０にラッチ能動化信号を送る。これ
は、並列データバス１５８によって与えられるように、
シフトレジスタ１１６内に存在する適切に整列された完
全な１０ビット幅データワードをレジスタ１２０内にラ
ッチする必要な効果を有している。続く直列データワー
ドは、レシーバ制御ユニット１１８によって先のＪＫコ
ードシンボルデータワードと整列して区切られる。すな
わち、受信制御ユニット１１８のビットカウンタは、各
データワードがシフトレジスタ１１６内に直列にシフト
されて先行するＪＫコードシンボルペアと整列するとき
に、その完全な容量カウントにサイクルする。次に、ビ
ットカウンタは好ましくは自己リセットし、そして受信
制御ユニット１１８がライン１６０上にそのラッチ能動
化信号を生じるようにする。すなわち、直列データ流れ
は続いてエンコードされた並列データワードに区切られ
て、さらに続いてレジスタ１２０とデコーダ１２２へ送
られる。
ウンタを含んでおり、そのカウンタの容量はエンコード
されたデータワードのビット長さに対応し、ライン８０
上に与えられるトランスミッタクロック信号ＣＴｘの各
サイクルに応答してカウントする。コンパレータ１１４
からのＪＫ検知信号の受取によって、受信制御ユニット
１１８はそのビットカウンタを再び初期設定して、次の
トランスミッタクロックサイクルの間にライン１６０を
介してレジスタ１２０にラッチ能動化信号を送る。これ
は、並列データバス１５８によって与えられるように、
シフトレジスタ１１６内に存在する適切に整列された完
全な１０ビット幅データワードをレジスタ１２０内にラ
ッチする必要な効果を有している。続く直列データワー
ドは、レシーバ制御ユニット１１８によって先のＪＫコ
ードシンボルデータワードと整列して区切られる。すな
わち、受信制御ユニット１１８のビットカウンタは、各
データワードがシフトレジスタ１１６内に直列にシフト
されて先行するＪＫコードシンボルペアと整列するとき
に、その完全な容量カウントにサイクルする。次に、ビ
ットカウンタは好ましくは自己リセットし、そして受信
制御ユニット１１８がライン１６０上にそのラッチ能動
化信号を生じるようにする。すなわち、直列データ流れ
は続いてエンコードされた並列データワードに区切られ
て、さらに続いてレジスタ１２０とデコーダ１２２へ送
られる。
ローカルエリアネットワークに特有のエラー状態は、デ
ータパケットが互いに並行するようなネットワーク上に
それらが伝送されるときに生じる。この状態は一般に衝
突状態として言及される。本発明によれば、ＪＫコード
シンボルペア検知信号がコンパレータ１１４から受信さ
れたが受信制御ユニット１１８のビットカウンタがまだ
その容量カウントにないときは、起こり得る衝突状態が
レシーバ制御ユニット１１８によって検知される。これ
は、コードユニット５２を介して前に処理された最後の
ＪＫコードシンボルペアとそのとき検知されたＪＫコー
ドシンボルペアが整列していないことを示す。それに応
答して、受信制御ユニット１１８はライン１５６によっ
てレジスタ１２０へ衝突状態検知信号を送り、データワ
ードの区分をそのとき検知されたＪＫコードシンボルペ
アに整列するように調節するためにそのビットカウンタ
を再び初期設定し、そしてＪＫコードシンボルペアとと
もにレジスタ１２０内の個別のビットとして衝突状態を
ラッチするようにレジスタ１２０を能動化する。ライン
１５０上に与えられるオーバフロー／アンダーフロー
（ＯｖＵｄ）信号のステートも、レジスタ１２０内のも
う１つの並列なビットとしてそのレジスタ内にラッチさ
れる。
ータパケットが互いに並行するようなネットワーク上に
それらが伝送されるときに生じる。この状態は一般に衝
突状態として言及される。本発明によれば、ＪＫコード
シンボルペア検知信号がコンパレータ１１４から受信さ
れたが受信制御ユニット１１８のビットカウンタがまだ
その容量カウントにないときは、起こり得る衝突状態が
レシーバ制御ユニット１１８によって検知される。これ
は、コードユニット５２を介して前に処理された最後の
ＪＫコードシンボルペアとそのとき検知されたＪＫコー
ドシンボルペアが整列していないことを示す。それに応
答して、受信制御ユニット１１８はライン１５６によっ
てレジスタ１２０へ衝突状態検知信号を送り、データワ
ードの区分をそのとき検知されたＪＫコードシンボルペ
アに整列するように調節するためにそのビットカウンタ
を再び初期設定し、そしてＪＫコードシンボルペアとと
もにレジスタ１２０内の個別のビットとして衝突状態を
ラッチするようにレジスタ１２０を能動化する。ライン
１５０上に与えられるオーバフロー／アンダーフロー
（ＯｖＵｄ）信号のステートも、レジスタ１２０内のも
う１つの並列なビットとしてそのレジスタ内にラッチさ
れる。
レジスタ１２０は、コード，データ，またはラインステ
ートのシンボルのそのラッチされたデータワードを並列
データワードバス１５８′によってデコーダ１２２へ与
える。同様に、オーバフロー／アンダーフローと衝突状
態のエラービットはそれぞれビットライン１５０′，１
５６′を介してデコーダ１２２に送られる。
ートのシンボルのそのラッチされたデータワードを並列
データワードバス１５８′によってデコーダ１２２へ与
える。同様に、オーバフロー／アンダーフローと衝突状
態のエラービットはそれぞれビットライン１５０′，１
５６′を介してデコーダ１２２に送られる。
次に、デコーダ１２２は、好ましくは表Ｉに従ってその
入力をデコードする。すなわち、エンコードされたデー
タワードの高次と低次の５つのビットは、それぞれそれ
らのエンコードされていないバイナリニブルにデコード
されて、並列データバス１６０上に与えられる。それぞ
れそれらのデコードされた制御／データのインジケータ
は、それぞれそれらの高次と低次の制御／データビット
ライン１６４，１６６上に与えられる。最後に、デコー
ダ１２２はさらに、デコードされたデータバイトの値に
対応するパリティビットを生じ、それをパリティビット
ライン１６２上に与える。したがって、必要な並列デー
タ流れがデコーダ１２２によって再構成されて並列受信
データバス７４上に与えられ、そして前述されたように
第２図に示されたマルチプレクサ４４へ与えられる。
入力をデコードする。すなわち、エンコードされたデー
タワードの高次と低次の５つのビットは、それぞれそれ
らのエンコードされていないバイナリニブルにデコード
されて、並列データバス１６０上に与えられる。それぞ
れそれらのデコードされた制御／データのインジケータ
は、それぞれそれらの高次と低次の制御／データビット
ライン１６４，１６６上に与えられる。最後に、デコー
ダ１２２はさらに、デコードされたデータバイトの値に
対応するパリティビットを生じ、それをパリティビット
ライン１６２上に与える。したがって、必要な並列デー
タ流れがデコーダ１２２によって再構成されて並列受信
データバス７４上に与えられ、そして前述されたように
第２図に示されたマルチプレクサ４４へ与えられる。
さらに、デコーダ１２２は、究極的にオーバフロー／ア
ンダーフローと衝突の両方のエラー状態の発生の直接的
な表示をノードコントローラ１４に与えるように都合良
く働く。すなわち、エラーデータビットがエラービット
ライン１５０′，１６０′上に与えられるときに、デコ
ーダ１２２は並列データバス１５８′上に与えられるエ
ンコードされたデータワードの通常のデコーディングを
変える。具体的には、オーバフロー／アンダーフローエ
ラービットが存在するとき、デコーダ１２２はエンコー
ドされたデータワードのデコーディングを実質的に放棄
する。その代わりに、デコーダ１２２は物理的無効エラ
ーシンボルのペアをデコードして、対応する並列デコー
ドデータワードを並列データバス上に与える。すなわ
ち、デコーダ１２２はどちらも１に等しい制御／データ
ビットを高次と底部のニブル“Ｆ”，“Ｆ”hexに与
え、すなわち現在のデータパケット内のデータの完全性
が危くされ、結局ノードコントローラ１４によって放棄
されるべきことを示す。
ンダーフローと衝突の両方のエラー状態の発生の直接的
な表示をノードコントローラ１４に与えるように都合良
く働く。すなわち、エラーデータビットがエラービット
ライン１５０′，１６０′上に与えられるときに、デコ
ーダ１２２は並列データバス１５８′上に与えられるエ
ンコードされたデータワードの通常のデコーディングを
変える。具体的には、オーバフロー／アンダーフローエ
ラービットが存在するとき、デコーダ１２２はエンコー
ドされたデータワードのデコーディングを実質的に放棄
する。その代わりに、デコーダ１２２は物理的無効エラ
ーシンボルのペアをデコードして、対応する並列デコー
ドデータワードを並列データバス上に与える。すなわ
ち、デコーダ１２２はどちらも１に等しい制御／データ
ビットを高次と底部のニブル“Ｆ”，“Ｆ”hexに与
え、すなわち現在のデータパケット内のデータの完全性
が危くされ、結局ノードコントローラ１４によって放棄
されるべきことを示す。
同様に、衝突状態ビットがエラービットライン１５６′
上に与えられるとき、デコーダ１２２はエンコードされ
たＪＫコードシンボルペアのデコーディングを変える。
ＪＫコードシンボルペアをどちらも１に等しい制御／デ
ータビットを有するバイナリ高次と低次のニブル“Ｃ”
と“３”にデコーディングする代わりに、デコーダ１２
２は好ましくは衝突ＪＫまたはＪの物理的無効状態をど
ちらも１に等しい制御／データビットを有する高次と低
次のニブル“Ｆ”と“３”hexとしてデコードする。し
たがって、デコードされたデータワードは究極的にノー
ドコントローラ１４に特定の情報を与え、その情報は衝
突状態が起こって新しいデータパケットが今受信されて
いるということである。これは重要であって、それによ
ってノードコントローラは重複したすなわち不完全なデ
ータパケットを効果的に放棄することができるととも
に、新しいエラーのないデータパケットがＥＮＤＥＣ１
２から転送されていることを適切に知らされる。さらに
重要なことに、衝突状態を等価なデコードされたＪＫコ
ードシンボルペアに効果的にエンコードすることは、Ｅ
ＮＤＥＣ１２とノードコントローラ１４の間の付加的な
物理的相互制御ラインを不必要にし、すなわち機能また
は柔軟性のロスなしに２つのシステムコンポーネント間
の物理的インターフェイスを簡略化する。
上に与えられるとき、デコーダ１２２はエンコードされ
たＪＫコードシンボルペアのデコーディングを変える。
ＪＫコードシンボルペアをどちらも１に等しい制御／デ
ータビットを有するバイナリ高次と低次のニブル“Ｃ”
と“３”にデコーディングする代わりに、デコーダ１２
２は好ましくは衝突ＪＫまたはＪの物理的無効状態をど
ちらも１に等しい制御／データビットを有する高次と低
次のニブル“Ｆ”と“３”hexとしてデコードする。し
たがって、デコードされたデータワードは究極的にノー
ドコントローラ１４に特定の情報を与え、その情報は衝
突状態が起こって新しいデータパケットが今受信されて
いるということである。これは重要であって、それによ
ってノードコントローラは重複したすなわち不完全なデ
ータパケットを効果的に放棄することができるととも
に、新しいエラーのないデータパケットがＥＮＤＥＣ１
２から転送されていることを適切に知らされる。さらに
重要なことに、衝突状態を等価なデコードされたＪＫコ
ードシンボルペアに効果的にエンコードすることは、Ｅ
ＮＤＥＣ１２とノードコントローラ１４の間の付加的な
物理的相互制御ラインを不必要にし、すなわち機能また
は柔軟性のロスなしに２つのシステムコンポーネント間
の物理的インターフェイスを簡略化する。
２．ａ．好ましい弾性バッファ設計 上記のように、従来の弾性バッファは、書込ポインタ１
０８，バッファアレイ１１０，および読出ポインタ１１
２の機能を実行するように利用され得る。しかし、弾性
バッファ１０８，１１０，１１２の好ましい設計は第４
図ないし第７図において詳細に示されている。具体的に
は、バッファアレイ１１０の主要なエレメントは第４図
に示されている。バッファアレイ１１０のセルアレイ２
００は好ましくは個別にアドレス可能なセルユニット２
００ｎのリニアアレイであって、例示的な１つが第５図
に示されている。セルアレイ２００は、バッファアレイ
１１０と関係づけられて第６図および第７図に示された
制御回路によって可能にされるように非同期的に読出と
書込されることを除ければ、先入れ先出し（ＦＩＦＯ）
メモリに類似している。
０８，バッファアレイ１１０，および読出ポインタ１１
２の機能を実行するように利用され得る。しかし、弾性
バッファ１０８，１１０，１１２の好ましい設計は第４
図ないし第７図において詳細に示されている。具体的に
は、バッファアレイ１１０の主要なエレメントは第４図
に示されている。バッファアレイ１１０のセルアレイ２
００は好ましくは個別にアドレス可能なセルユニット２
００ｎのリニアアレイであって、例示的な１つが第５図
に示されている。セルアレイ２００は、バッファアレイ
１１０と関係づけられて第６図および第７図に示された
制御回路によって可能にされるように非同期的に読出と
書込されることを除ければ、先入れ先出し（ＦＩＦＯ）
メモリに類似している。
本発明の好ましい実施例のために、セルアレイ２００は
データパケット全体を累積的にバッファするために十分
な最小長さを有し、そのパケットは同時にセルアレイ２
００へ書込まれかつそこから読出され、それは直列デー
タ流れの受信と送信のクロック速度ＣＲｘ，ＣＴｘ間で
受入れ得る最大の不一致を許容する。すなわち、９，０
００のコードシンボル（または４５，０００長さの直列
ビット），±０．００５％に特定された許容値を有する
１２５ＭHzのトランスミッタクロック信号（ＣＴｘ）の
基本周波数，そして０．０１％の最大のＣＴｘからＣＲ
ｘの周波数変動からなる例示的なデータパケットに関し
て、セルアレイ２００は最小で±４．５直列データビッ
トの弾性を与えなければならない。具体的には、データ
のオーバフロー／アンダーフローのエラー状態を起こす
可能性なしにデータパケット全体をバッファすることを
可能にするために最小の１０のセルユニット２００ｎを
有する弾性バッファセルアレイ２００と言い換えること
ができる。しかし、以下で明らかにされる理由のため
に、セルアレイ２００の好ましいセルユニット長さは１
６である。
データパケット全体を累積的にバッファするために十分
な最小長さを有し、そのパケットは同時にセルアレイ２
００へ書込まれかつそこから読出され、それは直列デー
タ流れの受信と送信のクロック速度ＣＲｘ，ＣＴｘ間で
受入れ得る最大の不一致を許容する。すなわち、９，０
００のコードシンボル（または４５，０００長さの直列
ビット），±０．００５％に特定された許容値を有する
１２５ＭHzのトランスミッタクロック信号（ＣＴｘ）の
基本周波数，そして０．０１％の最大のＣＴｘからＣＲ
ｘの周波数変動からなる例示的なデータパケットに関し
て、セルアレイ２００は最小で±４．５直列データビッ
トの弾性を与えなければならない。具体的には、データ
のオーバフロー／アンダーフローのエラー状態を起こす
可能性なしにデータパケット全体をバッファすることを
可能にするために最小の１０のセルユニット２００ｎを
有する弾性バッファセルアレイ２００と言い換えること
ができる。しかし、以下で明らかにされる理由のため
に、セルアレイ２００の好ましいセルユニット長さは１
６である。
動作において、第３図の書込ポインタ１０８は、第７図
の制御回路によって制御ライン１４６上に与えられるＩ
ＮＩＴＷｐ信号によって初期設定される。その結果、書
込ポインタ１０８のバイナリカウンタがリセットされ
る。直列データがＤＩライン１３６でバッファアレイ１
１０によって受信されるとき、書込ポインタ１０８のバ
イナリカウンタはポインタライン１４４を介してバッフ
ァアレイ１１０に与えられる書込ポインタカウントをシ
ーケンシャルにインクリメントする。すなわち、書込ポ
インタ１０８のカウントはライン１４２上に与えられる
受信クロック信号ＣＲｘの各サイクルでインクリメント
され、そしてＤＩライン１３６でバッファアレイ１１０
に与えられる直列データと同期する。
の制御回路によって制御ライン１４６上に与えられるＩ
ＮＩＴＷｐ信号によって初期設定される。その結果、書
込ポインタ１０８のバイナリカウンタがリセットされ
る。直列データがＤＩライン１３６でバッファアレイ１
１０によって受信されるとき、書込ポインタ１０８のバ
イナリカウンタはポインタライン１４４を介してバッフ
ァアレイ１１０に与えられる書込ポインタカウントをシ
ーケンシャルにインクリメントする。すなわち、書込ポ
インタ１０８のカウントはライン１４２上に与えられる
受信クロック信号ＣＲｘの各サイクルでインクリメント
され、そしてＤＩライン１３６でバッファアレイ１１０
に与えられる直列データと同期する。
再び第４図を参照して、書込ポインタカウントは、書込
カウントライン１４４を介して書込セルユニット選択器
２０４に与えられる。好ましくは、この選択器２０４は
それぞれのセルユニット２００ｎに接続された１６の出
力ライン２１８の各々を有するバイナリの４対１６のラ
インデコーダである。第５図に示されているように、こ
れらのライン２１８ｎの各々は、データロード能動化信
号を与えるために、それぞれのセルユニット２００ｎ内
のメモリセル２４０に接続されている。ＤＩライン１３
６からの直列データは好ましくはＣＲｘクロックライン
１３２からクロックされたＤフリップフロップによって
バッファされ、そしてそれぞれのセルユニット２００ｎ
の各メモリセル２４０へＤＩｘライン２１６によって共
通に与えられる。すなわち、セルユニット２００ｎがそ
れらのロード選択ライン２１８ｎ上の適当な信号によっ
て選択されるとき、対応するメモリセル２４０はＤＩｘ
ライン２１６上に存在する直列データビットをライン１
３２上に与えられる受信クロック信号ＣＲｘと同期して
メモリセル２４０内にロードする。すなわち、メモリセ
ル２４０ｎ内にストアされた信号データビットは、それ
ぞれの出力ラインＤＯｘｎ２２４ｎ上で利用可能にされ
る。
カウントライン１４４を介して書込セルユニット選択器
２０４に与えられる。好ましくは、この選択器２０４は
それぞれのセルユニット２００ｎに接続された１６の出
力ライン２１８の各々を有するバイナリの４対１６のラ
インデコーダである。第５図に示されているように、こ
れらのライン２１８ｎの各々は、データロード能動化信
号を与えるために、それぞれのセルユニット２００ｎ内
のメモリセル２４０に接続されている。ＤＩライン１３
６からの直列データは好ましくはＣＲｘクロックライン
１３２からクロックされたＤフリップフロップによって
バッファされ、そしてそれぞれのセルユニット２００ｎ
の各メモリセル２４０へＤＩｘライン２１６によって共
通に与えられる。すなわち、セルユニット２００ｎがそ
れらのロード選択ライン２１８ｎ上の適当な信号によっ
て選択されるとき、対応するメモリセル２４０はＤＩｘ
ライン２１６上に存在する直列データビットをライン１
３２上に与えられる受信クロック信号ＣＲｘと同期して
メモリセル２４０内にロードする。すなわち、メモリセ
ル２４０ｎ内にストアされた信号データビットは、それ
ぞれの出力ラインＤＯｘｎ２２４ｎ上で利用可能にされ
る。
再び第３図を考慮して、バッファアレイ１１０と読出ポ
インタ１１２は、セルアレイ２００からデータを読出す
ために同時に働く。読出ポインタ１１２のバイナリカウ
ンタは、第７図の制御回路によって制御ライン１４０上
に与えられるＩＮＩＴＲｐ信号に応答して、少なくとも
初期にリセットされる。続いて、バイナリカウントはク
ロックライン８０上に与えられるトランスミッタクロッ
ク信号ＣＴｘに応答してインクリメントする。再び第４
図を参照して、バイナリ読出ポインタカウントが読出カ
ウントライン１４２によってバッファアレイ１１０に与
えられる。具体的には、読出カウントは読出セルユニッ
ト選択器に与えられ、それは好ましくは従来の１６：１
のマルチプレクサ回路を含む。メモリセル２４０ｎから
のそれぞれのＤＯｘｎライン２２４ｎは、読出選択器２
１０へのそれぞれのデータ入力として与えられる。すな
わち、１つのメモリセル２４０のデータは読出ポインタ
カウントに応答して選択され、そしてデータアウト（Ｄ
Ｏ）ライン７２に転送される。
インタ１１２は、セルアレイ２００からデータを読出す
ために同時に働く。読出ポインタ１１２のバイナリカウ
ンタは、第７図の制御回路によって制御ライン１４０上
に与えられるＩＮＩＴＲｐ信号に応答して、少なくとも
初期にリセットされる。続いて、バイナリカウントはク
ロックライン８０上に与えられるトランスミッタクロッ
ク信号ＣＴｘに応答してインクリメントする。再び第４
図を参照して、バイナリ読出ポインタカウントが読出カ
ウントライン１４２によってバッファアレイ１１０に与
えられる。具体的には、読出カウントは読出セルユニッ
ト選択器に与えられ、それは好ましくは従来の１６：１
のマルチプレクサ回路を含む。メモリセル２４０ｎから
のそれぞれのＤＯｘｎライン２２４ｎは、読出選択器２
１０へのそれぞれのデータ入力として与えられる。すな
わち、１つのメモリセル２４０のデータは読出ポインタ
カウントに応答して選択され、そしてデータアウト（Ｄ
Ｏ）ライン７２に転送される。
２．ｂ．オーバフロー／アンダーフロー検知 再び第５図を参照して、バッファアレイ１１０の動作中
におけるオーバフロー／アンダーフロー状態の検知は、
各それぞれのセルユニット２００ｎ内に設けられたフラ
グセル２４２の使用によって達成される。メモリセル２
４０と同様に、フラグセル２４２は情報の単一ビットを
ストアすることができる。しかし、ストアされた特定の
情報は、読出または書込の動作がそれぞれのメモリセル
２４０に関して実行された最後のそのような動作であっ
たか否かに関係する。
におけるオーバフロー／アンダーフロー状態の検知は、
各それぞれのセルユニット２００ｎ内に設けられたフラ
グセル２４２の使用によって達成される。メモリセル２
４０と同様に、フラグセル２４２は情報の単一ビットを
ストアすることができる。しかし、ストアされた特定の
情報は、読出または書込の動作がそれぞれのメモリセル
２４０に関して実行された最後のそのような動作であっ
たか否かに関係する。
或るユニットセル２００ｎに関して、書込選択回路２０
４によるメモリセル２４０の選択は、対応するロード信
号ライン２１８ｎ上にロード信号を与える。このロード
信号はフラグセル２４２のデータセット入力へも与えら
れる。すなわち、メモリセル２４０がライン１３２上の
受信クロック信号ＣＲｘの伝送によってＤＩｘライン２
１６からのデータで書込まれるとき、フラグセル２４２
が同時にセットされる。出力ライン２６４上のフラグセ
ル２４２の出力はフラグセル２４２のデータ入力にフィ
ードバックされ、そして受信クロック信号ＣＲｘの続く
伝送によってフラグセル内にストアされた情報の現在の
ステートを維持する。
４によるメモリセル２４０の選択は、対応するロード信
号ライン２１８ｎ上にロード信号を与える。このロード
信号はフラグセル２４２のデータセット入力へも与えら
れる。すなわち、メモリセル２４０がライン１３２上の
受信クロック信号ＣＲｘの伝送によってＤＩｘライン２
１６からのデータで書込まれるとき、フラグセル２４２
が同時にセットされる。出力ライン２６４上のフラグセ
ル２４２の出力はフラグセル２４２のデータ入力にフィ
ードバックされ、そして受信クロック信号ＣＲｘの続く
伝送によってフラグセル内にストアされた情報の現在の
ステートを維持する。
書込オーバフロー状態は、対応するフラグセル２４２が
既にセットされているときにセルユニット２００ｎのメ
モリセル２４０が書込まれるときに生じる。これらの状
態の組合わせはＡＮＤ回路２４８によって検知され、そ
れはライン２１８ｎ上に与えられるロード信号が出力ラ
イン２６４上に与えられるフラグセル２４２の出力を入
力としてとることによってなされる。結果として生じる
信号はＡＮＤ２４８の出力ライン２６８によってＯＲゲ
ート２５２に与えられ、そして即座にセルユニット２０
０ｎのオーバフロー／アンダーフロー（Ｏ／Ｕｎ）ライ
ン２２６ｎに与えられる。第４図に示されているよう
に、セルユニット２００ｎによってそれぞれのライン２
２６上に与えられるＯ／Ｕｎ信号はＯＲゲート２１２に
よって一緒にＯＲされる。すなわち、もしセルユニット
２００ｎの任意の１つが書込セルアレイオーバフロー状
態を検知すれば、対応するオーバフロー／アンダーフロ
ー状態信号（Ｏ／Ｕ）がセルアレイオーバフロー／アン
ダーフローライン３５２上に与えられよう。次に、この
信号は第７図の制御回路に与えられ、それは究極的にオ
ーバフロー／アンダーフロー状態検知（ＯｖＵｄ）信号
がバッファアレイ１１０によって発生されるか否かを決
定する。
既にセットされているときにセルユニット２００ｎのメ
モリセル２４０が書込まれるときに生じる。これらの状
態の組合わせはＡＮＤ回路２４８によって検知され、そ
れはライン２１８ｎ上に与えられるロード信号が出力ラ
イン２６４上に与えられるフラグセル２４２の出力を入
力としてとることによってなされる。結果として生じる
信号はＡＮＤ２４８の出力ライン２６８によってＯＲゲ
ート２５２に与えられ、そして即座にセルユニット２０
０ｎのオーバフロー／アンダーフロー（Ｏ／Ｕｎ）ライ
ン２２６ｎに与えられる。第４図に示されているよう
に、セルユニット２００ｎによってそれぞれのライン２
２６上に与えられるＯ／Ｕｎ信号はＯＲゲート２１２に
よって一緒にＯＲされる。すなわち、もしセルユニット
２００ｎの任意の１つが書込セルアレイオーバフロー状
態を検知すれば、対応するオーバフロー／アンダーフロ
ー状態信号（Ｏ／Ｕ）がセルアレイオーバフロー／アン
ダーフローライン３５２上に与えられよう。次に、この
信号は第７図の制御回路に与えられ、それは究極的にオ
ーバフロー／アンダーフロー状態検知（ＯｖＵｄ）信号
がバッファアレイ１１０によって発生されるか否かを決
定する。
読出アンダーフロー状態は同様に検知される。まず第４
図を参照して、ライン１４２上に与えられる読出ポイン
タカウントは、読出セルユニット選択器２１０に加え
て、読出＋選択器２０６と読出−選択器２０８に与えら
れる。読出＋選択器２０６と読出−選択器２０８は好ま
しくはどちらも４対１６のラインデコーダ回路をも含
む。
図を参照して、ライン１４２上に与えられる読出ポイン
タカウントは、読出セルユニット選択器２１０に加え
て、読出＋選択器２０６と読出−選択器２０８に与えら
れる。読出＋選択器２０６と読出−選択器２０８は好ま
しくはどちらも４対１６のラインデコーダ回路をも含
む。
しかし、３つの読出選択器は、或る読出ポインタカウン
トに関して選択器２０６，２０８，２１０がセルアレイ
２００の２つの連続的なセルユニット２００ｎを選択す
る点において区別される。具体的には、読出−選択器２
０８はその出力ライン２２２ｎによってセルユニット２
００ｎを選択し、それは読出ポインタカウントの次のイ
ンクリメントのときに読出選択器２１０によって選択さ
れよう。読出＋選択器２０６は、同様に直列出力ライン
２２０の１つによって、直前の読出ポインタカウントに
応答して読出選択器２１０によって選択されたセルユニ
ット２００ｎを選択する。
トに関して選択器２０６，２０８，２１０がセルアレイ
２００の２つの連続的なセルユニット２００ｎを選択す
る点において区別される。具体的には、読出−選択器２
０８はその出力ライン２２２ｎによってセルユニット２
００ｎを選択し、それは読出ポインタカウントの次のイ
ンクリメントのときに読出選択器２１０によって選択さ
れよう。読出＋選択器２０６は、同様に直列出力ライン
２２０の１つによって、直前の読出ポインタカウントに
応答して読出選択器２１０によって選択されたセルユニ
ット２００ｎを選択する。
再び第５図を参照して、Ｒ−ｎ選択ライン２２２ｎ上の
信号によるセルユニット２００ｎの選択は、読出選択器
２１０によって選択されて現在読出されている１つに先
立ってセルユニット２００ｎのフラグセル２４２のステ
ータスを効果的にテストする。すなわち、他の出力とし
て出力ライン２６４を介するフラグセル２４２の出力を
有するＡＮＤゲート２５０へのＲ−ｎ選択信号の付与
は、ライン２７０とＯＲゲート２５２を介してセルユニ
ット２００ｎのオーバフロー／アンダーフロー（Ｏ／Ｕ
ｎ）ライン２２６ｎにフラグセル２４２の補完された現
在のステータスを転送することとなる。もしフラグセル
２４２の出力がセットされて書込動作がその関連するメ
モリセル２４０上で最後に実行されたことを示せば、セ
ルユニットオーバフロー／アンダーフロー（Ｏ／Ｕｎ）
信号はＯ／Ｕｎライン２２６ｎ上に与えられない。しか
し、もしフラグセル２４２の出力がリセットされれば、
ＡＮＤゲート２５０とＯＲゲート２５２はセルユニット
オーバフロー／アンダーフロー信号をライン２２６ｎ上
に与え、そして究極的にセルアレイオーバフロー／アン
ダーフローライン３５２上に与えるように働く。したが
って、次に読出されるべきセルユニット２００ｎのフラ
グセル２４２のステータスであって、それはオーバフロ
ー／アンダーフローの状態が存在すると考えられるか否
かを決定する。
信号によるセルユニット２００ｎの選択は、読出選択器
２１０によって選択されて現在読出されている１つに先
立ってセルユニット２００ｎのフラグセル２４２のステ
ータスを効果的にテストする。すなわち、他の出力とし
て出力ライン２６４を介するフラグセル２４２の出力を
有するＡＮＤゲート２５０へのＲ−ｎ選択信号の付与
は、ライン２７０とＯＲゲート２５２を介してセルユニ
ット２００ｎのオーバフロー／アンダーフロー（Ｏ／Ｕ
ｎ）ライン２２６ｎにフラグセル２４２の補完された現
在のステータスを転送することとなる。もしフラグセル
２４２の出力がセットされて書込動作がその関連するメ
モリセル２４０上で最後に実行されたことを示せば、セ
ルユニットオーバフロー／アンダーフロー（Ｏ／Ｕｎ）
信号はＯ／Ｕｎライン２２６ｎ上に与えられない。しか
し、もしフラグセル２４２の出力がリセットされれば、
ＡＮＤゲート２５０とＯＲゲート２５２はセルユニット
オーバフロー／アンダーフロー信号をライン２２６ｎ上
に与え、そして究極的にセルアレイオーバフロー／アン
ダーフローライン３５２上に与えるように働く。したが
って、次に読出されるべきセルユニット２００ｎのフラ
グセル２４２のステータスであって、それはオーバフロ
ー／アンダーフローの状態が存在すると考えられるか否
かを決定する。
これに対して、読出＋選択器２０６は最後に読出された
セルユニット２００ｎのフラグセル２４２のステータス
を調節する。ライン２２０ｎ上に与えられる読出＋選択
器２０６からのＲ＋ｎ選択信号はＯＲゲート２４６によ
ってライン２６２上にゲートされ、そして次のセルユニ
ット２００ｎのメモリセル２４０が読出されるときにフ
ラグセル２４２のステータスリセット入力に与えられ
る。したがって、リニアアレイ２００内の次のセルユニ
ット２００ｎ上の読出動作の完了に先立ってセルユニッ
ト２００ｎに向けられる書込動作は、オーバフロー／ア
ンダーフロー状態の有効な検知となろう。すなわち、本
発明の好ましい実施例によれば、読出と書込の動作がセ
ルアレイ２００の隣接するセルユニット２００ｎ上にほ
ぼ同時に起こるときに、オーバフロー／アンダーフロー
状態が起こることが規定されている。
セルユニット２００ｎのフラグセル２４２のステータス
を調節する。ライン２２０ｎ上に与えられる読出＋選択
器２０６からのＲ＋ｎ選択信号はＯＲゲート２４６によ
ってライン２６２上にゲートされ、そして次のセルユニ
ット２００ｎのメモリセル２４０が読出されるときにフ
ラグセル２４２のステータスリセット入力に与えられ
る。したがって、リニアアレイ２００内の次のセルユニ
ット２００ｎ上の読出動作の完了に先立ってセルユニッ
ト２００ｎに向けられる書込動作は、オーバフロー／ア
ンダーフロー状態の有効な検知となろう。すなわち、本
発明の好ましい実施例によれば、読出と書込の動作がセ
ルアレイ２００の隣接するセルユニット２００ｎ上にほ
ぼ同時に起こるときに、オーバフロー／アンダーフロー
状態が起こることが規定されている。
したがって、セルアレイ２００内のセルユニットの最小
数は、前に必要であると判断された数より２だけ増大さ
れねばならない。好ましい実施例の場合に関する上記の
例において、その最小数は１２となる。しかし、４ビッ
トの書込と読出のポインタカウントの使用を考慮して構
成の簡略のために、セルユニット２００ｎの好ましい数
は１６である。
数は、前に必要であると判断された数より２だけ増大さ
れねばならない。好ましい実施例の場合に関する上記の
例において、その最小数は１２となる。しかし、４ビッ
トの書込と読出のポインタカウントの使用を考慮して構
成の簡略のために、セルユニット２００ｎの好ましい数
は１６である。
上述の好ましいオーバフロー／アンダーフロー検知機構
の重要な長所は、それが準安定の論理ステート状態を除
くことである。すなわち、従来の弾性バッファにおいて
は、オーバフロー／アンダーフロー状態は同じセルユニ
ットが読出と書込の両方のためにアドレスされるまで検
知され得ない。しかし、すべての電子回路における信号
に関連する有限な伝送と定着の時間が存在する。すべて
の適切な信号が伝送されて定着されるまで、影響される
論理ゲートの組合わせ出力はその回路の入力状態を適切
に反映し得ない。弾性バッファの機能に関して、準安定
ステートは、オーバフロー／アンダーフロー状態を検知
し損うかまたは不適切な検知を招くとともに、正しくな
いデータの読出と書込の結果となり得る。この準安定ス
テートの問題は本発明の好ましい実施例を用いることに
よって完全に除去され、それはオーバフロー／アンダー
フロー状態の実際の発生に先立ってその検知を規定する
ことによってなされる。
の重要な長所は、それが準安定の論理ステート状態を除
くことである。すなわち、従来の弾性バッファにおいて
は、オーバフロー／アンダーフロー状態は同じセルユニ
ットが読出と書込の両方のためにアドレスされるまで検
知され得ない。しかし、すべての電子回路における信号
に関連する有限な伝送と定着の時間が存在する。すべて
の適切な信号が伝送されて定着されるまで、影響される
論理ゲートの組合わせ出力はその回路の入力状態を適切
に反映し得ない。弾性バッファの機能に関して、準安定
ステートは、オーバフロー／アンダーフロー状態を検知
し損うかまたは不適切な検知を招くとともに、正しくな
いデータの読出と書込の結果となり得る。この準安定ス
テートの問題は本発明の好ましい実施例を用いることに
よって完全に除去され、それはオーバフロー／アンダー
フロー状態の実際の発生に先立ってその検知を規定する
ことによってなされる。
２．ｃ．弾性バッファ制御回路 準安定ステートは、論理回路が非同期イベント入力を取
扱わなければならないときに関係するものである。第７
図に示された制御回路は、セルアレイ２００の初期設定
を起こす通常の動作条件とロードコントローラ１４によ
るライン２２５上へのリセット信号の付与とともに、第
４図のライン３５２上に与えられるセルアレイのオーバ
フロー／アンダーフロー信号の非同期した発生を取扱わ
なければならない。したがって、第６図に示された同期
回路は、準安定ステートの伝送とその結果生じる不適切
な回路動作を防ぐために、第７図の制御回路において利
用される。第６図の同期回路３００はＡ入力ライン３１
０上に与えられる入力信号をラッチするためにＯＲゲー
ト３０２とＡＮＤゲート３０４を用いる。入力信号が入
力ライン３１０上に与えられておらずかつＡＤＮゲート
３０４の出力をＯＲゲート３０２の入力に接続するフィ
ードバックライン３１４上に論理ゼロが存在する初期ス
テートを考えれば、ＯＲ−ＡＮＤ３０２，３０４相互接
続ライン３１６上に論理ゼロが存在し、ＯＲとＡＮＤの
ゲート３０２，３０４に関して安定論理状態になる。拡
張クロック信号Ｃｘ２４は、２つのシリーズに接続され
たＤフリップフロップ３０６，３０８へのクロック入力
としてライン１３３上に与えられる。本発明の目的のた
めに、この拡張クロック信号Ｃｘ２４は好ましくは３倍
長い期間を有するが、それが引出されるクロック信号Ｃ
Ｋｘ，ＣＲｘと同期している。ＡＮＤゲート３０４の出
力は入力としてＤフリップフロップ３０６に与えられ、
次にそれは第２のＤフリップフロップ３０８の入力への
ライン３１８上にその出力を与える。少なくとも初期に
おいて、２つのＤフリップフロップ３０６，３０８のデ
ータ内容は論理ゼロであって、それは補数出力の第２の
Ｄフリップフロップ３０８からＡＮＤゲート３０４の入
力へラインイ３２０上の論理１信号をフィードバックす
る結果となる。
扱わなければならないときに関係するものである。第７
図に示された制御回路は、セルアレイ２００の初期設定
を起こす通常の動作条件とロードコントローラ１４によ
るライン２２５上へのリセット信号の付与とともに、第
４図のライン３５２上に与えられるセルアレイのオーバ
フロー／アンダーフロー信号の非同期した発生を取扱わ
なければならない。したがって、第６図に示された同期
回路は、準安定ステートの伝送とその結果生じる不適切
な回路動作を防ぐために、第７図の制御回路において利
用される。第６図の同期回路３００はＡ入力ライン３１
０上に与えられる入力信号をラッチするためにＯＲゲー
ト３０２とＡＮＤゲート３０４を用いる。入力信号が入
力ライン３１０上に与えられておらずかつＡＤＮゲート
３０４の出力をＯＲゲート３０２の入力に接続するフィ
ードバックライン３１４上に論理ゼロが存在する初期ス
テートを考えれば、ＯＲ−ＡＮＤ３０２，３０４相互接
続ライン３１６上に論理ゼロが存在し、ＯＲとＡＮＤの
ゲート３０２，３０４に関して安定論理状態になる。拡
張クロック信号Ｃｘ２４は、２つのシリーズに接続され
たＤフリップフロップ３０６，３０８へのクロック入力
としてライン１３３上に与えられる。本発明の目的のた
めに、この拡張クロック信号Ｃｘ２４は好ましくは３倍
長い期間を有するが、それが引出されるクロック信号Ｃ
Ｋｘ，ＣＲｘと同期している。ＡＮＤゲート３０４の出
力は入力としてＤフリップフロップ３０６に与えられ、
次にそれは第２のＤフリップフロップ３０８の入力への
ライン３１８上にその出力を与える。少なくとも初期に
おいて、２つのＤフリップフロップ３０６，３０８のデ
ータ内容は論理ゼロであって、それは補数出力の第２の
Ｄフリップフロップ３０８からＡＮＤゲート３０４の入
力へラインイ３２０上の論理１信号をフィードバックす
る結果となる。
ライン３１０上の入力信号の論理ゼロから論理１への遷
移は、少なくともライン３２０でＡＮＤゲート３０４に
与えられたフィードバック信号の論理ステートが変えら
れるまで、ＯＲゲート３０２とＡＮＤゲート３０４の間
における論理１のラッチングの結果となる。しかし、Ａ
ＮＤゲート３０４の出力は、次の遅延クロック信号Ｃｘ
２４の開始まで第１のＤフリップフロップ３０６内にク
ロックされない。すなわち、同期装置３００のライン３
１０上の入力信号は、ＡＮＤゲート３０４の出力におけ
る準安定ステートの安全な減衰またはセッティングを可
能にするためにかなりの時間窓が与えられる。したがっ
て、同期装置３００は、ＯＲ−ＡＮＤラッチ３０２，３
０４の伝送と定着の遅延とともに受信と送信のクロック
ＣＲｘ，ＣＴｘ間のあり得る位相差と、先行する論理段
階による遅延とにかかわらずライン３１０上の入力信号
が定着することを可能にし、したがってライン１３３上
の拡張クロック信号Ｃｘ２４がＤフリップフロップ３０
６の入力に存在するデータ内にクロックするときにＡＮ
Ｄゲート３０４の出力に準安定状態が存在することは全
くありそうにない。さらに、フリップフロップ３０６の
出力は定着するために拡張クロック信号Ｃｘ２４の十分
な期間が許され、同期回路３００の出力へ準安定ステー
トを伝送する可能性を排除する。直後に続く拡張クロッ
クサイクルにおいて、Ｄフリップフロップ３０６のデー
タ出力は第２のＤフリップフロップ３０８内にゲートさ
れ、その出力ライン３１２上で利用可能にされる。同時
に、ライン３２０上に与えられる相補的な出力信号はＯ
Ｒ−ＡＮＤラッチ回路３０２，３０４をリセットする。
したがって、１つのトランスミッタクロックサイクルよ
りわずかに大きな遅延を導入し、同期回路３００はその
入力と出力間において準安定ステートの伝送を有効に阻
止する。
移は、少なくともライン３２０でＡＮＤゲート３０４に
与えられたフィードバック信号の論理ステートが変えら
れるまで、ＯＲゲート３０２とＡＮＤゲート３０４の間
における論理１のラッチングの結果となる。しかし、Ａ
ＮＤゲート３０４の出力は、次の遅延クロック信号Ｃｘ
２４の開始まで第１のＤフリップフロップ３０６内にク
ロックされない。すなわち、同期装置３００のライン３
１０上の入力信号は、ＡＮＤゲート３０４の出力におけ
る準安定ステートの安全な減衰またはセッティングを可
能にするためにかなりの時間窓が与えられる。したがっ
て、同期装置３００は、ＯＲ−ＡＮＤラッチ３０２，３
０４の伝送と定着の遅延とともに受信と送信のクロック
ＣＲｘ，ＣＴｘ間のあり得る位相差と、先行する論理段
階による遅延とにかかわらずライン３１０上の入力信号
が定着することを可能にし、したがってライン１３３上
の拡張クロック信号Ｃｘ２４がＤフリップフロップ３０
６の入力に存在するデータ内にクロックするときにＡＮ
Ｄゲート３０４の出力に準安定状態が存在することは全
くありそうにない。さらに、フリップフロップ３０６の
出力は定着するために拡張クロック信号Ｃｘ２４の十分
な期間が許され、同期回路３００の出力へ準安定ステー
トを伝送する可能性を排除する。直後に続く拡張クロッ
クサイクルにおいて、Ｄフリップフロップ３０６のデー
タ出力は第２のＤフリップフロップ３０８内にゲートさ
れ、その出力ライン３１２上で利用可能にされる。同時
に、ライン３２０上に与えられる相補的な出力信号はＯ
Ｒ−ＡＮＤラッチ回路３０２，３０４をリセットする。
したがって、１つのトランスミッタクロックサイクルよ
りわずかに大きな遅延を導入し、同期回路３００はその
入力と出力間において準安定ステートの伝送を有効に阻
止する。
ここで第７図を考慮して、図示された制御回路は、読出
と書込のポインタ１０８，１１２の初期設定，セルアレ
イ２００のフラグセル２４２のリセット，およびデータ
パケットがバッファアレイ１１０を介して輸送中のとき
にのみライン１５０上に与えられるオーバフロー／アン
ダーフロー状態検知信号が発せられることを確実にする
ことを含む種々の機能を実行する。
と書込のポインタ１０８，１１２の初期設定，セルアレ
イ２００のフラグセル２４２のリセット，およびデータ
パケットがバッファアレイ１１０を介して輸送中のとき
にのみライン１５０上に与えられるオーバフロー／アン
ダーフロー状態検知信号が発せられることを確実にする
ことを含む種々の機能を実行する。
第７図の制御回路のサブ回路３４０は、セルアレイ２０
０のメモリセル２４０のデータステータスに依存してラ
イン１５０上のオーバフロー／アンダーフロー信号の発
生を制御する。２つの特定のステータス状態は重要なも
のである。その第１のものは、セルアレイ２００のメモ
リセル２４０のすべてが本発明の好ましい実施例におい
てネトワーク媒体からの４以上のアイドルラインステー
トシンボルのストリングの受信に対応する論理１を含む
場合である。第２のステータス状態は、セルアレイ２０
０のメモリセル２４０のすべてが好ましい実施例におい
てネットワーク媒体からの４以上の静止ラインステート
シンボルの受信に対応して論理ゼロを含む場合である。
アイドルと静止のラインステートシンボルは表Ｉに定義
されており、それらの利用は以下で詳細に述べられる。
サブ回路３４０は、セルアレイ２００のすべてのメモリ
セル２４０からのデータをそれぞれのデータ出力ライン
２２４上で受取る。これらのデータアウト信号とそれら
の補数はＯＲ回路３４２によって用いられ、データ出力
ライン２２４のすべてが論理１であるときにライン３４
６上に弾性バッファアイドル（ＥＢＩＤＬＥ）信号を生
じ、すべてのデータ出力ライン２２４が論理ゼロである
ときに弾性バッファ静止（ＥＢＱＵＩＥＴ）信号をライ
ン３４８上に生じる。これら２つの信号の反転とライン
３５２上のセルアレイオーバフロー／アンダーフロー
（Ｏ／Ｕ）信号はＡＮＤ回路３４４によって組合わされ
て、ライン３５０上の出力信号はセルアレイ２００のメ
モリセル２４０内に存在するデータがアイドルまたは静
止のラインステートのいずれかの代表でないときに論理
１であって、オーバフロー／アンダーフロー状態が任意
のセルユニット２００ｎ内に検知される。ライン３５０
上の信号は同期回路３００１に通されて、最終的にトラ
ンスミッタクロック信号ＣＴｘに関して同期されたオー
バフロー／アンダーフローＯｖＵｄ信号をライン１５０
上に与える。
０のメモリセル２４０のデータステータスに依存してラ
イン１５０上のオーバフロー／アンダーフロー信号の発
生を制御する。２つの特定のステータス状態は重要なも
のである。その第１のものは、セルアレイ２００のメモ
リセル２４０のすべてが本発明の好ましい実施例におい
てネトワーク媒体からの４以上のアイドルラインステー
トシンボルのストリングの受信に対応する論理１を含む
場合である。第２のステータス状態は、セルアレイ２０
０のメモリセル２４０のすべてが好ましい実施例におい
てネットワーク媒体からの４以上の静止ラインステート
シンボルの受信に対応して論理ゼロを含む場合である。
アイドルと静止のラインステートシンボルは表Ｉに定義
されており、それらの利用は以下で詳細に述べられる。
サブ回路３４０は、セルアレイ２００のすべてのメモリ
セル２４０からのデータをそれぞれのデータ出力ライン
２２４上で受取る。これらのデータアウト信号とそれら
の補数はＯＲ回路３４２によって用いられ、データ出力
ライン２２４のすべてが論理１であるときにライン３４
６上に弾性バッファアイドル（ＥＢＩＤＬＥ）信号を生
じ、すべてのデータ出力ライン２２４が論理ゼロである
ときに弾性バッファ静止（ＥＢＱＵＩＥＴ）信号をライ
ン３４８上に生じる。これら２つの信号の反転とライン
３５２上のセルアレイオーバフロー／アンダーフロー
（Ｏ／Ｕ）信号はＡＮＤ回路３４４によって組合わされ
て、ライン３５０上の出力信号はセルアレイ２００のメ
モリセル２４０内に存在するデータがアイドルまたは静
止のラインステートのいずれかの代表でないときに論理
１であって、オーバフロー／アンダーフロー状態が任意
のセルユニット２００ｎ内に検知される。ライン３５０
上の信号は同期回路３００１に通されて、最終的にトラ
ンスミッタクロック信号ＣＴｘに関して同期されたオー
バフロー／アンダーフローＯｖＵｄ信号をライン１５０
上に与える。
サブ回路３５４は、ＤＩライン１３６上に新しいデータ
パケットが直列に受信されるときに書込ポインタ１０８
とセルアレイ２００を初期設定し、初期設定の間にセル
ユニット２００ｎのオーバフロー／アンダーフローの状
態検知能力を一時的に不能化し、そしてノードコントロ
ーラ１４からのリセット信号または適当なオーバフロー
／アンダーフロー（ＯｖＵｄ）状態の発生を受信したと
きにバッファ動作を効果的に終了させる。具体的には、
ＡＮＤゲート３７２はＤＩライン１３６上に存在する現
在の直列データビットの補数，ＤＩｘライン２１６′上
の最後に受取られた前のデータビット，およびサブ回路
３４０のライン３４６からのＥＢＩＤＬＥ信号を入力と
して受取る。そして、ＡＮＤゲート３７２は、新しいデ
ータパケットがＤＩライン１３６上にあるときに直列デ
ータ流れ内の第１の論理ゼロを感知することによって、
新しいデータパケットの受信が行なわれているか否かを
判断する。すなわち、ＡＮＤゲート３７２は、Ｊスター
ト区切り文字シンボルの第３の直列ビット位置内に適切
に存在する論理ゼロのデータビットの検知に基づいて、
ライン３５６上に新しいパケットスタート信号を与え
る。ライン３５６上の新しいデータパケットスタート信
号は、サブ回路３９０と４００からの通常低レベルの出
力信号とともに、ＯＲゲート３７４に与えられる。ＯＲ
ゲート３７４の真の出力は、ライン１４６上に初期設定
信号ＩＮＩＴＷｐ，ＩＮＩＴＥＢを与える。この信号
は、第５図に示されているように、ＯＲゲート２４６を
介してセルアレイ２００のフラグセル２４２のすべてを
リセットするためと書込ポインタ１０８のカウンタをリ
セットするために用いられる。新しいデータパケットス
タート信号はＯＲゲート３７４の反転出力によってライ
ン３６２でＯＲゲート３８０にも与えられ、そこでそれ
はＯＲ−ＡＮＤラッチ回路３７６，３８２を効果的にリ
セットして不能化弾性バッファＲ−（ＤＩＳＥＢＲ−）
信号をライン２１４上に与える。第４図に示されている
ように、ＤＩＳＥＢＲ−信号はＲ＋とＲ−選択器回路２
０６，２０８を不能化するために与えられ、そして少な
くともバッファアレイ１１０の初期設定が完了するま
で、セルアレイ２００のフラグセル２４２のステータス
のリセットと感知を防ぐ。初期設定の完了は、ライン１
４０上の読出ポインタ初期設定信号ＩＮＩＴＲｐをＯＲ
ゲート３７６に引続いて与えることによって示される。
リセットされたＯＲ−ＡＮＤラッチ回路３７６，３８２
のリセットによって、ライン２１５上のフィードバック
信号は論理ゼロである。すなわち、ライン１４０上のＩ
ＮＩＴＲｐ信号はＯＲ−ＡＮＤラッチ回路３７６，３８
２をリセットし、そしてライン２１４からＤＩＳＥＢＲ
−信号を効果的に除去する。
パケットが直列に受信されるときに書込ポインタ１０８
とセルアレイ２００を初期設定し、初期設定の間にセル
ユニット２００ｎのオーバフロー／アンダーフローの状
態検知能力を一時的に不能化し、そしてノードコントロ
ーラ１４からのリセット信号または適当なオーバフロー
／アンダーフロー（ＯｖＵｄ）状態の発生を受信したと
きにバッファ動作を効果的に終了させる。具体的には、
ＡＮＤゲート３７２はＤＩライン１３６上に存在する現
在の直列データビットの補数，ＤＩｘライン２１６′上
の最後に受取られた前のデータビット，およびサブ回路
３４０のライン３４６からのＥＢＩＤＬＥ信号を入力と
して受取る。そして、ＡＮＤゲート３７２は、新しいデ
ータパケットがＤＩライン１３６上にあるときに直列デ
ータ流れ内の第１の論理ゼロを感知することによって、
新しいデータパケットの受信が行なわれているか否かを
判断する。すなわち、ＡＮＤゲート３７２は、Ｊスター
ト区切り文字シンボルの第３の直列ビット位置内に適切
に存在する論理ゼロのデータビットの検知に基づいて、
ライン３５６上に新しいパケットスタート信号を与え
る。ライン３５６上の新しいデータパケットスタート信
号は、サブ回路３９０と４００からの通常低レベルの出
力信号とともに、ＯＲゲート３７４に与えられる。ＯＲ
ゲート３７４の真の出力は、ライン１４６上に初期設定
信号ＩＮＩＴＷｐ，ＩＮＩＴＥＢを与える。この信号
は、第５図に示されているように、ＯＲゲート２４６を
介してセルアレイ２００のフラグセル２４２のすべてを
リセットするためと書込ポインタ１０８のカウンタをリ
セットするために用いられる。新しいデータパケットス
タート信号はＯＲゲート３７４の反転出力によってライ
ン３６２でＯＲゲート３８０にも与えられ、そこでそれ
はＯＲ−ＡＮＤラッチ回路３７６，３８２を効果的にリ
セットして不能化弾性バッファＲ−（ＤＩＳＥＢＲ−）
信号をライン２１４上に与える。第４図に示されている
ように、ＤＩＳＥＢＲ−信号はＲ＋とＲ−選択器回路２
０６，２０８を不能化するために与えられ、そして少な
くともバッファアレイ１１０の初期設定が完了するま
で、セルアレイ２００のフラグセル２４２のステータス
のリセットと感知を防ぐ。初期設定の完了は、ライン１
４０上の読出ポインタ初期設定信号ＩＮＩＴＲｐをＯＲ
ゲート３７６に引続いて与えることによって示される。
リセットされたＯＲ−ＡＮＤラッチ回路３７６，３８２
のリセットによって、ライン２１５上のフィードバック
信号は論理ゼロである。すなわち、ライン１４０上のＩ
ＮＩＴＲｐ信号はＯＲ−ＡＮＤラッチ回路３７６，３８
２をリセットし、そしてライン２１４からＤＩＳＥＢＲ
−信号を効果的に除去する。
サブ回路３９０は、遅延リセット信号をサブ回路３５４
のＯＲゲート３７４に与えるために設けられている。こ
の遅延リセット信号は、ノードコントローラ１４によっ
て与えられるライン２２５上のリセット信号ＲＳに応答
して発生される。Ｄフリップフロップ３９２は、ライン
１３２でそれに与えられるレシーバクロック信号に応答
して、リセットライン２２５のステートにおいてクロッ
クする。Ｄフリップフロップ３９２の反転された出力は
ライン４０２でＯＲゲート３９４に与えられ、それはラ
イン２２５上のリセット信号のステートを他の入力とし
て有し、そしてリセット信号が放棄される後までライン
３５８を介するリセット信号の付与を遅延させる。遅延
されたリセット信号は、次に現在のレシーバクロック期
間の残りの部分の間に、ＯＲゲート３９４によってサブ
回路３５４のＯＲゲート３７４に与えられる。リセット
信号はライン２２５によってサブ回路３５４のＯＲゲー
ト３８０へ付加的な入力として与えられるので、ライン
２１４上のＤＩＳＥＢＲ−信号はライン２２５上のリセ
ット信号に直接応答して主張される。しかし、ノードコ
ントローラ１４によるリセット信号の非同期的取消にか
かわらず、現在のレシーバクロックサイクルの結論ま
で、リセットの付与はサブ回路３９０の動作によって有
効に維持される。
のＯＲゲート３７４に与えるために設けられている。こ
の遅延リセット信号は、ノードコントローラ１４によっ
て与えられるライン２２５上のリセット信号ＲＳに応答
して発生される。Ｄフリップフロップ３９２は、ライン
１３２でそれに与えられるレシーバクロック信号に応答
して、リセットライン２２５のステートにおいてクロッ
クする。Ｄフリップフロップ３９２の反転された出力は
ライン４０２でＯＲゲート３９４に与えられ、それはラ
イン２２５上のリセット信号のステートを他の入力とし
て有し、そしてリセット信号が放棄される後までライン
３５８を介するリセット信号の付与を遅延させる。遅延
されたリセット信号は、次に現在のレシーバクロック期
間の残りの部分の間に、ＯＲゲート３９４によってサブ
回路３５４のＯＲゲート３７４に与えられる。リセット
信号はライン２２５によってサブ回路３５４のＯＲゲー
ト３８０へ付加的な入力として与えられるので、ライン
２１４上のＤＩＳＥＢＲ−信号はライン２２５上のリセ
ット信号に直接応答して主張される。しかし、ノードコ
ントローラ１４によるリセット信号の非同期的取消にか
かわらず、現在のレシーバクロックサイクルの結論ま
で、リセットの付与はサブ回路３９０の動作によって有
効に維持される。
サブ回路４００は、セルアレイ２００のセルユニット２
００ｎの任意のものによって非同期的に検知されるオー
バフロー／アンダーフロー状態に応答して、サブ回路３
５４のライン２１４上にＤＩＳＥＢＲ−信号を究極的に
生じるために設けられている。Ｏ／Ｕ信号は同期回路３
００２に与えられるようにライン３５２上に存在し得る
ときにライン３５２上に与えられ、その同期回路におい
てその信号はＣＲｘ２４クロック信号に関して同期され
る。同期回路３００２の出力は、次にＤフリップフロッ
プ３９８とＡＮＤゲート３９６の両方にライン４０４で
入力として与えられる。Ｄフリップフロップ３９８は、
その反転された出力をライン４０６によってＡＮＤゲー
ト３９６へ第２の入力として与える。すなわち、ライン
３５２上のＯ／Ｕ信号の非同期の発生は、ライン８０で
Ｄフリップフロップ３９８に与えられるレシーバクロッ
ク信号ＣＲｘに関して同期される。同期されたとき、オ
ーバフロー／アンダーフロー検知信号はＯＲゲート３７
４へその入力ライン３６０を介して与えられる。
００ｎの任意のものによって非同期的に検知されるオー
バフロー／アンダーフロー状態に応答して、サブ回路３
５４のライン２１４上にＤＩＳＥＢＲ−信号を究極的に
生じるために設けられている。Ｏ／Ｕ信号は同期回路３
００２に与えられるようにライン３５２上に存在し得る
ときにライン３５２上に与えられ、その同期回路におい
てその信号はＣＲｘ２４クロック信号に関して同期され
る。同期回路３００２の出力は、次にＤフリップフロッ
プ３９８とＡＮＤゲート３９６の両方にライン４０４で
入力として与えられる。Ｄフリップフロップ３９８は、
その反転された出力をライン４０６によってＡＮＤゲー
ト３９６へ第２の入力として与える。すなわち、ライン
３５２上のＯ／Ｕ信号の非同期の発生は、ライン８０で
Ｄフリップフロップ３９８に与えられるレシーバクロッ
ク信号ＣＲｘに関して同期される。同期されたとき、オ
ーバフロー／アンダーフロー検知信号はＯＲゲート３７
４へその入力ライン３６０を介して与えられる。
最後に、サブ回路４１０は、バッファアレイ１１０にお
いて望まれる弾性を与えるために必要な最小数の直列デ
ータビットの書込を書込ポインタ１０８が指示するため
に十分な期間だけ読出ポインタ１１２の初期設定を遅延
させるように働く。すなわち、新しいデータパケットの
最初の検知に応答して起こるライン１４６上のＩＮＩＴ
ＥＢ信号は同期回路３００３に与えられ、そこでそれは
少なくとも拡張トランスミッタクロック信号ＣＴｘ２４
と同期させられる。同期回路３００３の出力はさらにサ
ブ回路４００のそれぞれのコンポーネントと同様なＤフ
リップフロップ４１２とＡＮＤゲート４１４によってト
ランスミッタクロック信号ＣＴｘと同期させられる。結
果として生じる信号は、ＡＮＤゲート４１４によってそ
の出力ライン４２６で、３つの直列に接続されたＤフリ
ップフロップ４１６，４１８，４２０に与えられる。最
後のＤフリップフロップ４２０の出力は、次に読出ポイ
ンタ初期設定信号ＩＮＩＴＲｐを、ライン１４０で第３
図に示された読出ポインタ１１２のカウンタに与える。
同期回路３００３とＤフリップフロップ４１２，４１
６，４１８，４２０は、書込ポインタ１０８と読出ポイ
ンタ１１２の初期設定の間に６つのトランスミッタクロ
ック信号期間のトータル遅延を与えるために結合する。
すなわち、バッファアレイ１１０の必要な弾性はサブ回
路４１０の動作によって得られる。
いて望まれる弾性を与えるために必要な最小数の直列デ
ータビットの書込を書込ポインタ１０８が指示するため
に十分な期間だけ読出ポインタ１１２の初期設定を遅延
させるように働く。すなわち、新しいデータパケットの
最初の検知に応答して起こるライン１４６上のＩＮＩＴ
ＥＢ信号は同期回路３００３に与えられ、そこでそれは
少なくとも拡張トランスミッタクロック信号ＣＴｘ２４
と同期させられる。同期回路３００３の出力はさらにサ
ブ回路４００のそれぞれのコンポーネントと同様なＤフ
リップフロップ４１２とＡＮＤゲート４１４によってト
ランスミッタクロック信号ＣＴｘと同期させられる。結
果として生じる信号は、ＡＮＤゲート４１４によってそ
の出力ライン４２６で、３つの直列に接続されたＤフリ
ップフロップ４１６，４１８，４２０に与えられる。最
後のＤフリップフロップ４２０の出力は、次に読出ポイ
ンタ初期設定信号ＩＮＩＴＲｐを、ライン１４０で第３
図に示された読出ポインタ１１２のカウンタに与える。
同期回路３００３とＤフリップフロップ４１２，４１
６，４１８，４２０は、書込ポインタ１０８と読出ポイ
ンタ１１２の初期設定の間に６つのトランスミッタクロ
ック信号期間のトータル遅延を与えるために結合する。
すなわち、バッファアレイ１１０の必要な弾性はサブ回
路４１０の動作によって得られる。
サブ回路４１０の付随的な機能はセットリセットフリッ
プフロップ４２２によって実行される。このフリップフ
ロップ４２２はライン１５０上のバッファアレイＯｖＵ
ｄ信号に応答してセットされ、ライン１４０上のＩＮＩ
ＴＲｐ信号に応答してリセットされる。フリップフロッ
プ４２２の出力はライン２２８でデータステート強制
（ＦＲＣＥ）を第４図の読出選択器回路２１０に与え
る。このＦＲＣＥ信号の目的は、バッファアレイのオー
バフロー／アンダーフロー状態の検知に続いてライン１
４０上のＩＮＩＴＲｐ信号の発生によって知らされるバ
ッファアレイ１１０の初期設定の完了までの時間期間だ
け、読出選択器２１０を不能化することである。したが
って、オーバフロー／アンダーフロー状態の後であるが
バッファアレイ１１０の完全な初期設定の前にＤＯライ
ン７２上に与えられる直列データは、アイドルラインス
テート状態に対応する論理１に強制されよう。
プフロップ４２２によって実行される。このフリップフ
ロップ４２２はライン１５０上のバッファアレイＯｖＵ
ｄ信号に応答してセットされ、ライン１４０上のＩＮＩ
ＴＲｐ信号に応答してリセットされる。フリップフロッ
プ４２２の出力はライン２２８でデータステート強制
（ＦＲＣＥ）を第４図の読出選択器回路２１０に与え
る。このＦＲＣＥ信号の目的は、バッファアレイのオー
バフロー／アンダーフロー状態の検知に続いてライン１
４０上のＩＮＩＴＲｐ信号の発生によって知らされるバ
ッファアレイ１１０の初期設定の完了までの時間期間だ
け、読出選択器２１０を不能化することである。したが
って、オーバフロー／アンダーフロー状態の後であるが
バッファアレイ１１０の完全な初期設定の前にＤＯライ
ン７２上に与えられる直列データは、アイドルラインス
テート状態に対応する論理１に強制されよう。
第７図に示された制御回路の重要な波形タミング関係は
第８図に図解されている。図示されているように、トラ
ンスミッタクロックサイクルＴ１−Ｔ２の間のセルアレ
イＯ／Ｕ信号の発生は、トランスミッタクロック信号Ｃ
Ｔｘ２４と同期したサイクルＴ３の間におけるバッファ
アレイＯｖＵｄの発生の結果となる。また、ＤＩＳＥＢ
Ｒ−とＩＮＩＴＥＢ／ＩＮＩＴＷｐもこのときに主張さ
れよう。具体的には、ＩＮＩＴＥＢ信号に応答して、Ｉ
ＮＩＴＲｐ信号は６クロック期間の後にトランスミッタ
クロック信号ＣＴｘに同期したクロック期間Ｔ９におい
て主張される。次に、トランスミッタ信号ＣＴｘと同期
したＯｖＵｄによってクロック期間Ｔ４において同期さ
れたＦＲＣＥ信号は、ＩＮＩＴＲｐ信号に応答してサイ
クルＴ１０の始めにおいてリセットされる。
第８図に図解されている。図示されているように、トラ
ンスミッタクロックサイクルＴ１−Ｔ２の間のセルアレ
イＯ／Ｕ信号の発生は、トランスミッタクロック信号Ｃ
Ｔｘ２４と同期したサイクルＴ３の間におけるバッファ
アレイＯｖＵｄの発生の結果となる。また、ＤＩＳＥＢ
Ｒ−とＩＮＩＴＥＢ／ＩＮＩＴＷｐもこのときに主張さ
れよう。具体的には、ＩＮＩＴＥＢ信号に応答して、Ｉ
ＮＩＴＲｐ信号は６クロック期間の後にトランスミッタ
クロック信号ＣＴｘに同期したクロック期間Ｔ９におい
て主張される。次に、トランスミッタ信号ＣＴｘと同期
したＯｖＵｄによってクロック期間Ｔ４において同期さ
れたＦＲＣＥ信号は、ＩＮＩＴＲｐ信号に応答してサイ
クルＴ１０の始めにおいてリセットされる。
３．クロックユニットの詳細 第３図に示されているように、クロックユニット５４は
従来の設計のものでよい。しかし、好ましくはそのクロ
ックユニット５４は、クロックフェーズロックループ回
路１０４とクロックカウンタ回路１０６を含む。クロッ
クフェーズロックループ回路１０４はライン１２０から
システムクロック信号φＳＹＳを受取り、クリスタル１
０３の共鳴周波数に直接依存してライン１０７上にロー
カルクロック信号ＴＣＬＫを同期して生ずる。好ましく
は、システムクロック信号φＳＹＳは１２．５ＭHzであ
るが、ローカルクロック信号ＴＣＬＫは１２５ＭHzに同
期する。クロック回路１０６はローカルクロック信号Ｔ
ＣＬＫのバッファリングを与え、次にその出力ライン８
０上にトランスミッタクロック信号ＣＴｘを与える。さ
らに、クロック回路１０６は、その第２の出力ライン１
３４上に拡張トランスミッタクロック信号ＣＴｘ２４を
与える。好ましくは、トランスミッタクロック信号ＣＴ
ｘと同期したこの拡張トランスミッタクロック信号ＣＴ
ｘ２４は約２４ナノ秒までの期間を有している。トラン
スミッタクロック信号期間の約２倍から４倍の拡張クロ
ック期間が受入可能であるが、２４ナノ秒の拡張期間ま
たは３つのＣＴｘ期間は、容易に得られる拡張であっ
て、準安定ステートの付与においてかなりのマージンを
有する同期回路３００を与えることが好ましい。
従来の設計のものでよい。しかし、好ましくはそのクロ
ックユニット５４は、クロックフェーズロックループ回
路１０４とクロックカウンタ回路１０６を含む。クロッ
クフェーズロックループ回路１０４はライン１２０から
システムクロック信号φＳＹＳを受取り、クリスタル１
０３の共鳴周波数に直接依存してライン１０７上にロー
カルクロック信号ＴＣＬＫを同期して生ずる。好ましく
は、システムクロック信号φＳＹＳは１２．５ＭHzであ
るが、ローカルクロック信号ＴＣＬＫは１２５ＭHzに同
期する。クロック回路１０６はローカルクロック信号Ｔ
ＣＬＫのバッファリングを与え、次にその出力ライン８
０上にトランスミッタクロック信号ＣＴｘを与える。さ
らに、クロック回路１０６は、その第２の出力ライン１
３４上に拡張トランスミッタクロック信号ＣＴｘ２４を
与える。好ましくは、トランスミッタクロック信号ＣＴ
ｘと同期したこの拡張トランスミッタクロック信号ＣＴ
ｘ２４は約２４ナノ秒までの期間を有している。トラン
スミッタクロック信号期間の約２倍から４倍の拡張クロ
ック期間が受入可能であるが、２４ナノ秒の拡張期間ま
たは３つのＣＴｘ期間は、容易に得られる拡張であっ
て、準安定ステートの付与においてかなりのマージンを
有する同期回路３００を与えることが好ましい。
４．ＥＮＤＥＣコマンド管理ユニットの詳細 第２図を参照して、コマンド管理ユニット（ＣＭＴ）５
６は好ましくは複雑でないまたは従来のステートマシン
であって、それはライン７２によって与えられる直列デ
ータ，制御ライン２２３上に与えられるＣＭＴＩＮ信
号，および制御ライン２２５上に与えられるバイパス／
ループバック制御信号に応答する。これらの入力に応答
して、ＣＭＴユニット５６は、ライン８２上のマルチプ
レクサ制御信号，ＣＭＴＯＵＴライン２２２上のステー
タス出力信号，および選択器６４への制御ライン９０上
の選択器制御信号を与える。これらの後者の制御信号
は、データバス８８上に与えられ名目上の並列データ
と、静止，アイドル，および停止のような特定の制御シ
ンボルとの間の選択を与える。
６は好ましくは複雑でないまたは従来のステートマシン
であって、それはライン７２によって与えられる直列デ
ータ，制御ライン２２３上に与えられるＣＭＴＩＮ信
号，および制御ライン２２５上に与えられるバイパス／
ループバック制御信号に応答する。これらの入力に応答
して、ＣＭＴユニット５６は、ライン８２上のマルチプ
レクサ制御信号，ＣＭＴＯＵＴライン２２２上のステー
タス出力信号，および選択器６４への制御ライン９０上
の選択器制御信号を与える。これらの後者の制御信号
は、データバス８８上に与えられ名目上の並列データ
と、静止，アイドル，および停止のような特定の制御シ
ンボルとの間の選択を与える。
本発明の好ましい実施例におけるＣＭＴユニット５６
は、第９図に示されているようなステートマシンのステ
ートダイヤグラムを実行する。ＣＭＴユニット５６は、
好ましいローカルエリアネットワークプロトコルの或る
基本的なプロトコルの読出によって多数の個別のステー
トを介してＥＮＤＥＣ１２をサイクルするように用いら
れる。ＥＮＤＥＣ１２の初期設定に基づいて、ＣＭＴユ
ニット５６は第９図に示されているようにゼロまたは聴
取ステートにある。上記のように、ノードコントローラ
１４は、ネットワーク上の他のノードに関して同等，マ
スタ，または従属のユニットとしてローカルエリアネッ
トワーク上でアクティブになるために、基本的なプロト
コルを実行するようにＣＭＴユニット５６に指図するこ
とができる。すなわち、ＣＭＴユニット５６はＣＭＴＩ
Ｎライン２２３を介してノードコントローラ１４からそ
の初期ステート変更リクエストを受取る。たとえばＥＮ
ＤＥＣ１２が同等ユニットとして働くノードコントロー
ラ１４のステート変更リクエストに応答して、ＣＭＴユ
ニット５６はそれ自身をネットワーク上に確立するため
に基本プロトコルを実行し始める。これに応答して、Ｅ
ＮＤＥＣ１２がネットワーク上に停止ラインステートシ
ンボルのシリーズを発生することを制御する。この伝送
の始めに、ＣＭＴユニット５６内の専用タイマは最大の
時間フレームを確立するように初期設定され、その時間
フレーム内において好ましいプロトコルはＣＭＴユニッ
ト５６が現在のステートをサイクルアウトしてそのター
ゲットステートに入ることを可能にするために受取られ
なければならないことを規定する。すなわち、ＣＭＴユ
ニット５６は停止ラインステートシンボルのシリーズを
発生することができ、そして専用タイマのタイムアウト
に先立ってネットワークから停止ラインステートシンボ
ルを受取り始める。ＣＭＴユニット５６は直列ライン７
２を介してネットワークによって戻される任意のライン
ステートシンボルを受取る。停止ラインステートシンボ
ルの受信は、動作のステート１または不能化されたステ
ートへの遷移の結果となる。ＣＭＴユニット５６は次に
専用タイマを初期設定し、ネットワーク上への伝送のた
めにアイドルラインステートシンボルを選択する。もし
アイドルラインステートシンボルが次に受信されれば、
ＣＭＴユニット５６は第９図に示されているように能動
ステートに向けてサイクルする。この点において、ＥＮ
ＤＥＣ１２はローカルエリアネットワーク上の同等なノ
ードとしてアクティブになるために必要な基本的プロト
コルの実行に成功したとになる。
は、第９図に示されているようなステートマシンのステ
ートダイヤグラムを実行する。ＣＭＴユニット５６は、
好ましいローカルエリアネットワークプロトコルの或る
基本的なプロトコルの読出によって多数の個別のステー
トを介してＥＮＤＥＣ１２をサイクルするように用いら
れる。ＥＮＤＥＣ１２の初期設定に基づいて、ＣＭＴユ
ニット５６は第９図に示されているようにゼロまたは聴
取ステートにある。上記のように、ノードコントローラ
１４は、ネットワーク上の他のノードに関して同等，マ
スタ，または従属のユニットとしてローカルエリアネッ
トワーク上でアクティブになるために、基本的なプロト
コルを実行するようにＣＭＴユニット５６に指図するこ
とができる。すなわち、ＣＭＴユニット５６はＣＭＴＩ
Ｎライン２２３を介してノードコントローラ１４からそ
の初期ステート変更リクエストを受取る。たとえばＥＮ
ＤＥＣ１２が同等ユニットとして働くノードコントロー
ラ１４のステート変更リクエストに応答して、ＣＭＴユ
ニット５６はそれ自身をネットワーク上に確立するため
に基本プロトコルを実行し始める。これに応答して、Ｅ
ＮＤＥＣ１２がネットワーク上に停止ラインステートシ
ンボルのシリーズを発生することを制御する。この伝送
の始めに、ＣＭＴユニット５６内の専用タイマは最大の
時間フレームを確立するように初期設定され、その時間
フレーム内において好ましいプロトコルはＣＭＴユニッ
ト５６が現在のステートをサイクルアウトしてそのター
ゲットステートに入ることを可能にするために受取られ
なければならないことを規定する。すなわち、ＣＭＴユ
ニット５６は停止ラインステートシンボルのシリーズを
発生することができ、そして専用タイマのタイムアウト
に先立ってネットワークから停止ラインステートシンボ
ルを受取り始める。ＣＭＴユニット５６は直列ライン７
２を介してネットワークによって戻される任意のライン
ステートシンボルを受取る。停止ラインステートシンボ
ルの受信は、動作のステート１または不能化されたステ
ートへの遷移の結果となる。ＣＭＴユニット５６は次に
専用タイマを初期設定し、ネットワーク上への伝送のた
めにアイドルラインステートシンボルを選択する。もし
アイドルラインステートシンボルが次に受信されれば、
ＣＭＴユニット５６は第９図に示されているように能動
ステートに向けてサイクルする。この点において、ＥＮ
ＤＥＣ１２はローカルエリアネットワーク上の同等なノ
ードとしてアクティブになるために必要な基本的プロト
コルの実行に成功したとになる。
ＣＭＴユニット５６の状態またはステートは、好ましく
はＣＭＴＯＵＴ制御ライン２２２を介してノードコント
ローラ１４に連続的に報告される。ＣＭＴユニット５６
が任意のときにローカルエリアネットワーク上における
静止ラインステートシンボルの伝送を検知すれば、ＣＭ
Ｔユニット５６は即座にその現在のステートからゼロま
たは聴取ステートにサイクルバックする。この遷移によ
って、ＣＭＴＯＵＴステータスライン２２２のステート
は適切に修正されよう。
はＣＭＴＯＵＴ制御ライン２２２を介してノードコント
ローラ１４に連続的に報告される。ＣＭＴユニット５６
が任意のときにローカルエリアネットワーク上における
静止ラインステートシンボルの伝送を検知すれば、ＣＭ
Ｔユニット５６は即座にその現在のステートからゼロま
たは聴取ステートにサイクルバックする。この遷移によ
って、ＣＭＴＯＵＴステータスライン２２２のステート
は適切に修正されよう。
好ましくは、ＣＭＴＯＵＴステータスラインは、ＣＭＴ
ユニット５６のステータスがローカルエリアネットワー
ク上のノード１０の存在の適切な肯定応答を得ることに
失敗したことに関してそのステータスを表示する。すな
わち、停止ラインステートシンボルの発生に応答して、
専用ＣＭＴユニットタイマのタイムアウトまでに静止ラ
インステートシンボルのみが受取られた。第９図に示さ
れているように、これらの特定の状況は中断ステートへ
の遷移に対応する。
ユニット５６のステータスがローカルエリアネットワー
ク上のノード１０の存在の適切な肯定応答を得ることに
失敗したことに関してそのステータスを表示する。すな
わち、停止ラインステートシンボルの発生に応答して、
専用ＣＭＴユニットタイマのタイムアウトまでに静止ラ
インステートシンボルのみが受取られた。第９図に示さ
れているように、これらの特定の状況は中断ステートへ
の遷移に対応する。
また第９図に示されているように、好ましいＣＭＴユニ
ット５６のステートマシンは、任意の低レベルステート
からマスタステート３を含む任意の高レベルステートへ
の遷移を有する。マスタステート３は、ＣＭＴＩＮライ
ン２２３上のノードコントローラ１４からの適切なリク
エストに応答してＣＭＴユニット５６によって得られ
る。好ましくは、選択回路６４は、ネットワーク上への
伝送のために停止とアイドルのラインステートシンボル
の交互のシーケンスを発生して選択する。次に、ネット
ワークからのマスタラインステートシンボルの受信すな
わち停止とアイドルのラインステートシンボルの同じ交
互のシーケンスは、ＣＭＴユニット５６がマスタステー
ト３に向けてサイクルすることを許す。停止ラインシン
ボルの任意の引続く受信は、マスタステート３において
動作しているＣＭＴユニット５６がその不能ステート１
または能動ステート２にサイクルバックするようにさせ
る。しかし、もし静止ラインステートシンボルが受信さ
れれば、ＣＭＴユニット５６は好ましくはマスタステー
ト３から聴取ステート０へ直接サイクルバックする。
ット５６のステートマシンは、任意の低レベルステート
からマスタステート３を含む任意の高レベルステートへ
の遷移を有する。マスタステート３は、ＣＭＴＩＮライ
ン２２３上のノードコントローラ１４からの適切なリク
エストに応答してＣＭＴユニット５６によって得られ
る。好ましくは、選択回路６４は、ネットワーク上への
伝送のために停止とアイドルのラインステートシンボル
の交互のシーケンスを発生して選択する。次に、ネット
ワークからのマスタラインステートシンボルの受信すな
わち停止とアイドルのラインステートシンボルの同じ交
互のシーケンスは、ＣＭＴユニット５６がマスタステー
ト３に向けてサイクルすることを許す。停止ラインシン
ボルの任意の引続く受信は、マスタステート３において
動作しているＣＭＴユニット５６がその不能ステート１
または能動ステート２にサイクルバックするようにさせ
る。しかし、もし静止ラインステートシンボルが受信さ
れれば、ＣＭＴユニット５６は好ましくはマスタステー
ト３から聴取ステート０へ直接サイクルバックする。
したがって、上記の説明によれば、ＥＮＤＥＣ１２のＣ
ＭＴユニット５６の好ましい動作は、少なくとも１９８
４年６月１日にAmerican National Standard Committe
e,Technical Committee Ｘ３Ｔ９．５によって提案さ
れて確立された物理的層標準プロトコルであって同日の
その草案レポートのＲev．５において説明されているも
のに従って動作する。
ＭＴユニット５６の好ましい動作は、少なくとも１９８
４年６月１日にAmerican National Standard Committe
e,Technical Committee Ｘ３Ｔ９．５によって提案さ
れて確立された物理的層標準プロトコルであって同日の
その草案レポートのＲev．５において説明されているも
のに従って動作する。
IV．要約 すなわち、広範囲に柔軟なコンポーネント診断能力を有
し、衝突エラー状態が生じたときにも通信データパケッ
トを維持するユニークで最適な方法を有し、さらに柔軟
で論理状態に対して最適に不感である特に好ましい同期
した弾性バッファを最適に利用するＥＮＤＥＣコンポー
ネントシステム構造が説明された。
し、衝突エラー状態が生じたときにも通信データパケッ
トを維持するユニークで最適な方法を有し、さらに柔軟
で論理状態に対して最適に不感である特に好ましい同期
した弾性バッファを最適に利用するＥＮＤＥＣコンポー
ネントシステム構造が説明された。
好ましい実施例で例示された本発明の多くの態様の先の
議論から、本発明の性質と範囲から離れることなく多く
の修正や変更が可能であって、当業者によって実施され
得ることが明らかである。すなわち、本発明は特定的に
説明された以外に特許請求の範囲内において実施され得
ることが理解されるべきである。
議論から、本発明の性質と範囲から離れることなく多く
の修正や変更が可能であって、当業者によって実施され
得ることが明らかである。すなわち、本発明は特定的に
説明された以外に特許請求の範囲内において実施され得
ることが理解されるべきである。
第１図は例示的なローカルエリアネットワークノードと
その関連するホストの簡略化されたブロック図である。 第２図は本発明の好ましい実施例によるＥＮＤＥＣ構成
コンポーネントのブロック図である。 第３図は第２図の好ましいバッファとデコーダのコンポ
ーネントのブロック図である。 第４図は第３図の好ましいバッファエレメントのブロッ
ク図である。 第５図は第４図のバッファエレメントの好ましいメモリ
エレメントのブロック図である。 第６図は本発明の好ましい実施例において用いられるデ
ータ同期装置のブロック図である。 第７図は本発明の好ましい実施例のバッファエレメント
の実施において用いられる制御回路の詳細なブロック図
である。 第８図は第７図に示された制御回路によって与えられる
オーバフロー／アンダーフロー状態検知と復元を説明す
るタイミング図である。 第９図は本発明の好ましい実施例において実行される制
御ステート機能のラインステート図である。 図において、１０はローカルエリアネットワークノー
ド、１２はエンコーダ／デコーダ、１４はノードコント
ローラ、１６はホストコンピュータ、１８はインターフ
ェイスユニット、２０はクロックライン、２２は制御バ
ス、２４と２６はデータバス、２８は両方向データバ
ス、３０と３２は直列データバス、３４と３６はネット
ワーク媒体を示す。
その関連するホストの簡略化されたブロック図である。 第２図は本発明の好ましい実施例によるＥＮＤＥＣ構成
コンポーネントのブロック図である。 第３図は第２図の好ましいバッファとデコーダのコンポ
ーネントのブロック図である。 第４図は第３図の好ましいバッファエレメントのブロッ
ク図である。 第５図は第４図のバッファエレメントの好ましいメモリ
エレメントのブロック図である。 第６図は本発明の好ましい実施例において用いられるデ
ータ同期装置のブロック図である。 第７図は本発明の好ましい実施例のバッファエレメント
の実施において用いられる制御回路の詳細なブロック図
である。 第８図は第７図に示された制御回路によって与えられる
オーバフロー／アンダーフロー状態検知と復元を説明す
るタイミング図である。 第９図は本発明の好ましい実施例において実行される制
御ステート機能のラインステート図である。 図において、１０はローカルエリアネットワークノー
ド、１２はエンコーダ／デコーダ、１４はノードコント
ローラ、１６はホストコンピュータ、１８はインターフ
ェイスユニット、２０はクロックライン、２２は制御バ
ス、２４と２６はデータバス、２８は両方向データバ
ス、３０と３２は直列データバス、３４と３６はネット
ワーク媒体を示す。
Claims (22)
- 【請求項１】エンコードされたデータのソース（３６，
６２）から受け取られた第１のエンコードされたデータ
流れ（３２，７０）をデコードするためのデジタルコー
ド変換システム（５０，５２）であって、前記コード変
換システムは、 前記第１データ流れ（３２，７０）内のある特定のシー
ケンスのデータ（ＪＫ）を検知するためのシーケンス検
知手段（１１４）と、 前記第１のエンコードされたデータ流れを複数のデータ
流れセグメントに分割するための分割手段（１１６，１
１８，１２０）と、 第１のコード化されていないデータ流れ（７４）を生じ
るために前記データ流れセグメントをデコードするため
のデコーディング手段（１２２）を備え、前記変換シス
テムは、 前記特定のシーケンスのデータ（ＪＫ）に関して前記デ
ータ流れセグメントの分割を整列させかつ前記データ流
れセグメントの分割が前記特定のシーケンス（ＪＫ）の
最新の発生に関連して変化させられるときに衝突警告信
号（１５６）を与えるために前記シーケンス検知手段
（１１４）に応答する整列手段（１１８）と、 前記衝突警告信号（１５６）に応答して前記特定のシー
ケンスのデータ（ＪＫ）の現在起っているデコーディン
グを変化させるデコーディング手段（１２２）によって
特徴付けられるデジタルコード変換システム。 - 【請求項２】前記衝突警告信号（１５６）が存在しない
ときに前記デコーディング手段（１２２）によってデコ
ードされたような前記第１のコード化されていないデー
タ流れ（７４）のセグメントは第１の組の規定されたデ
ータ流れセグメントであることを特徴とする特許請求の
範囲第１項記載のシステム。 - 【請求項３】前記デコーディング手段（１２２）によっ
てデコードされたような前記第１のコード化されていな
いデータ流れ（７４）の前記特定のシーケンスのデータ
（ＪＫ）は、前記衝突警告信号（１５６）が存在しない
ときに前記第１の組の規定されたデータ流れセグメント
の１つであることを特徴とする特許請求の範囲第２項記
載のシステム。 - 【請求項４】前記衝突警告信号（１５６）が存在しない
ときに前記デコーディング手段（１２２）によってデコ
ードされたような前記第１のコード化されていないデー
タ流れ（７４）の前記特定のシーケンスのデータ（Ｊ
Ｋ）は第２の組の規定されたデータ流れセグメントの１
つに専属的に対応することを特徴とする特許請求の範囲
第３項記載のシステム。 - 【請求項５】前記第１のエンコードされたデータ流れ
（３２，７０）を受信するための入力手段（３２，４
０）と、 前記受信された第１データ流れ（７０）をバッファする
ための弾性バッファ手段（５０）とをさらに備え、前記
弾性バッファ手段（５０）は前記入力手段（４０）と前
記シーケンス検知手段（１１４）との間に配置され、前
記入力手段（３２，４０）において受け取られかつ前記
シーケンス検知手段（１１４）によって受け入れられた
ときに前記第１のデータ流れ（３２，７０）の転送速度
における差を調節することを特徴とする特許請求の範囲
第１項ないし第４項のいずれかの項に記載されたシステ
ム。 - 【請求項６】エンコードされていないデータのソース
（１４）から受け取られた第２のコード化されていない
データ流れ（２４）をさらにエンコードするためのエン
コーディングシステム（１２Ｔ）をさらに備え、その組
み合わされたシステム（１２）は、 第２のコード化されていないデータ流れ（８８）を生じ
るために、受信されてコード化されていないデータ流れ
（８４）をエンコードするエンコード手段（６２）と、 前記デコーダ手段（１２２）によってデコードされたよ
うな前記第１のコード化されていないデータ流れ（７
４）と前記エンコードされていないデータのソース（１
４）から受け取られた前記第２のコード化されていない
データ流れ（２４）との間で選択し、その選択された流
れを前記受信されてコード化されていないデータ流れ
（８４）として前記エンコーディング手段（６２）へ供
給するために前記エンコーディング手段（６２）に接続
された第１の入力流れ選択器（４６）によって特徴付け
られている特許請求の範囲第５項記載のシステム。 - 【請求項７】前記エンコーディング手段（６２）によっ
てエンコードされたような前記第２のエンコードされた
データ流れ（８８，９６）と前記エンコードされたデー
タのソース（３６）から受け取られた前記第１のエンコ
ードされたデータ流れ（３２）との間で選択するために
前記入力手段（３２）に接続された第２の入力流れ選択
器（４０）と、 前記デコーダ手段（３０，１２２）によってデコードさ
れたような前記第１のコード化されていないデータ流れ
（７４）と前記エンコードされていないデータのソース
（１４）から受け取られたような前記第２のコード化さ
れていないデータ流れ（２２）との間で選択するための
出力流れ選択器（４４）をさらに備えたことを特徴とす
る特許請求の範囲第６項記載のシステム。 - 【請求項８】前記第１の入力流れ選択器（４６）と前記
出力流れ選択器（４４）を協働的に制御するための制御
手段（５６）をさらに備えたことを特徴とする特許請求
の範囲第７項記載のシステム。 - 【請求項９】前記弾性バッファ手段（５０）は、複数の
論理的なシーケンシャルデータ記憶位置においてデータ
をストアする手段（１１０）と、 前記バッファ手段（５０）によって受け取られたような
前記第１のデータ流れ（７０）から前記データ記憶手段
（１１０）のデータ記憶場所内へのデータの書込みを制
御する手段（１０８）をさらに含み、前記書込制御手段
（１０８）は前記第１データ流れ（７０）から引き出さ
れたクロック信号（ＣＲｘ，１３２）と同期しており、
さらに、 前記データ記憶手段（１１０）からの前記第１データ流
れのバッファされたもの（７２）の読出しを制御する手
段（１１２）をさらに備え、前記読出制御手段（１１
２）は前記シーケンス検知手段（１１４）への前記バッ
ファされた第１データ流れ（７２）の転送と同期してい
ることを特徴とする特許請求の範囲第５項ないし第８項
のいずれかの項に記載されたシステム。 - 【請求項１０】前記書込制御手段（１０８）によって最
新にデータが書込まれたデータ記憶場所の１つに論理的
に隣接するデータ記憶場所の１つからのデータの読出し
のために前記読出制御手段（１１２）が準備しかつ前記
読出制御手段（１１２）から最新に読出されたデータ記
憶場所の１つに論理的に近接するデータ記憶場所の１つ
へのデータの書込みのために前記書込制御手段（１０
８）が準備するときにエラー信号を与える手段をさらに
備えたことを特徴とする特許請求の範囲第９項記載のシ
ステム。 - 【請求項１１】前記データ記憶手段（１１０）はさら
に、前記データ記憶場所の各々にデータ記憶場所ステー
タス信号をストアする手段（２４２）を含み、前記ステ
ータス信号は前記書込制御手段（１０８）または前記読
出制御手段（１１２）が前記データ記憶場所の対応する
１つについて最新に読出しまたは書込みしたことを表示
することを特徴とする特許請求の範囲第１０項記載のシ
ステム。 - 【請求項１２】エンコードされたデータワードを含む直
列ビット流れのデータを受取るデータ受信とデコーディ
ングの回路であって、前記回路は （ａ）前記受信された直列ビットデータ流れを並列ワー
ドデータ流れ（１５８）に変換する直列並列変換手段
（１１６，１２０）と、 （ｂ）前記受信された直列ビットデータ流れ内のある特
定のデータビットシーケンス（ＪＫ）を検知するための
ビットシーケンス検知手段（１１４）を備え、前記特定
のデータビットシーケンスは前記受信されたデータ流れ
の他のワードと所定のタイミング関係を有する所定のデ
ータワード（ＪＫ）に対応し、 （ｃ）前記所定のデータワード（ＪＫ）に関して前記並
列ワードデータ流れ内の引き続くデータワードの整列を
維持するために前記直列ビットデータ流れ内の前記所定
のデータワードの発生に対して前記直列並列変換手段
（１１６）の動作を同期させるために前記検知手段に応
答する同期手段（１１８，１６０）をさらに備え、前記
同期手段は前記動作を初回に同期化した後に前記動作を
２回目に同期するときに不整列警告信号（１５６）を生
じることによって特徴付けられ、 （ｄ）コード化されていない並列ワードデータ流れ（７
４）を生じるために前記並列ワードデータ流れ（１５
８）をデコードするデコーディング手段（１２２）をさ
らに備え、前記デコーディング手段は前記同期手段によ
って発生された不整列警告信号（１５６）に応答して前
記所定のデータワードが前記並列ワードデータ流れ内の
先行するデータワードと時間整列していないときに前記
所定のデータワードのデコーディングを変える手段を含
み、前記所定のデータワードのデコーディングは前記変
換器が前記直列ビットデータ流れに関して再同期化され
たことを示すように変更されることを特徴とするデータ
受信とデコーディングの回路。 - 【請求項１３】エンコードされていないデータの複数の
ソースの任意の１つからのデータ流れをエンコードする
ためとエンコードされたデータの複数のソースの任意の
１つからのデータ流れをデコードするためのエンコーダ
／デコーダ集積回路（１２）であって、前記回路は、 第１のエンコードされた直列ビットデータ流れを受信す
る手段（１００，１０２）と、 前記第１のエンコードされた直列ビットデータ流れをバ
ッファする手段（１１０）と、 前記第１のエンコードされた直列ビットデータ流れを第
１のエンコードされた並列ワードデータ流れに変換する
手段（１１６，１２０）と、 前記第１のエンコードされた直列ビッドデータ流れ内の
ある特定のデータワードのビットシーケンスを検知する
手段（１１４）と、 前記検知手段（１１４）に応答して前記特定のデータワ
ードのビットシーケンスを前記第１のエンコードされた
並列ワードデータ流れ内の対応するデータワードに変換
するように前記変換器（１１４，１２０）を前記第１の
エンコードされた直列ビットデータ流れに同期させるた
めと前記特定のデータワードに関して前記エンコードさ
れた並列ワードデータ流れ内の一連のデータワードの整
列を維持するための手段（１１８）と、 コード化されていない並列ワードデータ流れを与えるた
めに前記第１のエンコードされた並列ワードデータ流れ
内のデータワードの各々をデコードする手段（１２２）
と、 第２のエンコードされていない並列ワードデータ流れを
受信する手段（４６）と、 第２のエンコードされた並列ワードデータ流れを与える
ために前記第２のエンコードされていないデータ流れを
エンコードする手段（６２）と、 第２のエンコードされた直列ビットデータ流れを与える
ために前記第２のエンコードされた並列ワードデータ流
れを同期化する手段（６６）とを備え、 前記デコード手段（１２２）は前記同期手段（１１８）
に応答する手段を含み、それは前記第１のエンコードさ
れた直列ビットデータ流れの衝突条件の検知に応答して
前記同期手段が衝突警告信号を生じかつ前記第１のエン
コードされた並列ワードデータ流れ内の先行するデータ
に関して前記特定のデータワードの整列を変更するとき
に前記特定のワードのデコーディングを変更し、他の状
態にデコードされた前記特定のデータワードがデコード
されて前記変換器（１１６）が前記第１のエンコードさ
れた直列ビットデータ流れに関して再同期化されたこと
を表示し、前記表示はデータの不整列が検知されたこと
の警告を与えること特徴とするエンコーダ／デコーダ集
積回路。 - 【請求項１４】第１のシリーズのデータワードを含む受
信された直列ビット流れを変換しかつ前記直列の第１シ
リーズのデータワードを第２シリーズのデータワードに
変換するためにローカルエリアネットワークにおいて用
いられるデータ受信とコード変換のシステムであって、
前記第１のシリーズのデータワードは第１の組のデータ
コードによって表され、前記第２のシリーズのデータワ
ードは第２の組のデータコードによって表され、そして
前記受信された直列ビット流れのワードはデータ不整列
欠陥条件にさらされる前記システムは、 （ａ）前記受信された直列ビット流れ内の予想される位
置に先立ってユニークなコードシーケンス（ＪＫ）の存
在を検知する検知手段（１１４，１１６）を備え、予想
されない位置におけるコードシーケンスの存在は前記不
整列欠陥条件の発生を表し、 （ｂ）前記第１の組のデータコードによって表されるよ
うな前記受信された直列ビット流れの前記データワード
をコード変換するための変換手段をさらに備え、それは
前記第２の組のデータコードの１つによって表されるよ
うな前記第２のシリーズ内の対応するデータワードと、
一次コードを含む前記組の第１のもの、および１以上の
二者択一的なエラー表示コードを含む前記組の第２のも
のを生じ、 （ｃ）前記変換手段によって実行されたコード変換を選
択的に変更するために前記検知手段に応答する手段をさ
らに備え、それは前記第１の組の複数のデータコードの
１つのデータコードの少なくとも前記第２の組の複数の
データコードの前記二者択一的なデータコードの１つに
変換し、前記受信された直列ビット流れ内の前記不整列
欠陥条件の発生を反映し、前記二者択一的なデータコー
ドの少なくとも１つにおける出力は起こり得るデータ衝
突の警告を与えることを特徴とするデータ受信とコード
変換のシステム。 - 【請求項１５】前記選択的に変更する手段は、前記ユニ
ークなビットシーケンス（ＪＫ）のデータ位置において
前記データワードのコード変換を変更することを特徴と
する特許請求の範囲第１４項記載のシステム。 - 【請求項１６】前記検知手段は、前記受信された直列ビ
ット流れの直前に先行するデータワードの予想される終
端に先立つ前記ユニークなビットシーケンス（ＪＫ）の
発生を検知することを特徴とする特許請求の範囲第１５
項記載のシステム。 - 【請求項１７】前記検知手段はさらに前記ユニークなビ
ットシーケンス（ＪＫ）の各発生を検地しかつ前記コー
ド変換手段は前記検知手段に応答して前記コード変換手
段を同期させて、最新に受信された前記ユニークなビッ
トシーケンス（ＪＫ）と整列している前記受信された直
列ビット流れの引き続くデータワードを変換することを
特徴とする特許請求の範囲第１６項記載のシステム。 - 【請求項１８】所定のビット長のエンコードされたデー
タワードを含む直列ビット流れを受信するための受信ユ
ニットであって、前記データワードの少なくとも２つの
連続しないものはユニークなビットシーケンス（ＪＫ）
によって各々が表された区切りワードであり、そのユニ
ークなビットシーケンスは前記受信された直列ビット流
れ内の他のすべてのワードのビットシーケンスから識別
可能であり、前記受信ユニットは、 前記ユニークなビットシーケンス（ＪＫ）の発生を検知
する検知手段と、 各受信されたデータワードの開始を識別するために前記
受信された直列ビット流れを分割する手段とを備え、 前記受信ユニットは、前記データワードの２つの区切り
ワード（ＪＫ）がある数のビットだけ隔てられて前記所
定のビット長のある倍数に等しくないときに衝突警告信
号を生じる不整列警告手段によって特徴付けられる受信
ユニット。 - 【請求項１９】前記直列ビット流れはトークンリングネ
ットワークから受け取られることを特徴とする特許請求
の範囲第１２項に記載のデータ受信とデコーディングの
回路。 - 【請求項２０】前記直列ビット流れはトークンリングネ
ットワークから受け取られることを特徴とする特許請求
の範囲第１３項記載のエンコーダ／デコーダ集積回路。 - 【請求項２１】前記直列ビット流れはトークンリングネ
ットワークから受け取られることを特徴とする特許請求
の範囲第１４項ないし第１７項のいずれかの項に記載さ
れたデータ受信とコード変換のシステム。 - 【請求項２２】前記直列ビット流れはトークンリングネ
ットワークから受け取られることを特徴とする特許請求
の範囲第１８項記載の受信ユニット。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/683,281 US4703486A (en) | 1984-12-18 | 1984-12-18 | Communication data encoder/decoder component system architecture |
| US683281 | 1984-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61146041A JPS61146041A (ja) | 1986-07-03 |
| JPH0657010B2 true JPH0657010B2 (ja) | 1994-07-27 |
Family
ID=24743340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60286857A Expired - Lifetime JPH0657010B2 (ja) | 1984-12-18 | 1985-12-17 | データコード間でデータ流れを変換するための変換システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4703486A (ja) |
| EP (1) | EP0186420B1 (ja) |
| JP (1) | JPH0657010B2 (ja) |
| AT (1) | ATE86420T1 (ja) |
| DE (1) | DE3587149T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8952116B2 (en) | 2009-09-29 | 2015-02-10 | Nippon Shokubai Co., Ltd. | Particulate water absorbent and process for production thereof |
| US9062140B2 (en) | 2005-04-07 | 2015-06-23 | Nippon Shokubai Co., Ltd. | Polyacrylic acid (salt) water-absorbent resin, production process thereof, and acrylic acid used in polymerization for production of water-absorbent resin |
| US9090718B2 (en) | 2006-03-24 | 2015-07-28 | Nippon Shokubai Co., Ltd. | Water-absorbing resin and method for manufacturing the same |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5584032A (en) * | 1984-10-17 | 1996-12-10 | Hyatt; Gilbert P. | Kernel processor system |
| US4964142A (en) * | 1987-07-15 | 1990-10-16 | Kadiresan Annamalai | Receiver synchronization in encoder/decoder |
| US4835776A (en) * | 1987-07-15 | 1989-05-30 | Advanced Micro Devices Inc. | Communication filter |
| US5023872A (en) * | 1988-03-25 | 1991-06-11 | Advanced Micro Devices, Inc. | FDDI bit error rate tester |
| US4945548A (en) * | 1988-04-28 | 1990-07-31 | Digital Equipment Corporation | Method and apparatus for detecting impending overflow and/or underrun of elasticity buffer |
| US4878219A (en) * | 1988-04-28 | 1989-10-31 | Digital Equipment Corporation | Method and apparatus for nodes in network to avoid shrinkage of an interframe gap |
| US4979174A (en) * | 1988-12-29 | 1990-12-18 | At&T Bell Laboratories | Error correction and detection apparatus and method |
| US5179664A (en) * | 1989-04-14 | 1993-01-12 | National Semiconductor | Symbol-wide elasticity buffer with a read-only section and a read-write section |
| US5063575A (en) * | 1989-04-17 | 1991-11-05 | Advanced Micro Devices, Inc. | Apparatus and method for proper byte alignment in an encoder/decoder |
| US5046182A (en) * | 1989-12-01 | 1991-09-03 | National Semiconductor Corporation | Code points for transferring data from a network transmission medium to a station on the network |
| US5185863A (en) * | 1989-12-01 | 1993-02-09 | National Semiconductor Corporation | Byte-wide elasticity buffer |
| US5325360A (en) * | 1992-12-09 | 1994-06-28 | National Semiconductor Corporation | Controllable PCM state machine user interface |
| US5333270A (en) * | 1992-12-29 | 1994-07-26 | National Semiconductor Corporation | FDDI configuration management state machine controller |
| US5566203A (en) * | 1993-06-24 | 1996-10-15 | National Semiconductor Corp. | Intelligent repeater functionality |
| US5875210A (en) * | 1993-06-24 | 1999-02-23 | National Semiconductor Corporation | Method and apparatus for repeating data |
| US7949488B2 (en) * | 1994-11-21 | 2011-05-24 | Nike, Inc. | Movement monitoring systems and associated methods |
| US6058117A (en) * | 1997-10-27 | 2000-05-02 | Cisco Technology, Inc. | Data transfer via pseudo deterministic channel |
| DE10001395A1 (de) * | 2000-01-14 | 2001-08-02 | Infineon Technologies Ag | Codierverfahren zur Codierung von Aktoren-Steuerbefehlen und Aktorensteuereinheit zur Steuerung von Aktoren |
| US6535028B1 (en) | 2001-11-12 | 2003-03-18 | Deere & Company | Data bus fault detection circuit and method |
| US7752506B1 (en) * | 2003-09-16 | 2010-07-06 | Cypress Semiconductor Corporation | FIFO memory error circuit and method |
| US9323312B2 (en) | 2012-09-21 | 2016-04-26 | Atmel Corporation | System and methods for delaying interrupts in a microcontroller system |
| US9213388B2 (en) * | 2012-09-21 | 2015-12-15 | Atmel Corporation | Delaying reset signals in a microcontroller system |
| US9507406B2 (en) | 2012-09-21 | 2016-11-29 | Atmel Corporation | Configuring power domains of a microcontroller system |
| US9213397B2 (en) | 2012-09-21 | 2015-12-15 | Atmel Corporation | Changing power modes of a microcontroller system |
| US9383807B2 (en) | 2013-10-01 | 2016-07-05 | Atmel Corporation | Configuring power domains of a microcontroller system |
| US9684367B2 (en) | 2014-06-26 | 2017-06-20 | Atmel Corporation | Power trace port for tracing states of power domains |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3469193A (en) * | 1966-07-22 | 1969-09-23 | Us Navy | Automatic correction system for bringing recorded data into synchronism with a reference |
| NL167819C (nl) * | 1968-06-28 | Communications Satellite Corp | Ontvanger voor digitale signalen met foutcorrectie-inrichting. | |
| US4047151A (en) * | 1974-12-24 | 1977-09-06 | Rydbeck Nils R C | Adaptive error correcting transmission system |
| JPS5244506A (en) * | 1975-10-06 | 1977-04-07 | Nec Corp | Code conversion circuit |
| JPS6030460B2 (ja) * | 1979-03-02 | 1985-07-16 | 富士通株式会社 | キヤリヤ検出信号制御方式 |
| JPS5753806A (en) * | 1980-09-16 | 1982-03-31 | Toshiba Corp | Processor of digital signal |
| US4399531A (en) * | 1980-09-29 | 1983-08-16 | Rockwell International Corporation | Distributed digital data communications network |
| DE3106183A1 (de) * | 1981-02-19 | 1982-09-02 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zur fehlerfreien synchronisation asynchroner impulse |
| US4451827A (en) * | 1981-09-22 | 1984-05-29 | The Johns Hopkins University | Local area communication network |
| JPS5864844A (ja) * | 1981-10-15 | 1983-04-18 | Victor Co Of Japan Ltd | 同期検出方式 |
| US4498173A (en) * | 1982-06-17 | 1985-02-05 | At&T Bell Laboratories | Technique for digital split-channel transmission using interpolative coders and decoders |
| US4464543A (en) * | 1982-12-01 | 1984-08-07 | Gte Business Communication Systems Inc. | Network control center call trace |
| FR2540694B1 (fr) * | 1983-02-07 | 1988-05-13 | Trt Telecom Radio Electr | Systeme de telecommunication en boucle a multiplex temporel comportant une premiere et une deuxieme lignes de transmission |
| CA1231176A (en) * | 1983-02-15 | 1988-01-05 | James R. Hamstra | Group coding system for serial data transmission |
| US4551834A (en) * | 1983-10-25 | 1985-11-05 | U.S. Philips Corporation | Method and system for communicating over an open communication network |
| US4519070A (en) * | 1984-01-19 | 1985-05-21 | Burroughs Corporation | Method of initializing and recovering from failures in a local area network |
-
1984
- 1984-12-18 US US06/683,281 patent/US4703486A/en not_active Expired - Lifetime
-
1985
- 1985-12-17 EP EP85309199A patent/EP0186420B1/en not_active Expired - Lifetime
- 1985-12-17 DE DE8585309199T patent/DE3587149T2/de not_active Expired - Fee Related
- 1985-12-17 JP JP60286857A patent/JPH0657010B2/ja not_active Expired - Lifetime
- 1985-12-17 AT AT85309199T patent/ATE86420T1/de not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9062140B2 (en) | 2005-04-07 | 2015-06-23 | Nippon Shokubai Co., Ltd. | Polyacrylic acid (salt) water-absorbent resin, production process thereof, and acrylic acid used in polymerization for production of water-absorbent resin |
| US9090718B2 (en) | 2006-03-24 | 2015-07-28 | Nippon Shokubai Co., Ltd. | Water-absorbing resin and method for manufacturing the same |
| US8952116B2 (en) | 2009-09-29 | 2015-02-10 | Nippon Shokubai Co., Ltd. | Particulate water absorbent and process for production thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0186420A3 (en) | 1988-10-05 |
| DE3587149T2 (de) | 1993-08-05 |
| EP0186420B1 (en) | 1993-03-03 |
| DE3587149D1 (de) | 1993-04-08 |
| EP0186420A2 (en) | 1986-07-02 |
| ATE86420T1 (de) | 1993-03-15 |
| JPS61146041A (ja) | 1986-07-03 |
| US4703486A (en) | 1987-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0657010B2 (ja) | データコード間でデータ流れを変換するための変換システム | |
| US4692894A (en) | Overflow/Underflow detection for elastic buffer | |
| JPH055711Y2 (ja) | ||
| EP0228214B1 (en) | Apparatus and associated method for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals | |
| US4592072A (en) | Decoder for self-clocking serial data communications | |
| EP1388975B1 (en) | System and method for data transition control in a multirate communication system | |
| US7010612B1 (en) | Universal serializer/deserializer | |
| EP0424774B1 (en) | Clock distribution system and technique | |
| US6452927B1 (en) | Method and apparatus for providing a serial interface between an asynchronous transfer mode (ATM) layer and a physical (PHY) layer | |
| US5079770A (en) | Apparatus and associated methods for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals | |
| JPH02247709A (ja) | スキユー除去方法 | |
| JPS6022846A (ja) | デ−タ通信システム及び装置 | |
| EP0227378B1 (en) | Method for receiving and converting high speed serial data pattern input signals to parallel data pattern output | |
| US4987572A (en) | Apparatus and associated methods for converting asynchronous nonhomogeneous variable width parallel data to a format suitable for transmission over synchronous high speed serial transmission media | |
| JPS6021502B2 (ja) | デ−タ伝送システム | |
| JPH0654475B2 (ja) | 遷移の誤りを検出する装置 | |
| US4958344A (en) | System for transmitting and receiving asynchronous nonhomogeneous variable width parallel data over a synchronous high speed serial transmission media | |
| US4835776A (en) | Communication filter | |
| EP0228213A2 (en) | System for transmitting and receiving asynchronous nonhomogeneous variable width parallel data over a synchronous high speed serial transmission media | |
| JP2648752B2 (ja) | データ情報の正確なデコードを保証する装置 | |
| US5455700A (en) | Regenerative communication channel extender | |
| JPH0142177B2 (ja) | ||
| EP0476968A2 (en) | Clock recovery circuit | |
| JP2510077B2 (ja) | 直列リンクとドライバおよびレシ―バの速度とをペ―シングするための空語制御方法 | |
| JPH06224998A (ja) | 多段伝送用信号再生装置 |