JPS6021502B2

JPS6021502B2 - デ−タ伝送システム

Info

Publication number: JPS6021502B2
Application number: JP52075643A
Authority: JP
Inventors: アブラハム・エム・ギンデイ; ドナルド・ジヨン・ラング
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1976-07-26
Filing date: 1977-06-27
Publication date: 1985-05-28
Also published as: JPS5315031A; GB1530757A; DE2728246A1; US4103336A

Description

【発明の詳細な説明】本発明は、高いデータ転送速度を持つ装置を結合するル
ープ・システム、より具体的には、ＣＰＵチャネルとデ
ィスクやテープのような大容量記憶装置とを結合するシ
ステムに対する帯城幅の割り当てに関する。

データを１秒当りメガバイトの割合で転送する能力を持
ったループ・システムは、通常、等しい一定の長さを持
った多重バイトのフレームを使用する。

各フレームは一時にたゞ一つの端末装置に割り当てられ
ている。また、そのようなシステムは、高いデータ転送
速度ゆえに、ループ遅延がフレーム中と大きく超える事
がある。ＣＰＵチャネルは、ディスク記憶装置、記憶区
域（ボリューム）、ディスク（トラック）位置及び角度
位置によって記録の場所を特定したり、書き込み又は読
み取り操作を袴定したりする一連の命令を伝達すること
によって、直接アクセス記憶装置（ＤＡＳＤ）のデータ
をアクセスする。

チャネル指令ワードと呼ばれるこの命令は、いくつかの
ディスク記憶装置に共通の制御装燈によって解釈され、
アクセス機構を記憶装置に対して実際に位置決めし、読
み取り又は書き込み操作を実行させる。チャンネルの利
用可能度並びに記憶のアクセス、読み取り及び書込みに
対する記憶システムの応答時間は変化するため、チャネ
ルと直接アクセス記憶装置との結合は「ゆるいしすな
わち、データ転送は応答確認プロトコルによって為され
る。つまり、装置の状態が確かめられ、もし利用可能で
あるならば、一つのデータ処理が行なわれるのである。
このため、装置の動作速度が異なっていても、バッファ
使用の必要性が極小化される。ＣＰＵチャネルを複数の
記憶装置にループを介して時分割方式で結合させても、
原理的にプロトコルは変更されない。

これは、ループの特性が考慮されなければならない事を
意味している。例えば、高いデータ転送速度を持つ記憶
装置をもったループは、システムをオーバーランさせる
ような端末装置を切り離す手段を持っていなければなら
ない。言い換えると、システムをオーバーランさせかね
ない端末装置をロックアウトすることが望ましい。この
状況は２つの原因によって起こる。第１に、ディスクや
テープのような大容量記憶装置は、文字、単位での始動
／停止能力を欠いており、それらの装置はデータを多量
バイトで、レコードで又はトラック単位で転送する。第
２に、ボリューム転送のためには、広い帯城幅（高いデ
ータ転送速度）が不可欠である。この関連で、利用可能
なループの帯域幅が、サービスを要求している全端末装
置の帯域幅の和よりも小さい時に、オーバーランが起こ
る。チャネルと記憶装置を結合させるためのループ・プ
ロトコルは、次の機能を与えなければならない。

すなわち、チャネルからアクセス指令を送ること、受け
入れ側の装置が転送を受け取れる範囲内でのみデータを
書き込むこと、そして、ループのいくつかの二次端末装
置を滋先的に防げることがないように、あるいは、装置
のオーバーランを避けるように、帯城幅を割り当てるこ
とである。先行技術において、あるループ・プロトコル
は、装置に対して固定的にフレーム／スロットを割り当
てる。その結果、時間（帯域幅）は、もしスロットが利
用されない時は、浪費されてしまつ。ループ・プロトコ
ルにより、主端末装置が集中的にスロットを割り当てる
ように要求される場合、主端末装置は各装置のその瞬間
におけるデータ転送速度の変化を知らないであろう。従
って、主端末菱贋は、割り当てられたフレームノスロツ
トを、装置よりも高い速度で転送するように要求される
。これもまた浪費的である。なぜなら、オーバーランし
ている装置に割り当てられた余分の帯域幅は、他の装置
が利用できないからである。他のループ／プロトコルは
、任意選択応答ボーリング（ＯＲＰ）のような分布方式
を使用している。任意選択応答ボーリングシステムにお
いて、各サイクルの開始時にオーバーヘッド、フレーム
は、その長さが可変なことと相まって、各装置にバッフ
ァリングの必要性をもたらす。浪費されたフレームの数
は、少なくとも、各任意選択応答ボーリングサイクル中
のループ遅延に等しい。異なったアドレス可能な端末装
置の間で、その機能を時分割して使うループ・システム
は、アドレス、制御部分及びデータ部分を有するフレー
ム形式を必要とする。アドレス部分は、受信側のアドレ
スを含まなければならないが更に、発信側のアドレスを
含んでいてもよい。制御部分は、通常型あるいはモード
、即ちサービスの要求、指令、書き込み、読み取り、装
置の状態そしてフレームの状態、即ち利用可能かそうで
ないか、空いているかそうでないかを示すために与えら
れる。フレーム形式は、応答確認プロトコルを実施する
手段を与える。例えば、もしチャネルが特定の記憶装置
にデータを書き込むことを欲するならば、その時、記憶
装置は、装置が利用可能でありデータを受け取る態勢が
整っていることを明確に示す何かの方法を持たなければ
ならない。これは状態フレームによって伝達される。オ
ーバーランを避けるために、装置は、そのデータ・バッ
ファが１フレーム分のデータを収容する余地がある時に
、二次端末装置から主端末装置へ「書き込み要求」フレ
ームを送る。可能な限りデータ・バッファを小さくする
ために、このループ・プロトコルは、主端末装置が、各
書き込み要求に対して、最小で不変の遅延時間を持って
、応答することを強いている。二次端末装置は、実際に
データを必要とする以前に要求を送ることによって、そ
の不変なループ遅延を利用している。１９７２王６自発
行のｍＭテクニカル・ディスクロージユア・ビユレテイ
ン（ＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｍｅＢ
側ｅｔｉｎ）、１５蓋、１号、３３５−３３６ページ、
及び１９７３年６自発行の同誌１６巻、１号、３０２−
３０５ページは、ループ二次端末装置でのスロットの使
用／再使用、及び主端末装置によって生成された、アド
レスを割り当てられていない空のフレームと二次端末装
置におけるデータ（メッセージ）の列との間の関係によ
って、動的なフレ−ム／スロットの再割り当てや帯城幅
分布を扱っている。

上記文献の前者によれば、特定のループ端末装置に宛て
られたスロットは、その端末装置に捕えられ、スロット
のアドレス部分に他のアドレスや特殊な文字を重ねて書
くことによって再使用される。

特殊な文字の効果は、アドレスの与えられていないスロ
ットを作り出すことである。もちろん、そのようなスロ
ットは、データあるいはサービスの要求を伝達しようと
欲する最初の端末装置が使用することができる。上記文
敵は、主端末装置によって作られた、アドレスの与えら
れていないフレームに、上流の端末装置がより多くアク
セスする統計的な傾向を、一様なアクセスにより近づけ
るための改良に係る。上記文献の後者によれば、メッセ
ージは、個々にアドレス可能なスロットに於し、、例え
ば一時に１バイト転送される。

この場合、主端末装置は、タイム・スロット当りの平均
メッセージ数の逆数をパラメータとして、アドレス指定
のないタイム・スロットを発生させる。平均が０．１の
場合、主端末装置は、１“固のアドレス付きスロットが
送られた後、１つのアドレス指定のないスロットを挿入
する。平均が０．５の場合、主端末装置はアドレス指定
のあるスロットとないスロットとを交互に送る。本発明
の一つの目的は、ループ・システムで通信を行なう端末
装置間の帯域幅の利用（帯域幅占有率）を改善すること
である。

本発明のもう一つの目的は、ＣＰＵチャネルや大容量記
憶装置のような高いデータ転送速度を持った装置を接続
したループにおいて、装置でデータ・バッファを行なう
必要を極小化し、更に、装置がループによってオーバー
ランさせられるのを避けるために、改善を行なうことで
ある。新しい動的フレーム割り当てによって、ループ・
システムにおける帯域幅占有率を改善することも、一つ
の特定の目的である。本発明によれば、主端末装置へデ
ータを転送しようとする二次端末装置は、最初、アドレ
ス指定のない空フレームを捕まえ、主端末装置へ許可を
求めなければならない。

要求に応じて、主端末装置は、帯域幅の和がその瞬間に
利用できるループ帯域幅より小さい場合に限り、二次端
末装置をループに接続する。このため、ループをオーバ
ーランさせる可能性のある端末装置はロックアウトされ
る。これは、各端末装置に関して、或る平均値あるいは
最大値が存在することを前提としている。さらに現実の
値と割り当てられた値の間の差の代数的和が無視し得る
ものと仮定している。これに関連して、本発明は、ルー
プの占有状態を示す、利用可能状態ビットを使用してい
る。もし、完全に占有されている（利用可能な帯城幅が
存在しない）ならば、新しい要求は受け入れられない。
動的フレーム割り当ては主端末装置において起こり、二
次端末装置では選択的に起こる。

これに関して、本発明は、二次端末装置から受け取るフ
レームの型と主端末装置によって生成されるフレームの
型との間に一対一の関係を期対している。従って、アド
レス指定のない空フレームは、二次端末装置からのアド
レス指定された塞フレーム（続み取り）の各々に応じて
次に出て行くフレームにおいて生成される。さらに、主
端末装置は、各サービス要求を受け取って、アドレス指
定された塞フレーム（書き込み）を生成する。最後に、
主端末装置は、帯域幅の要求をしないフレームを受け取
った時にのみ、例えば、アドレス指定のない空フレーム
を受け取るごとに、アクセス指令を送ることができる。
アドレス指定された塞フレームの各々に応じてアドレス
指定のない空フレームを生成することによって、任意の
準備のできた記憶装置（二次端末装置）からのデータ転
送のために帯域幅が利用可能になる。一対一の関係は、
二次端末装置による利用に直接関係して同じループ帯城
幅を、単に再割り当てするだけだから、ループのオーバ
ランは起こり得ない。装置のオーバーランは、二次端末
装麿からの一つのサービス（書き込み）要求を受け取っ
た時にだけ、データの入つた一つのフレームを送ること
によって、起こり得なくなる。アドレス指定のない空フ
レームが主端末装置に反って来た場合、それは帯域幅が
他の用途に利用できることを表わしている。

そのような用途の−つは、指令フレームの伝送である。
指令フレームを受け取ると、その二次端末装置は、接続
している記憶装置をアクセスできる。他の使途は、アド
レス指定のない空フレームを循環させることであるアド
レス指定のない空フレ−ムの生成は、主端末装置の近傍
にある上流の端末装置のフレーム利用度を増加させ、主
端末装置の近傍の下流の端末装置に対して反対に作用す
る。

二次端末装置のフレーム使用／再使用プロトコルによっ
て、端末装置間でより一様な状態に近くなることが鰯持
される。これは、二次端末装置が、それに宛てられたフ
レームを捕獲し、王様末装置にサービス（書き込み）要
求を送る事にそのフレームを再使用するのを許す事をう
まく利用している。あるいは、二次端末装置が送るべき
書き込み要求を持たない場合、「アドレス指定されてい
る一文字を「アドレス指定されていない一文字に変えな
ければならない。あるいは、そのフレームがアドレス指
定されていない場合、二次端末装置は、データの入った
フレーム（アドレス指定がされた塞（読み取り）フレー
ム）、サービスの要求、状態フレームを送ることで、フ
レームを使用できる。第１図に、一つ又はそれ以上の数
の記憶装魔３を、計算機の主記億装置５に結合させるル
ープ通信システムーが示されている計算機８には入出力
装置１０が結合されている。

主記憶装置５はループ制御装置７に接続されている。こ
のことに関連して、ループ制御装置は、主端末装置とも
呼ばれる。ディスク装置やテープ装置のような記憶装置
３は、装置アダプター９に接続され、二次端末装置とも
呼ばれる。ループ自身は、直並列変換器１２，１３，１
５，１７を、直列に接続した単一方向通信線路１１から
成っている。ループへのデ−夕の挿入はループ・アダプ
ター１９又は装置アダプター９から、直並列変換器を経
て、並列−直列変換によって実行される。同様に、ルー
プからのデータの除去は、変換装置又はループ・アダプ
ター１９を通じて、直列−並列変換につて行なわれる。
第１図に示されたシステムにおいて、１０８ビットの固
定されたフレーム・サイズが用いられている。

そこには、私ビットのデータと付加ビットが含まれてい
る。フレーム・サイズは、やりとりと妥協の結果で決ま
る。フレームの効率は、例えば、データの付加ビットに
対する比率の大きな、より長いフレームを使うことで、
改善されるのは明らかである。与えられた任意のプロト
コルは、特定の応用例における望ましい任意のフレーム
・サイズで、動作できるし、これから説明するプ。トコ
ルは、可変なフレーム・サイズで動作ごせられることが
可能である。簡明にするために、等しい固定された長さ
のフレームのシステムのみを説明する。高速のデータ転
送を許すために、クロック情報が、情報の各バイトを区
切る“１”ビットとして、９番号のビットごとに伝送さ
れる。

このビットは、本文中では、同期ビットと呼ばれている
。本発明は、４つの型のフレームを使用している。それ
らは、ブランク、同期、空、並びに、塞フレームである
。ブランク・フレームと同期のフレームは、全装置アダ
プターのクロックをロックするための自動的同期ルーチ
ンに使用されるという意味で、非操作的である。空フレ
ームは情報を含まないフレームであって使用可能なもの
である。フレーム形式において、ビット位置０と１は、
もし、それぞれ“１”と“０”としてコードされている
ならば、フレームの開始を定義する。

但しそれらは、例えばビット列が１１０のように同期ビ
ットのすぐ後に位置している。ビット位置３は、“１”
にセットされている時、フレームが利用可能であること
を示している。ビット位置４は、“１”にセットされて
いる時、フレームが空であって、情報を送ったり、読み
取ったり、また、装置の状態の情報のために使用するこ
とができる。ビット位置４が“０”にセットされている
時、フレームは菱である。ビット位置５，６及び７はフ
レームの操作あるいは機能を定義する。ビット位置の８
から１５までは、装置アダプター／直並列変換器のアド
レスを定義している。そこに含まれているのは、モード
・ビット５，６，７で定義されるデータ転送動作を実行
できる装置アダプターのアドレスだけである。一時に、
一つのデータ転送動作だけが実行され得る。ビット位置
１６から７９までは、モード・ビットが読み取り又は書
き込みを指示している時、８バイトのデータを含むデー
タ・フィールドを定義している。もし、モードが指令又
は状況フレームを指示しているならば、指令及びそのパ
ラメータ又は装置状態の情報がデータ・フィールドに含
まれているであろう。書き込み要求又は空フレームのデ
ータ・フィールドは定義されていない。しかし、各バイ
トの最初の２つのビットに、それぞれ“１’’、“０’
’のコード列を含んではならない。ランダムなデータと
区別されるこの反復パターンは、真の同期を取ろうとし
ている装置アダプター／変換器を遅らせてしまうであろ
う。最後に、ビット位置８０から９５までは、エラー検
出に使用される。ＣＲＣのための多項式レンジは各フレ
ームで９６ビットである。１２個の同期ビットは含まれ
ていない。これに関連して、何らかの方法でフレームを
変化させる装置アダプター／変換器は、データに関係な
く、正しいＣＲＣ用ビットを送らなければならない。装
置アダプター／変換器は、通過するフレームのまちがっ
たＣＲＣ用ビットを訂正する必要はない。ここで述べら
れている型のループ・システムにおいて、フレームのモ
ードは、指令、状態フレーム、読み取り／書き込みフレ
ーム、書き込み要求フレーム並びに空フレームに分けら
れる。指令は、ＣＰＵからループ制御装置７へ送られ、
それから、動作を開始するために装置アダプターへ送ら
れる。ほとんどの場合、指令とそのパラメータは一つの
フレームで送ることができる。指令フレームを受け取っ
た時、その装置アダプターは、フレームを空にするか、
顕著な状態を送り出すのに使用しなければならない。一
般に、空にされるべきフレームは、あらゆる目的のため
に空フレームとして扱かわれてもよい。何らかの方法で
装置アダプターによって変形されたフレームのＣＲＣ用
ビットは、フレーム全体を正確に反映しなければならな
い。読み取りフレームは、記憶装置３から読み取ったデ
ータをループ・システム１から主記憶装置５へ送るのに
使用される。読み取りフレームは、特定の記憶装置に課
せられた最大の帯域幅によって限定される入来空フレー
ム上に送り出される。書き込みフレームは、一対一の原
理に従し・、書き込み要求に応じてのみ、送り出される
。装直アダプターにおける、要求フレームの発信と対応
する書き込みフレームの受信との間の時間経過は、ルー
プ遅延時間に等しい。ケーブルの長さ、二次ターミナル
の数、等によって決まるループ遅延時間は、不変である
。書き込みデータを要求するために、ループ制御装置へ
装置アダプター９によって書き込み要求フレームが送ら
れる。装置アダプターは、ループ制御装置から書き込み
指令を受け取った後でなければ、書き込み要求を送るこ
とができない。書き込み要求は、例えば、空フレーム又
はその装置アダプターに宛てられた書き込みフレームで
送られる。最後に、空フレームはループ制御装置で発生
され、これはどの装置アダプターにおいても読み取り、
状態又は要求フレームを送るために利用できる。また、
空フレームは、書き込み又はそれに関する指令フレーム
を受け取ったどの装置アダプターからも、発生すること
ができる。空フレームを利用するために、装置アダプタ
ーは、フレームの最初の５ビットだけをチェックする。
他のビットは無視される。ループ制御装置７と装置アダ
プター９は、ループ遅延時間から見ると、比較的速い応
答時間を与えるプロトコルを実行する。これは、アダプ
ターと粗になった直並列変換器を、ループ・データに対
する遅れが最４・であるように、設計することによって
達成される。このため、装置アダプター／変換器は、そ
の装置のための書き込みデータを含んだフレームを空に
出来ない。アドレスが比較される時間までに、フレーム
の開始部分とアドレス部分のほとんどがすでに伝送され
てしまっており、変更することはできないのである。装
置アダプターは、フレームの残部をデータをもっと要求
するように変更するか、あるいはフレームを変更しない
まま続けるかの選択権を有している。この場合、他の装
置アダプターはそのフレームを使用することができない
。それゆえ、帯城幅を浪費しないように、可能な限り、
装置アダプターが書き込み要求のために書き込みフレー
ムを使用することが必要である。「フレーム再使用プロ
トコル」（第５図）と呼ばれる。このプロトコルの改訂
版にあっては、各装置アダプターは、ループ・データに
対するより長い遅れを実現しており、その結果、その装
置自身のアドレスを認識した後で、ループの他の装置ア
ダプターが利用できるように、フレームを空にすること
ができる。また、装置アダプターは、望めば、もう一つ
の書き込みデータのフレームを要求するために、フレー
ムを使うこともできるが、そうするように義務付けられ
ているわけではない。なぜなら、もはや、そのフレーム
は浪費された帯城幅ではないからである。フレーム再使
用プロトコルはループ帯域幅がより効果的に使用されて
おり、その結果生じる長いループ遅延時間が許容され得
るならば、より望ましい方式である。ループ遅延は、フ
レームで表現された、ループ全体の遅延であり、ケーブ
ルの遅延、装置アダプターの遅延、ループ・アダプター
の遅延を含み、フレ−ムの周期の整数倍となる。

例えば、７７１ナノ秒のフレームを持った記憶ループの
ループ遅延は、最小の３フレーム（２．３１マイクロ秒
）から最大の２６フレーム（２０．０５マイル秒）まで
変化する。第８図及び第１図によれば、データはループ
１１を直列に伝送される。

ループ自体は、双軸ケーブルＲＧ２２ＢＵで作られてい
る。双軸伝送にみあうように、データは２つの導線上を
差動モードで伝送される。即ち、信号は各導線上で互い
に電気的に符号が逆になっている。このことは第８図に
要約されている。ケーブルの受信器は、高い同相成分弁
別比を持った差動増中器から成っている。このため、す
ぐれた雑音除去能力を有するという利点が生じる。双極
擬似三元コードで符号化されたデータは、交互の正又は
負のパルスによって、各々“１”のビットを表現してい
る。各パルスは１ビット・セル・タイムに固定されてい
る。“０”はパルスの存在しないことによって表わされ
る。タイミングを取り、データを適切に並列化するため
に、データ・ビットのタイミングからロック情報を導き
出すことが必要である。

通常のデータの流れにおいて、長いゼロの列が生じ得る
から同期ビットを一定の間隔で挿入することが必要であ
る。この結果、同期ビットが各、８つのデータ・ビット
の後に挿入される。データは、ループ上で、上位のバイ
トの上位のビットから最初に、直列化される。

８バイトのデータ・フイ−ルドは、ぞ３，が２，……の
ように２つの農数が減少して行くような順序で始まる、
２進フィールドとして伝送される。

第１図のループ通信システムは、同期システムを含んで
いる。

同期システムは、動作中に、正確で安定した同期を維持
する通信機能と、電気的雑音や他の中断原因により同期
が失なられた後に可等な限り短い時間内に同期を回復す
る通信機能とを持っている。本発明は、ループ上を伝送
される２つの型の同期情報を利用している。

それらは、ビット同期とフレーム同期である。その両者
ともに、真の同期が達成される以前に、達成され、さら
にＣＲＣで確認されなければならない。「真の同期」は
以後別々に説明されるいくつかの同期状態あるいは同期
レベルの一つである。本発明の目的のためには直並列変
換器１２，１３，１５，１７が情報をループに伝送する
以前に、真の同期が必要条件となる。また、同期フレー
ム以外のものがループに伝送される以前にも、ループ・
アダプター１９の受信（読み取り）装置によって達成さ
れる。各、直並例変換器のクロック・システム並びにそ
のビット及びバイトのカウンターは、受信、再クロック
並びに、ループ・データの転送の機能を実行するために
、到来するループ・データに同期されていなければなら
ない。

本発明において、直並列変換器は、同期からはずれてい
る時、ブランク・フレームしか伝送できない。ループ・
アダプターは、同期からはずれている時又はブランク・
フレームを受信した時、同期フレームしか伝送できない
。これらの同期フレームは、上流の変換器によって変更
されないで、各変換器を通り過ぎる。同期からはずれた
アダプター／変換器が同期フレームを受信した時、上記
装置は、ちようど位相ロック・ループのように、そのロ
ック・システムを同期される。最終的に同期した時、変
換器は同期フレームを下流へ通過させる。ループ・アダ
プターが同期フレームを受信した時、上記装置は、影響
を受けた変換器が再び真の同期を達成していることを確
認するのに役立たせるために、ループに他の情報を伝送
する。この後、ループは、通常のプロトコル・フレーム
の伝送を再開する。ループ制御装置／アダプター７，１
９は固定された等しい長さの１０８ビットのフレームを
発生する。最切の２ビット位置‘対フレームと同期コー
ドを定義し、その前の同期ビットと共に各フレームの開
始を定義する。ビット位置２は割り込み禁止を、ビット
位置３は利用可能性を、ビット位置４はフレームが空か
塞かを表示する。ビット位置５，６及び７は、指令、読
み取り／書き込み、又は状態の語によってフレームのオ
ペレーションを定義する。次の８つのビットは、フレー
ムの受信側を表示する。フレームの受信側欄に続き、次
の８バイト（６４ビット）は、データに当てられる。最
後に、１６個のビットは、エラー検出のためのＣＲＣに
当てられている。しかし、これでは総計６９ビットにし
かならない。９６ビットと１０８ビットの差は、１２の
離散的に配置された同期ビットを使用したことで説明さ
れる。

例えば、１つのビットが各データのバイトに付けられる
（８ビット）。最初の同期ビットが、ビット０の前に置
かれ、２番目の同期ビットはビット７と８の間に置かれ
、以下同様である。以前に述べたように、同期ビットは
、例えばデータ・フィールドにおいて、長いゼロの列が
存在する時でさえも、データ・ビットのタイミングから
クロック情報を導き出せるように、最初にデータの流れ
の中に、一定の間隔で挿入される。装置アダプター又は
ループ制御装置が、任意の一時点で存在できる同期状態
に４つのレベルがある。

それは、同期のはずれた状態、ビット同期の状態、フレ
ームとビットの同期（あるいは、試験的同期とも呼ばれ
る）、夏の同期の状態である。いわゆる「真の同期」状
態の維持は、各フレームの開始部分にあるフレーミング
・ビットのチェックによって得られる。もし間違ったフ
レーム同期パターンが検出されたならば、真の同期は失
なわれており、引き続くフレームは使用されない。この
フレームの終りでのＣＲＣが正しければ、真の同期は再
び確立される。しかし、２つの引き続く長いフレーム同
期パターンが検出された時、「試験的同期」は失なわれ
、３つの継続する良好なフレーム同期パターンを見つけ
ることによって、それが再び確立されなければならない
。真の同期は、ブラック・フレーム又は同期フレームが
検出された時にも、失なわれる。真の同期は、試験的同
期が確立された後で、一つの良好なＣＲＣを見つけた時
にのみ再確立されることができる。真の同期は、一度確
立されたならば、間違ったＣＲＣビットが検出されても
失なわれない。ビット同期は、同期ビットの連続的な流
れが９番目のビットごとに検出される限り、維持される
。ビット同期の喪失はループの動作を妨げるので、ルー
プ制御装置又は装置アダプターが「同期のはずれた」状
態にセットされる前に、ビット同期が明確に失なわれた
事を確かめることが必要である。真の同期と試験的同期
が失なわれた後で、１２バイトのフレーム期間中に同期
ビットが３つ見失なわれた事が検出された時、ビット同
期は失なわれたものとみなされる。

ビット同期が矢なわれると、装置アダプターは、データ
の供給を停止し、プランク・フレームを伝送し、同期フ
レームの受信を待ち、ビット同期、誌験的同期及び最終
的には真の同期を再確立しなければならない。ループが
真の同期を達成するのに要する最大時間は、ループ遅延
と一つのアダプターが同期するのに要する時間とに依存
する事は認識されるべきである。同期状態のダィナミク
スは次の例に説明されている。ループ同期システムは、
中断後に、最小の遅れで、同期を再び得るように設計さ
れている。

今、ループの一時的な中断がｉ番目の装置アダプター／
直並列変換器の故障によるものと仮定すれば、その時、
下流の次の（ｉ＋１）番目の装置アダプター／直並列変
換器は、即座に同期からはずれてしまう。実際（ｉ＋１
）番目の直並列変換器は、９番目ごとの同期ビットを除
いて何の情報も含まないブランク・フレームを伝送する
。フレーム同期パターンは、全く伝送されない。その結
果、（ｉ＋２）、（ｉ十３）、・・・・・・番目の、下
流の装置アダプター／直並列変換器は、真の同期及び不
充分な同期を失なうが、ｉ番目の装置ァダプターノ直並
列変換器の自動周波数に対してビット同期の状態にある
。装置アダプター／直並列変換器は、ビット同期してい
る時、フレーム定位を持たなくても、受け取ったすべて
の信号を伝達することができる。このようにして、ブラ
ンク・フレームは、最後にループ制御装置／アダプター
７，１９に達する。この時、ループ．アダプターは同期
フレームを伝送し始める。これらの同期フレームは、各
フレームの開始位置においてフレーム同期パターンを含
んでいることを除いて、空白である。ｉ番目の装置アダ
プター／直並列変換器から上流にある。（ｉ−ｊ）、…
・・・、（ｉ−２）番、（ｉ−１）番目のアダプター／
変換器は、同期フレ−ムを受信し、伝達する。こうして
、上記装置はループ制御装置／アダプターのマスター・
クロツクにビット同期し、さらに試験的同期をする。そ
れらの装置は、直の同期は失なうであろう。ｉ番目の装
置アダプター／変換器を通過すると同期フレームは下流
の装置アダプター／変換器に達する。

この結果、各アダプター／変換器は、即座に、そのビッ
ト・カウンターを、到来する同期ビットに適合させるよ
うにリセツトする。この時、装置アダプター／変換器の
クロックは、到来する同期ビットに同期し始める。これ
は充分にゆっくりと起こるので、ループを伝わる装置ア
ダプターのクロックは、ビット同期を失なわないので従
うことができる。装置アダプター／変換器は、同期フレ
ームに最終的に同期する時、ビット同期状態の段階に入
り、その関連したフレーム同期パターンを持つ同期フレ
ームを次の装置アダプター／変換器に伝達する。次の装
置アダプター／変換器及びループの下流にある他のアダ
プター／変換器も、ビット同期しているので、同期フレ
ームは最終的にループ制御装置／アダプターに到達する
。その間に、誌験的同期を失なっていたすべての装置ア
ダプター／変換器は、誌験的同期を回復するために、各
フレームの開始を示すフレーム同期ビットに適合させる
ために、バイト・カウンターをリセットする。ループ制
御装置／アダプターは、今、各フレームの終りに適当な
ＣＲＣビットを伝送しており、それゆえ、すべての装置
アダプター／変換器は真の同期を持っていることを確認
できる。ループ制御装置／アダプターが真の同期を確認
した時、通常の動作が再開する。以上で、ループ・シス
テム１の一般的な機械の構成と機能が、ループ同期の性
質のいくつかと共に、説明された。

以下で、同期とループ制御装置及び装置アダプターの間
の帯域幅の割り当てに関連して、ループ・システムの動
作のより構造的で機能的な詳細を説明する。これは、一
方では、フレーム、フレームのアドレス指定、利用可能
性の説明を、他方では、同期しているビット・パターン
の間の同期のはずれの条件の検出方法の説明を含んでい
る。ループ・システムーは、分布型自己調整帯域幅割り
当てブロトコルで動作する。各装鷹アダプターは、それ
自身の帯域幅の要求を調節し、通常の装置のデータ転送
速度に等しい最大平均帯城幅を維持する。もし、装置が
物理的電気的要因によって決定される通常のデータ転送
速度を持たない場合は、最大許容データ転送速度を割り
当てられるであろう。ループ制御装置７は、付属してい
る装置による帯城幅の要求がない時にのみ、新しい動作
を始める選択権を持つ、応答確認方式で動作する。

ＣＰＵは、ループ・システム１の帯城幅の割り当てを、
ループ転送の和がループの容量を超えないように読み取
り／書き込み動作を当てることによって、調整する。装
鷹アダプターとループ制御装置のプロトコルは、それが
受信するフレームの型に対する装置アダプター又はルー
プ制御装置の応答を定義することで、明確にすることが
できる。

もし、装置アダプターが空フレームを受信したならば、
次のフレームの一つを送り出さなければならない。

即ち、読み取り、書き込み要求、装置状態又は空のフレ
ームである。アダプターのアドレスと一致しないアドレ
スを有する塞く読み取り又は書き込み）フレームに対し
ては、そのフレ−ムは変化することなく通過する。しか
し、もし宛先人として塞フレームを受信したならば、ア
ダプターは、そのフレームを受け入れ、要求／空フレー
ムを送る。アダプターがブランク／同期フレームを受信
した時、もしアダプターがビット同期していれば、上記
フレームは通過する。もしアダプターがビット同期して
いないならば、アダプターはプランク・フレームだけを
伝送する。ループ制御装置の場合に、空フレームを受信
すれば、それは指令／空フレームを送る。

もし、読み取りフレームを受信すれば、空フレームを送
る。状態フレームを受信すれば、指令／空フレ−ムを送
る。要求フレームに対しては、制御装置は書き込み／フ
レ−ムを送る。ブランク・フレームに対しては、制御装
置は、その位相ロック発振器（ＰＬＯ）２７が同期して
いたならば、同期フレームだけを送る。もし、位相ロッ
ク発振器２７が同期しているならば、制御装置は空フレ
ームを送る。ループ制御装置７は、ループ１１に、フレ
ームとビットの同期情報と適当なＣＲＣとを含んだフレ
ームを連続的に伝送する。

フレームのデータ内容も、制御装置によって調整される
。制御装置７は、装置アダプターによって送られるすべ
てのフレームを受信し、送り出したフレームと変化せず
に戻ってきたフレームを、装置アダプターにおける問題
を検出するために、チェックする。直並列変換器は、ビ
ット・ジッタを除去するように設計されるべきである。
装置アダプターは、もし、制御装置に送る読み取りデー
タ、書き込み要求、又は状態を持つならば、フレームを
作り出してもよい。この目的のために、装置アダプター
は空フレーム又はそれに宛てられた塞フレームだけを使
用することができる。もし装置アダプターが、それに宛
てられた塞フレームを受信した時、制御装置に送るべき
ものが何もないならば、装置アダプターは塞フレームを
空フレームに変え、全フレームを反映する正しいＣＲＣ
を付けなければならない。帯域幅の割り当てのためのル
ープ・プロトコルは、ループ中のフレームの内容と主に
関係している。

それゆえ、残りの記述では、ループ・プロトコルが実施
される主ノードとしてループ制御装置と装置アダプター
だけを参照する。制御装置とアダプターがループの論理
的制御を行なわない唯一の時間は、ループ同期ハードウ
ェアが優勢となる選択された同期シーケンスの間である
。第１図及び第４図によれば、ループ制御装置は入って
来るフレームに基づいて、ループにフレームを伝送する
。

制御装置７の固定した内部的遅延を別にして、入って来
るフレームと出て行くフレームの間に一対一の関係があ
る。制御装置が出て行くフレームに主に制御をする唯一
の時間は、帯城幅の要求を行なわないフレーム、例えば
空又は状態フレームを受信する時である。制御装置が、
例えば書き込み要求又は読み取りフレームのような、装
置アダプターから発するフレームを受信する時、出て行
くフレームはプロトコルによって厳密に決定される。ル
ープ制御装置の行なう主制御は、装置の動作を開始する
指令フレームを伝送することによる。送るべき指令がな
い時、ループ制御装置は空フレームを送る。制御装置に
よって受信された読み取りフレームは、暗黙のうちに、
空フレームを要求している。このため、読み取り動作を
続けるために必要な帯域幅が維持される。また、フレー
ムを要求していた装置アダプターがそれを利用しない場
合に、他のアダプターがそのフレームを使用するという
柔軟性を許しもする。もし各装置アダプターがその帯海
師窟の割り当てに適当に従うならば、充分な空フレーム
が必要な時、利用可能である。各書き込み要求に対応し
て、書き込みフレームが伝送されなければならず、各状
態フレームに対しては連鎖をなす指令フレーム又は空フ
レームが伝送されてもよい。書き込み指令フレームが空
にされないでループ制御装置に戻って釆た時、短て先の
アダプターはそれを受け入れなかったことが示される。
第５図には、装置アダプターのプロトコルが示されてい
る。装置アダプターは、入ってくるフレームが蓬でその
アダプターに宛てられているか又は空の場合を除いてフ
レームを発生することはできない。後者の場合、アダプ
ターは読み取り、状態又は書き込み要求フレームを転送
できる。アダプターがそれに宛てられた塞フレームを受
信し、アダプターが書き込み動作中の時、アダプターは
受け取ったフレームで書き込み要求を伝送してもよいし
、そうでなければ、フレームを空に変えなければならな
い。空ビットの後のフレームの内容は意味がない。装置
アダプターは、その内容を変化させる場合、フレームを
使用したものとみなこれる。第３図と第６図に、装置ア
ダプターの読み取りプロトコルの動作が説明されている
。

読み取りプロトコルは読み取り又は書き込みプロトコル
を簡略化したものであり、アダプターでのデータのバッ
ファの必要性を最小にする。書き込み動作のために使用
されなければならない装置アダプターのデータ・バッフ
ァは、読み取りプロトコルの要求を満足させるのに、よ
り適していることが推定される。装置アダプター／直並
列変換器９，１３は、それに接続している記憶装置３か
らの読み取りデータを、８バイト又は１フレーム分のデ
ータが得られるまで蓄積する。

次に、アダプターは、空フレームが見つかるまで、ルー
プ上の入って来るフレームをサーチする。空フレームを
サーチする時しアダプター／変換器は、フレームが利用
可能であることを確かめるためにテェツクをしなければ
ならない。これはフレーム形式中のビット位贋３と４と
の両方が“１”であることをチェックすることにより、
行なわれる。利用可能な空フレームが見つかった時、ア
ダプターは、ビット位置４を“０”にすることで、その
フレームを塞フレームに変え、ビット位置５，６及び７
に読み取りモータを置き、次いで、ビット位置の８から
１５までに装置アダプターのアドレスを置く。それから
、８バイトのデータは、直列に、ビット位置１６から２
３までに最初のバイトを置き、以下同様に行なう。前述
したように、データは、上位のバイトの上位のビットを
最初に、次いで順に低い位のビットを伝送する。８バイ
トのデータの後、フレーム全体を表わすＣＲＣ発生器５
０の２バイトが伝送される。

装置アダプターが１フレームのデータを蓄積した時、ル
ープがふさがり、空フレームが即座には利用できない事
があり得る。この状況において、装置アダプターは、空
フレームが見つかるまで、読み取りデータを蓄積し続け
る。もし、その時までに、２つ又はそれ以上のフレーム
分のデータが蓄積されているならば、アダプターは、連
続するフレームを利用する可能性を含めて、データの伝
送に利用できるどんな空フレームでも利用できる。第３
図、第５図及び第７図を参照して、装置アダプターの書
き込みプロトコルが、以下説明される。

装置アダプターが書き込み動作中の時、装贋アダプター
は、受信することを望んだ各書き込みフレームに関して
、書き込み要求フレームを伝送しなければならない。ほ
とんどの記憶装置に対する書き込みは、装置フオーマツ
ト特性によって特定される時間に開始し、装置によって
決定される速度で進行しなければならないので、装置ア
ダプターは、必要な時に、利用可能な書き込みデータを
持っていなければならない。それゆえ、アダプターは、
実際の使用に先立って、データを要求する。書き込みプ
ロトコルは、必要な時に書き込みデータの存在する事を
保証するために、アダプタ−でなされる書き込み要求を
伝送する決定や出来事の連なりである。実際の記録の書
き込み動作中の要求発生プロトコルは、１フレーム（８
バイト）のデータが書き込まれるごとに要求が送られる
点で、読み取りプロトコルに類似している。

このブロトコルによれば、アダプターは、通常の菱贋の
データ転送速度で要求フレームの需要を発生する。もし
、、空フレーム又はその装置アダプターに宛てられた書
き込みフレームが、２つ以上の要求需要が発生するまで
に、見つからなかったならば、アダプターは、需要に追
いつき、各自的なバッファを満たしておくために要求を
送るフレ−ムを、利用可能な時、使用してもよい。第７
図に参照した初期設定ルーチンは、データの書き込みが
実際に始まる以前に、装置アダプターのデータ・バッフ
ァを満たすために、充分な書き込み要求を送ることを含
んでいる。このデータ・バッファの大きさは、書き込み
要求を送り、要求されたデータを受け取るまでの間に要
する時間、即ち最大のループ遅延時間、書き込み要求を
送る適当なフレームを見つけるのに要する時間、並びに
、フレームでデータを受け取った後、袋直にデータを書
き込むための装置アダプター内での遅延時間を含む多数
の要因によって決定される。装置アダプターからの一対
一の応答のプロトコル需要はループ遅延を不変にするの
で、複雑な処理能力を持った装置アダプターは、ループ
遅延に等しい時間だけ、それが必要とする以前にデータ
を要求することによってそのバッファの大きさをさらに
小さくできる。この場合、バッファの大きさはループ遅
延を含まなくてもよい。バッファは、要求を送るための
フレ−ムを見つけるまでの最大の遅延時間と内部の遅延
時間の和を許容するのに充分な大きさが必要なだけであ
る。ループ遅延は、装置アダプターが、書き込み指令を
受け取った後、書き込み要求を送り、それに対応する書
き込みフレ−ムが到着するのに要する時間を測ることに
よって求めることができる。ここで、データ・バッファ
の大きさを小さくする理由に注意するのは意義深い事で
ある。

直接アクセス記憶装置（ＤＡＳＤ）のデータ記憶は、ギ
ャップによって分離された、フロック又は記録と呼ばれ
る単位に形式化されている。逐次的な記録動作を行なう
ためにＹギャップ時間内に、多数のオーバーヘッド記録
が実行されなければならない。各ギャップは高価な直接
アクセス記憶装置の全体の容量から一部をさし引いたむ
だな記憶場所であるから、ギャップを可能な限り小さく
することが望ましい。書き込み動作において、一つの記
録が終了した後、新しい指令を受け取り、次の記録を書
き込み、データを要求した受け取り、誓き込みの始まる
前のギャップの時間内にそのバッファを満たす必要があ
る。読み取り動作において、記録を読み取った後、一杯
のバッファは、装置が次の指令を受け取る前に、ループ
にデータを転送して空になっていなければならない。そ
れゆえ、小さなバッファはギャップをより小さく、直接
アクセス記憶装置の記憶容量をより大きくできる。以下
の説明では、制御の論理レベルの記述とループを通って
のループ制御装置からの情報の流れ及び記憶装置への情
報の流れを特にループ・アダプター１９及び直並列変換
器１３を参照しながら述べる。第１図及び第２図によれ
ば、ループ・アダプター１９はデータ通路２及び４並び
に制御通路７３により制御装置７と結合していることが
示されている。

ループ・アダ‐プターはループ１１から直列データ信号
を受信し終了させる。アダプターは信号を増幅し、クロ
ックし、通路４により制御装置の到来信号用ループ・バ
ッファ３９へ伝送するために、受信装置２１で並列化す
る。アダプターは、通路２により、制御装置から出て来
るデータを受け取り、ループで伝送するために、送信装
置３１で上記データを直列化する。アダプターは、入っ
て釆るフレームすべてのＣＲＣをチェックするための回
路、すべての出て行くフレームのためのＣＲＣを発生す
る回路を含んでいる。アダプターの検出するＣＲＣエラ
ーは、他の装置又はデータの異常と同様、制御通路７３
を経由して制御装置へ通信される。ループ制御装置は、
さらに、バッファ３９から通路４９によりデータを受け
取り、バッファ７１へ通路６９によりデータを送るロー
カル記憶装置５５を持っている。

ローカル記憶装置は、バッファリング・データに加えて
一連のマイクロ・コードを収容できるだけの充分な大き
さに作られている。これに関して、処理及び制御装置４
５が制御と通路６による主記憶装置５からの、もしくは
主記憶装置５への、又は、通路６３及び５３及びレジス
タ５１を介するロ−カル記憶装置への、もしくはローカ
ル記憶装置へのデータの移動のためのデータ通路の結合
との要点である。装置４５は、１つの完全な順次動作の
装置であつてもよく、又は貯蔵されたプログラムで制御
される制御装置であってもよい。

後者の場合、制御装置に加えてローカル記憶装置の構成
は、例えば、モントゴメリー・フイスター、「ロジカル
デザインオブデイジタルコンピユータ」、ジヨン
・ウイリーアンドサンズ、ニユーヨ−ク１９球に説
明されているような、標準的なＣＰＵ技術を使って実施
できる。ローカル記憶装置のロケーションのアドレス指
定は基準アドレスとそこからの変位による。

基準アドレスは、記憶装置によって与えられ、変位は、
装置４５に含まれるポインターによって与えられる。ル
ープから入って来て、バッファ３９に贋かれたフレーム
は、記憶装置のアドレスを表わす部分を持っている。こ
の表示は、レジスタ６７に伝送される。ポインターは、
装置４５によって、直接、通路６３へ供給される。これ
に関して、ポインターは、通路４３により、バッファ３
９に貯蔵されているフレームからアドレスの表示に応じ
て装置４５内でテーブル索引を行なうことによって得ら
れる。ローカル記憶装置に書き込まれるデータは、バッ
ファ３９から、通路４９により、ローカル記憶装置レジ
スタ５７へ伝送される。付加的に言えば、ローカル記憶
装置の読み取りレジスタ５９からバッファ７１へ伝送さ
れるデータは、レジスタ６５あるいは入って来るフレ−
ムのためのバッファ３９の一方からバッファへ供給され
る装置アドレスを持っている。出て行くフレームのため
のアドレス・デー外ま装置が、読み取り又は書き込み動
作を実行すべきという指令によって又は装置が割り当て
られた空フレームを要求する時即ち「書き込み要求」の
時にのみ生じる。指令の場合には、装置アドレスはＣＰ
Ｕにより供、給され、装置４５を通ってレジスタ６５へ
伝えられる。「書き込み要求」の場合は、入って来るフ
レームのためのバッファ３９に受け取られたアドレスは
、直接出て行くフレームのためのバッファ７１へ送られ
る。また、付け加えれば、処理装置４５がプラグラム貯
蔵式制御装置で実現されている時、レジスタ５１は命令
レジスタとして動作する。また、第２図で５８はメモリ
、６１はアドレス・レジスタ、６２は主発振器である。
アダプター１９は、前述した同期システムを実施するた
めの同期制御論理を含んでいる。ループを伝送される同
期情報に２つの型、すなわち、ビット同期とフレーム同
期とがあるので、その双方が達成され、さらに、真の同
期が達成される前に、ＣＲＣチェックによって確認され
なければならない。真の同期は、直並列変換器１２，１
３，１５，１７とアダプター１９がループ上の情報を発
生できる以前に必要な条件である。第２図、第３図によ
れば、ループ・アダプター１９の受信装層２１、順序づ
け装置２５並びに送信装置３１は、第３図に示せれた直
並列変換器に見られる同じ装置と、実質的に一対−の関
係を持っている。

初期の同期を得る事の次の説明において、第３図の装置
が参照されるが、第２図の対応する同じ装置は示されな
い。第３図に、直並列変換器１２，１３，１５，１７並
びに、少し変型して、ループ・アダプターのデータの流
れの説明図が示されている。

明白に、直並列変換器とループ・アダプターは、３つの
装置に分割される。それらは、それぞれ、受信装置２１
、順序づけ装置２５、送信装置３１である。受信装置は
、ループ通路１１からの情報を、装置アダプター９を通
じて、適当な記憶装置３へ記録するために、伝送する。
送信装置３１は、装置アダプターを通じて、記憶装置か
ら釆る情報を、ループ通路１１へ伝送する。順序づけ装
置２５は、装置アダプターの制御下で、直並列変換器内
の種々の検出器やレジスタを順序づけるための必要なク
ロック制御を維持する。入ってくる通路１１は、デー
タ・クロツキング装置２２で終る。

装置は、対称的なクロック信号のレベルをサンプルする
ために、各データ・ビットの先緑に応答する。データ・
ビットが装置２２によって受け取られる時、ＰＬＯクロ
ツク信号と比較された入って釆たデータ信号の相対的位
相に基づいて、増加するか又は減少する周波数の信号が
発生される。これらの信号は位相。ツク発振器２７に加
えられる。クロック制御装置３８の機能は、直並列変換
器の動作を支配するのに使用される、タイミング信号を
与えることである。

順序づけ装置２５に含まれるビット／バイト・カウンタ
ーは、各フレームの６つの２バイトの細のどれか直並列
変換器で処理されているかを識別し、装置アダプターか
らのもしくは装置アダプタ−へのデータの転送のタイミ
ング、フレーム制御バイトの識別、並びに、ＣＲＣバイ
トの識別を与える。

直並列変換器が、入って来るデータに同期していない時
、ビットノバイト・カウンターは、目励式ＰＬＯクロッ
クからの出力で駆動される。

同期ビットが検出された時、順序づけ装置２５のビット
・カウンター部分は、同期ビットに対応してリセットさ
れる。並列化装置２４は、データ・クロッキング装置２
２からの出力を、パリティ発生器２６、受信レジスタ３
０、同期検出器３２、並びにＣＲＣ装置３４へ、並列に
、結合する。

シフト動作及びオフローディングは、順序づけ装置２５
からのタイミング信号によって、行なわれる。受信レジ
スタ３０‘ま、直並列変換器と装置アダプターの間のデ
ータ転送のための、パリティ付きの２バイトのデー外こ
分けられた、ラッチ・トリガー対構成の二重１８ビット
・バッファである。

これは、装置アダプターが出て行くループ・データを変
更する決定を行なう時に、ループ・データの一時的記憶
のためにも使用される。並列化されたデータの最初のバ
イトは、並列化装置２４から、通路２８により、受信レ
ジスタの前半分のラツチ部分に伝送される。

２番目のバイトは、並列化装置に蓄積され、受信レジス
タの後半分のうッチ部分に伝送される。

パリティ発生器２６は、並列化装置の出力に接続されて
いる。各２バイトのデ−夕につき奇パリティが発生させ
られ、受信レジスタの適当な位置にロードされる。各直
並列変換器は、２組のＣＲＣ論理を持っている。一つは
、入って来るフレームをチェックするために、一つは、
直並列変換器で発生する外へ行くフレームのコードを発
生するために、ある。当技術分野で周知のＣＲＣを発生
し、チェックする、多数の方法が存在している。すなわ
ち、並列又は直列の多数の適当な除数多項式を持ったも
のである。ＣＲＣレジスタは、各フレームの最初の２バ
イトの入力の間、帰還を禁止することによって初期設定
される。

ＣＲＣは、多項式の高次側を先頭にして伝送される。Ｃ
ＲＣは、９番目ごとにある同期ビットを除いて、各フレ
ームの全ビットに対して符号化される。ＣＲＣを構成す
るビットは、各フレームに、データ・フィールドのすぐ
後に、添えられる。送信レジスタ４６は、母線４及び２
により駆動される。

それは、１８ビットのバッファで、パリティ付きの２バ
イトのデータに分けられ、装置アダプターと直並列変換
器の間のデータ転送又は受信レジスタからループを通じ
てデータを送るために使用される。付け加えれば、直並
列変換器と異なり、ループ・アダプターは、受信レジス
タから送信レジスタへの直接の接続を持たない。ビット
／バイト・カウンタと同期制御システムは、直並列変換
器の機能を支配する。

カウンタと同期制御システムは、全動作の論理と順序を
与える。バイト・カウントは入って来たフレームの１組
のバイトが解読されたことを示す。これは、母線４を通
る書き込みデータ、母線２を通るレジスタ４６への読み
取り、状態、書き込み要求をゲ−トするのに使われる。
パリティ・チェック装置４４は、通路４８を通じて、送
信レジスタにより駆動される３つの論理装置の一つであ
る。

それは、データが直列化装置５２とＣＲＣ発生器５０に
ロードされている時に、１バイトを奇パリティかどうか
チェックする。チェック装置４４によって検出されたパ
リティ・エラーは、もしそのエラーがアダプターから受
け取ったデータ中で発見された場合、装置アダプターに
通じるパリティ・チェック線４２をセットする。直列化
装置５２は、１バイトの並列データを受け取り、それと
等しい直列データを発生する。

直列化としジスタ５２のロードは順序づけ装置２５の出
力カウン夕によって制御される。直列化装置５２からの
出力は、ヱンコーダ５４とループ駆動装置５６を駆動す
る。

ェンコーダ５４及びデコーダ及びデコーダ・クロッキン
グ装置２２は、通路１１を伝わる信号を整えあるいは受
け取るために、どのような形であってもよい。フレーム
が装置に宛てられてし、ない時、できるだけ遠く、その
フレームをループ１１に戻すことが望ましい。これが、
受信レジスタ３０から送信レジスタ４６へ直接の接続の
通路４を与えた理由である。しかし、同期検出制御装置
３２が同期のはずれている条件を検出した時、通路４８
の通常は閉じているスイッチ９０を通路８５を附勢する
事によって開かせる。同期の異常が治癒した時、すなわ
ち並列化装置２４からのデータが位相ロック発振器２７
及びクロック制御装置３８と同相になった時、スイッチ
９０は滅勢され、通路４８は遮断されなくなる。クロッ
ク制御装置３８は、クロッキング・パルスに対する分配
回路網である。

この意味で、位相ロック発振器２７はローカル・タイミ
ング基準を与える。その信号は全レジスタに送られ、デ
ータ移動のタイミングを支配する。並列化装置２４と直
列化装置５２の間の同期は、クロック制御装置３８から
の通路８３を通るパルスによって維持される。

【図面の簡単な説明】

第１図はＣＰＵチャンネルと複数の記憶装置を接続した
ループ・システムを示す説明図、第２図は第１図に示さ
れるループ制御装置とループ・アダプターの論理的な詳
細を示す説明図、第３図は直並列変換器とループ・アダ
プターにおけるデータの流れを示す説明図、第４図はル
ープ制御装置のアルゴリズム、第５図は装置アダプター
のフレーム使用のアルゴリズム、第６図は装置アダプタ
ーの読み取りアルゴリズム、第７図は装置アダプターの
書き込みアルゴリズムを示すループ・プロトコルの説明
図、第８図はループの同期に関して双極三元コードを使
用するシステムのタイミングと波形の説明図である。１・・・・・・ループ通信システム、３・・・・・・記
憶装置、５・・・・・・主記憶装置、７・・・・・・ル
ープ制御装置、９・・・・・・装置アダプター、１１・
・・・・・単一方向通信線路、１２，１３，１５，１７
・・・・・・直並列変換器、１９…・・・ループ・アダ
プター。ＦＩＧ．ｌＦＩＧ．３ＦＩＧ．２ＦＩＧ．６Ｆｉ９．４ＦＩＧ．７ＦＩＧ．５ＦＩＧ．８

Claims

【特許請求の範囲】

１主端末装置と複数の二次端末装置の選択されたもの
との間で、等しい固定された長さのフレーム期間内に、
データの直列伝送を行なうシステムであつて、上記端末
装置が個々に単方向性のループ通信路に沿つて間隔をお
いて配置され且つ上記通信路に結合され、上記各端末装
置が上記フレーム期間と同期して上記フレーム期間内に
起こるフレームを上記ループから受信し且つ上記ループ
へ上記フレームを伝送するための手段を含み、上記各フ
レームがアドレス部分、制御部分及びデータ部分を含み
、上記制御部分が上記フレームの型を指示するコードを
含むようなデータ伝送システムにおいて、上記各端末装
置は、上記フレームが上記ループを伝わる時少なくとも
上記フレームの一部分を一時的に貯蔵する手段を有し、
さらに、上記主端末装置が、上記二次端末装置からのサ
ービスを要求するフレームを受信するたびにデータの入
つた且つアドレス指定のあるフレームを発生し、上記二
次端末装置からのデータの入つたフレームを受信するた
びにアドレス指定のない空フレームを発生する手段を有
することを特徴とするデータ伝送システム。