JPS6222293B2

JPS6222293B2 -

Info

Publication number: JPS6222293B2
Application number: JP12795277A
Authority: JP
Inventors: Kazuhiro Hiraide; Yoji Fukinuki
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1977-10-25
Filing date: 1977-10-25
Publication date: 1987-05-18
Also published as: JPS5461406A

Description

【発明の詳細な説明】本発明は、局内等の短距離伝送において、フレ
ーム同期信号およびタイミング抽出が容易なパル
ス伝送方式に関するものである。

従来のパルス伝送方式は主に局間デイジタル回
線を対象としており、電力供給のために直流遮断
が可能な符号が用いられていた。また長距離伝送
でＳ／Ｎの劣化しているパルス列を識別し、伝送
クロツクに従属したクロツクパルスを得るため
に、タイミング抽出可能な符号を用いた伝送方式
が用いられてきた。第１図は、従来用いられてき
たバイポーラ符号による例を示したもので、符号
“０”、“１”は２進符号のデータを表わしてい
る。このバイポーラ符号は符号“０”に対しては
零レベルを、符号“１”に対しては正または負の
パルスを交互に反転して伝送するので、直流成分
がなく、正負パルスによるタイミング抽出が可能
である。しかし、このようなバイポーラ符号は符
号“０”が続くとタイミング抽出回路において、
タイミング成分が減衰し、再生したクロツクパル
スが消失するという欠点がある。そのため零連続
の場合は符号“０”の数をカウントし、ある数以
上になると識別可能なパルス状態に符号変換する
等の対策を必要とした。また第１図の符号例を用
いる伝送方式においては、フレーム同期信号はデ
ータのパターンとして伝送されており、２進デー
タと同一の符号形式で伝送されるために、データ
とフレーム同期信号を安定に分離するための複雑
な構成のフレーム同期回路を必要とした。

一方、伝送端局、時分割交換機間等の装置間接
続に用いる局内伝送においては、(1)架間電位差の
除去などのために、直流遮断が可能であること、
(2)タイミング抽出が容易なこと、(3)装置間の局内
伝送路間でフレーム位相を合わせる必要がある場
合があるので、フレーム同期信号の抽出が容易で
あることなどの条件が要求される。

第２図は、上記(1)、(2)の条件を満足する２値符
号（CMI符号）を用いたパルス伝送方式（An
Equipment Interface Code For Operating
Rate Above 100 Mbit／ｓ、CCITT、COM
SPD−NO.14−Ｅ、Feb.1974参照）である。この
方式は符号“０”を、０〜1/2ビツトの区間では
低レベル（Ｌ）で、1/2〜１ビツトの区間では高
レベルで表わし、符号“１”を０〜１ビツトの間
にＬまたはＨレベルを交互に伝送するものであ
る。しかし、従来のこの符号形式によるパルス伝
送方式においては、フレーム同期信号はフレーム
同期パターンをデータと同じ伝送符号を用いるの
で、第１図で説明したことと同様に複雑なフレー
ム同期回路が必要であり、上記(3)の条件を満足で
きないという欠点があつた。

また第３図は、第１図のバイポーラ符号を用
い、符号“１”が交互に現れる規則性を変え、そ
の規則性が変つているところを検出してフレーム
同期情報を伝送する方式であり、２進データの符
号変換とは異なる符号形式によつて伝送するパル
ス伝送方式（“デイジタル網におけるフレーム位
相同期の検討”信学会通信方式研究会資料CS76
−139、1976参照で、１は符号“１”の波形、２
はフレーム同期パルス位相を示す波形である。こ
の方式によれば、フレーム同期信号の分離は容易
に実現できるが、第１図で述べたような零連続が
起るとタイミングを消失する場合があるので、上
記(2)の条件を満足できないという欠点があつた。

本発明は、上記符号形式における互いの欠点を
補いあうことにより、局内伝送に要求される全て
の条件を満足させることが可能となる優れたパル
ス伝送方式を提供するもので、以下、図面により
実施例を詳細に説明する。

第４図は、本発明において２値符号のデータと
フレーム同期信号を直列に伝送している波形図の
一例を示したもので、３および４はフレーム同期
パルスを示すパルス波形、５および６はパルスの
立下り時点を示している。第４図Ａは第一の発明
であり、２つの状態を表す符号“０”と“１”を
伝送路符号化する場合に、符号“０”をビツト長
すなわち繰り返し周期Ｔの前半の1/2では低レベ
ル、後半の1/2では高レベルで表わし、符号
“１”は高レベル、低レベルを交互に伝送する。
フレーム同期符号３は符号“１”のパルスを用
い、直前の符号“１”と同一レベルのまま時間幅
Ｔのパルスとして伝送する。第４図Ｂにおいて
は、符号“０”、“１”は第４図Ａと同一波形で表
わしているが、フレーム同期信号４は符号“０”
のレベルを反転したパルスで表わしているもので
ある。第４図Ａの波形を用いると、５で示したパ
ルスの立下し部分にタイミング情報が含まれてお
り、立下り点を抽出し、タイミング抽出をするこ
とにより基本周波数の周期を持つクロツクパルス
を再生することができる。第４図Ｂの波形におい
ては、５で示したパルスの立下り部分にタイミン
グ情報があるが、６で示したフレーム同期パルス
の立下り部分だけは、タイミング情報の位相に対
して180゜シフトした位相が得られ、立下り部分
５で励振された基本周波数をキヤンセルする位相
でタイミング抽出回路を駆動する。しかし、フレ
ーム同期信号は十分長い符号列の２進データに対
して１ビツトだけであるので、十分に大きいＱを
持つタンク回路を用いれば、基本周波数のクロツ
クパルスを再生することができる。

第５図Ａ，Ｂは、第４図Ａ，Ｂの波形を発生
し、伝送媒体に信号を送出する本発明の送信回路
の実施例を示したもので、７はクロツク入力端
子、８はデータパルス入力端子、９はフレーム同
期パルス入力端子、１０はリタイミング回路、１
１は禁止ゲート、１２はアンドゲート、１３は２
進カウンタ、１４はパルス変換回路、１５はドラ
イブ回路、１６はオアゲート、１７はフレーム同
期パルスの波形変換回路であり、この実施例では
ゲート遅延分は無視して示している。ここで、端
子８から入力されるデータパルスはNRZ形式で、
その高レベル、低レベルが各々入力２進符号の
“１”、“０”に対応する。すなわち、この回路は
正論理の場合を仮定しており、以下ではこの回路
で高レベルを“１”、低レベルを“０”と表現す
る。端子７から入力されるクロツクはデユーテイ
50％の周期的パルス列であり、その１周期はデー
タパルスの１ビツト長Ｔと等しく、また１ビツト
の前半で“１”、後半で“０”になるものを仮定
する。（第６図Ａ参照。）フレーム同期信号も長さ
Ｔの“１”で表す。つまり端子９ではフレーム同
期信号がある時は“１”、ない時は“０”にな
る。リタイミング回路１０は例えば上、下各々１
つのＤ―フリツプフロツプを想定すればよく、ク
ロツクの立上がりでデータパルスとフレーム同期
信号をラツチし、クロツクの立上がりに位相を合
わせて出力するものである。２進カウンタ１３は
例えばトリガーフリツプフロツプを想定すればよ
く、入力パルス（すなわち12の出力）が“１”に
なるたびに出力を反転するものである。パルス変
換回路１４とフレーム同期パルスの波形変換回路
１７（第５図Ｂのみ）の動作の詳細は後述する。
また第６図Ａ，Ｂは、それぞれ第５図Ａ，Ｂの動
作を説明するための波形図である。

次に、本実施例の動作を第５図Ａについて説明
する。端子８から入力されるNRZデータパルスは
リタイミング回路１０の中の上のフリツプフロツ
プでクロツク（の立上がり）と同期をとられる。
フレーム同期信号も同様にリタイミング回路１０
の中の下のフリツプフロツプでクロツクと同期を
とられる。第６図Ａで８入力、９入力、７入力と
示された波形図はこのリタイミングがとられた後
の波形を示している。

本発明における伝送路符号化法では第４図Ａに
示すように、符号が“１”のときに出力レベルを
反転する。このための回路が２進カウンタ１３で
ある。つまりデータ８が“１”になるたびにカウ
ンタ１３の出力が反転し、それはパルス変換回路
１４の下の論理積回路と論理和回路を経由して出
力される。論理積回路１１はフレーム同期信号を
禁止してデータ“１”だけを通過させる。そこで
論理積回路１２はデータ８が“１”のときのみク
ロツクを出力し、それをカウンタ１３に入力す
る。これよりカウンタ１３は上記のようにデータ
“１”をカウントできる。論理和回路１６はフレ
ーム同期信号を出力させるための回路である。つ
まりフレーム同期信号が入力されたときは論理和
回路１６で出力を“１”にし、それがパルス変換
回路１４の下の論理積回路に入力される。しかし
この論理積回路の他方の入力にはカウンタ１３の
出力が接続されるため、フレーム同期信号の直前
のデータパルスが“１”のときに出力が“１”に
なつていればカウンタ１３の出力も“１”になつ
ているから論理和回路１６の出力“１”がそのま
ま出力され、逆にフレーム同期信号の直前のデー
タパルスが“１”のときに出力が“０”になつて
いればカウンタ１３の力は“０”だから出力も
“０”になる。以上によりフレーム同期信号は直
前のデータパルス“１”と同じレベルに伝送路符
号化されることがわかる。またデータパルスが
“０”のときは、論理和回路１６を通つてパルス
変換回路１４の中の上の論理積回路がオンにな
り、従つてこの論理積回路の出力にはクロツクを
反転したものが出力される。以上により、パルス
変換回路１４の中の上の論理積回路を通つたデー
タパルス“０”に対する符号化出力と下の論理積
回路を通つたデータパルス“１”及びフレーム同
期信号に対する符号化出力はパルス変換回路の中
の論理和回路で論理和をとることにより第４図Ａ
に示すような伝送路符号化が行える。論理和回路
だけでよいのはクロツクとデータパルスとフレー
ム同期パルスをリタイミング回路１０によつて同
期をとつているからである。

第５図Ｂは、第５図Ａと基本的には同一である
が、異なるところは、パルス変換回路１４によつ
て変換されたパルスパターンをフレーム同期パル
スがないときはそのままドライブ回路１５に送り
出すが、フレーム同期パルスがある場合は、波形
変換回路１７によつてそのパルス位置の信号を１
ビツト禁止し、フレーム同期パルスのパルス波形
を挿入するものである。

第７図Ａ，Ｂは、それぞれ第５図Ａ，Ｂに対応
する本発明の受信回路の実施例を示したもので、
２１は等化増幅器、２２は立下り点検出回路、２
３はタイミング回路、２４はパルス幅Ｔのうちの
前半のレベルを識別する回路、２５は後半のレベ
ルを識別する回路、２６は否定ゲート、２７はオ
アゲート、２８はフレーム検出回路、２９はフレ
ーム同期パルス出力端子、３０はデータの出力端
子、３１は再生クロツク出力端子、３２はタイミ
ング回路、３３はアンドゲートである。この回路
も正論理の例である。立下がり点検出回路２２は
受信した伝送路符号化信号（以下、受信信号とい
う）の立下がり点を検出して、その点で例えばエ
ツジパルスを出力する。タイミング回路２３はそ
のエツジパルスに基づいて適切な位相で送信側ク
ロツクと同一周期でデユーテイ50％のクロツクを
再生する。具体的には、この再生クロツクの
“１”の長さのほぼ中央とエツジパルスの位置が
一致するような位相関係、言い換えればクロツク
の位相はその立上がりが受信信号の１ビツト長Ｔ
の中央と後縁の間のほぼ真中に、その立下がりが
中央と前縁のほぼ真中になるように設定するのが
信頼度の点で望ましい。これより、例えばＤフリ
ツプフロツプを用いて再生クロツクの立上がりで
受信信号をラツチすれば入力信号の１ビツト内の
後半のレベルが識別でき、立下がりでラツチすれ
ば前半のレベルが識別できる。第４図Ａに示すよ
うに送信側では符号“０”は１ビツトの前半で低
レベル、後半で高レベルになるように符号化され
ているので、これを受信側で識別するためには上
記のようなクロツクが必要になる。識別回路２５
はＤフリツプフロツプを想定すればよく、そのＤ
端子に受信信号を、Ｃ端子に再生クロツクを入力
することにより、ビツト内の後半のレベルを識別
する。識別回路２４は前段の回路がやはりＤフリ
ツプフロツプで、そのＣ端子に入力される再生ク
ロツクの立下がりで、そのＤ端子に入力される受
信信号をラツチすることによりビツト内の前半の
レベルを識別する。後段の回路はやはりＤフリツ
プフロツプを想定すればよく、前段の回路で識別
された後半のレベルを識別回路２５で識別された
前半のレベルと同期をとつて出力するためのもの
で、Ｃ端子に再生クロツクを、Ｄ端子に前段のＱ
出力を入力する。論理和回路２７は前半のレベル
と後半のレベルの反転レベルとから原データを復
元するためのもの、またフレーム検出回路２８は
後述のように符号“１”の連続を検出するための
ものである。また第８図Ａ，Ｂはそれぞれ第７図
Ａ，Ｂの動作を説明するための波形図である。

次に、本実施例の動作を第８図に基づいて説明
する。まず第一の発明についての第７図Ａから説
明する。ここで、受信信号は等化増幅器２１で伝
送媒体で受けた歪を等化された後に原データ列に
復号するための識別回路２４及び２５に入力され
る。さらに識別に際して必要なタイミングをとる
ために立下がり点検出回路２２にも入力される。
これは第４図Ａに示したように、この伝送路符号
化法においては符号化された信号の立下がりに周
波数１／Ｔのタイミング情報が含まれているから
である。この回路２２が前述のようなエツジパル
スを発生させ、これに基づいてタイミング回路２
３が受信信号と前述のような位相関係を有する周
期Ｔのクロツクパルスを生成する。（第８図Ａの
21出力と23出力を参照。）識別回路２５では再生
クロツク２３の立上がりで受信信号をラツチし、
後半のレベルを識別する。（第８図Ａの25出力参
照。）識別回路２４では再生クロツク２３の立下
がりで受信信号をラツチし、前半のレベルを識別
する。（第８図Ａの24出力参照。）これにより、１
ビツトの前半と後半における受信信号のレベルが
明らかになるから、受信信号の復号ができる。つ
まり、受信信号の１ビツトの前半のレベルが
“０”でかつ後半のレベルが“１”ならば符号
“０”、前半のレベルが“１”、又は後半のレベル
が“０”ならば符号“１”又はフレーム同期信号
であると判定できる。従つて後半のレベルを反転
２６すれば、前半と後半のレベルがともに“０”
のとき符号“０”、どちらかが“１”のとき符号
“１”又はフレーム同期信号とを判別できる。こ
れより反転回路２６と識別回路２４の出力の論理
和２７をとれば、その出力が“０”のときに符号
“０”と、出力が“１”のときに符号“１”また
はフレーム同期信号であると復号できる。（第８
図Ａの30出力参照。）あとは、その中からフレー
ム同期信号を判別すればよい。このための回路が
フレーム検出回路２８である。この具体的回路は
前述の参考文献“デイジタル網におけるフレーム
位相同期の検討”に記載されている。これは本明
細書の第３図に示したようなバイポーラ符号の場
合のフレーム同期検出回路であり、受信信号の高
レベルを高レベル検出回路（以下、DEC（＋）
と略す）で、低レベルを低レベル検出回路（以
下、DEC（−）と略す）で検出し、それに基づ
いてフレーム同期信号を検出する。つまりバイポ
ーラ符号だから符号“１”がくるたびにDEC
（＋）とDEC（−）の出力が交互に“１”にな
り、フレーム同期信号があるときどちらかが続け
て“１”になるから、この連続の“１”を検出す
るものである。ところで本発明の場合でも、フレ
ーム同期信号がなければ、第８図Ａに示すように
識別回路２４の出力と反転回路２６の出力は原デ
ータの符号“１”に応じて交互に“１”になり、
フレーム同期信号があるとどちらかが連続して
“１”になるから、同様にフレーム同期信号が検
出できる。

次に、第二の発明により伝送路符号化された信
号を復号するための回路とその動作を説明する。
第７図Ｂが一実施例であり、第８図Ｂにその動作
を示す。第４図ＡとＢを比較すればわかるよう
に、第一の発明との相違はフレーム同期信号の符
号化方法だけである。したがつて、フレーム同期
信号を検出する部分、つまり第７図Ａでいえばフ
レーム検出回路２８を除いて第７図Ａと同一であ
る。ここでも正論理を仮定しているから、フレー
ム検出回路は、本発明では論理積回路だけで構成
できる。本発明ではフレーム同期信号は符号
“０”を反転した波形、すなわちパルスの前半が
“１”、後半が“０”になるように符号化され、こ
れは符号“０”とも符号“１”とも異なる。従つ
て、パルスの前半が“１”、後半が“０”になる
符号を検出すればそれがフレーム同期信号であ
る。ところで、第７図Ａで前述したように、識別
回路２４はパルスの前半のレベルを出力し、反転
回路２６はパルスの後半のレベルを反転したもの
を出力する。したがつてこの双方が“１”になる
ものがフレーム同期信号であるから、論理積３３
をとればフレーム信号が識別できる。

以上説明したように、本発明によれば、２値の
データとフレーム同期信号を直列に伝送する場合
に、フレーム同期信号の分離が容易に実現でき、
タイミングの消失がないので、デジタル信号を扱
う計算機間の伝送などにも用いられる他に、磁気
記録などにも用いることができる利点がある。

【図面の簡単な説明】

第１図は、従来のバイポーラ符号の波形例を示
した図であり、第２図は、従来のCMI符号の波形
例を示した図であり、第３図は、バイポーラバイ
オレーシヨンを用いたフレーム同期パルスの伝送
状態を示す波形例を示した図であり、第４図は、
本発明における波形例を示した図であり、第５図
は、本発明における信号変換および送出回路の実
施例を示した図であり、第６図は、第５図の動作
を説明するための波形図であり、第７図は、第５
図に対応する本発明の受信回路の実施例を示した
図であり、第８図は、第７図の動作を説明するた
めの波形図である。１…通常のバイポーラ符号、２…バイポーラバ
イオレーシヨンによる波形、３，４…フレーム同
期パルス波形、５…基本周波数に同期したパルス
立下り点、６…基本周波数の位相に180゜シフト
したパルス立下り点、７…クロツク入力端子、８
…２値データ列入力端子、９…フレーム同期パル
ス入力端子、１０…リタイミング回路、１１…禁
止ゲート、１２…アンドゲート、１３…２進カウ
ンタ、１４…波形変換回路、１５…ドライブ回
路、１６…オアゲート、１７…波形変換回路、２
１…等化増幅回路、２２…立下り点検出回路、２
３，３２…タイミング回路、２４，２５…レベル
識別回路、２６…否定ゲート、２７…オアゲー
ト、２８…フレーム同期パルス検出回路。

Claims

【特許請求の範囲】１２状態からなる符号を表すビツト長Ｔのデー
タと複数のビツトより成るデータ列に対して配さ
れる１ビツト長のフレーム同期信号とにより構成
されるデータ列を二つのレベルに伝送路符号化す
る方式において、前記２状態の符号のうち一方の符号は時間幅Ｔ
の中央でレベル反転させ、他方の符号は時間幅Ｔでレベル一定とし、かつ
この符号がくるたびにレベルを交互に反転させ、フレーム同期信号は時間幅Ｔでレベル一定と
し、かつ直前の前記他方の符号のレベルと同一の
レベルにする、ように伝送路符号化することを特徴とするパルス
伝送方式。２２状態からなる符号を表すビツト長Ｔのデー
タと複数のビツトより成るデータ列に対して配さ
れる１ビツト長のフレーム同期信号とにより構成
されるデータ列を二つのレベルに伝送路符号化す
る方式において、前記２状態の符号のうち一方の符号は時間幅Ｔ
の中央でレベル反転させ、他方の符号は時間幅Ｔでレベル一定とし、かつ
この符号がくるたびにレベルを交互に反転させ、フレーム同期信号は前記一方の符号と反対のレ
ベルにする、ように伝送路符号化することを特徴とするパルス
伝送方式。