JPS5854693B2 - パルス伝送方式 - Google Patents
パルス伝送方式Info
- Publication number
- JPS5854693B2 JPS5854693B2 JP52127951A JP12795177A JPS5854693B2 JP S5854693 B2 JPS5854693 B2 JP S5854693B2 JP 52127951 A JP52127951 A JP 52127951A JP 12795177 A JP12795177 A JP 12795177A JP S5854693 B2 JPS5854693 B2 JP S5854693B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- code
- frame synchronization
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は、局内等の短距離のパルス伝送方式に関するも
のである。
のである。
従来のパルス伝送は主に局間ディジタル回線を対象とし
ていたので、Ｓ／Ｎ劣化が大きく、中継区間が最高に構
成しつる符号が用いられてきた。
ていたので、Ｓ／Ｎ劣化が大きく、中継区間が最高に構
成しつる符号が用いられてきた。
しかし、局舎内の装置間などの接続における局内伝送に
おいては、伝送距離が短いので、局間伝送に比べてＳ／
Ｎに余裕があり、また波形劣化が少ないという特徴があ
るので、クロックのくり返し周期Ｔの１／２に変化点の
ある２値の伝送符号を用いることができるが、このよう
な伝送条件においては、（１）架間電位差除去のために
直流遮断によって波形劣化を受けないこと、（２）タイ
ミング抽出が容易なこと、（３）フレーム同期信号など
の伝送が可能なことなどが要求される。
おいては、伝送距離が短いので、局間伝送に比べてＳ／
Ｎに余裕があり、また波形劣化が少ないという特徴があ
るので、クロックのくり返し周期Ｔの１／２に変化点の
ある２値の伝送符号を用いることができるが、このよう
な伝送条件においては、（１）架間電位差除去のために
直流遮断によって波形劣化を受けないこと、（２）タイ
ミング抽出が容易なこと、（３）フレーム同期信号など
の伝送が可能なことなどが要求される。
第１図は、従来用いられている２直杆号の一例として、
２状態を有する２逆打号ｎ Ｑ ｎ、′１″を用いてＮ
Ｒ，Ｚ符号および磁気記録などで用いられているＦＭ方
式による符号を示している。
２状態を有する２逆打号ｎ Ｑ ｎ、′１″を用いてＮ
Ｒ，Ｚ符号および磁気記録などで用いられているＦＭ方
式による符号を示している。
このＮＲ，Ｚ符号は符号ｎ Ｏｐ＋が連続すると、タイ
ミング情報が抽出できなくなるという欠点があり、また
ＦＭ符号はビットの切れ目に必ず変化点を作り、かつ符
号″Ｏ）ｆｆを１ビツト長で、符号１４１１１をピント
の中点で変化する２直杆号で表わしているので、符号”
Ｏ”が連続してもタイミング消失が消失しない利点があ
るが、タイ□ング抽出は基本周波数の２倍が抽出される
ので、同期を必要とする欠点がある。
ミング情報が抽出できなくなるという欠点があり、また
ＦＭ符号はビットの切れ目に必ず変化点を作り、かつ符
号″Ｏ）ｆｆを１ビツト長で、符号１４１１１をピント
の中点で変化する２直杆号で表わしているので、符号”
Ｏ”が連続してもタイミング消失が消失しない利点があ
るが、タイ□ング抽出は基本周波数の２倍が抽出される
ので、同期を必要とする欠点がある。
また、このような符号形式においては、タイミング情報
を確保できる代りに、例えば無通話時において零パター
ンが連続することがあると、Ｔ毎のパターン変化点にお
いて漏話が発生し、無通話時の漏話が大きいという欠点
がある。
を確保できる代りに、例えば無通話時において零パター
ンが連続することがあると、Ｔ毎のパターン変化点にお
いて漏話が発生し、無通話時の漏話が大きいという欠点
がある。
さらに、フレーム同期信号の抽出を容易にする方式とし
ては、従来よりバイポーラバイオレーションによる方式
や、ダイパルス方式（ディジタル網におけるフレーム位
相同期の検討、通信学会通信方式研究会資料、ｃｓ ７
６−１３９，１９７６参照）等が提案されているが、バ
イポーラ伝送では零連続によるタイミング消失が起ると
いう欠点があり、またグイパルス伝送では上記ＦＭ方式
で述べたような欠点があった。
ては、従来よりバイポーラバイオレーションによる方式
や、ダイパルス方式（ディジタル網におけるフレーム位
相同期の検討、通信学会通信方式研究会資料、ｃｓ ７
６−１３９，１９７６参照）等が提案されているが、バ
イポーラ伝送では零連続によるタイミング消失が起ると
いう欠点があり、またグイパルス伝送では上記ＦＭ方式
で述べたような欠点があった。
本発明は、上記従来例の欠点を解消するために、基本周
波数でタイ□ング抽出ができ、零連続による漏話が少な
く、かつフレーム同期信号の分離が容易なパルス伝送方
式を提供するものである。
波数でタイ□ング抽出ができ、零連続による漏話が少な
く、かつフレーム同期信号の分離が容易なパルス伝送方
式を提供するものである。
以下、図面により実施例を詳細に説明する。
第２図は、本発明の詳細な説明するためのもので、２状
態の符号“０″または”１″を２値符号の高レベルＨ１
低レベルＬに対応させる変換則を表わしている。
態の符号“０″または”１″を２値符号の高レベルＨ１
低レベルＬに対応させる変換則を表わしている。
符号゛１″はパルスくり返し周期Ｔの前半の１７２でＬ
１後半の１／２でＨの符号であり（逆の場合も可能）、
直流分がない波形である。
１後半の１／２でＨの符号であり（逆の場合も可能）、
直流分がない波形である。
また符号＋１０９１は時間幅Ｔのパルスであり、符号９
１０″′が低レベルまたは高レベル状態で２ピント同一
レベルで伝送し、３ビツト目に反転する変換則を持たせ
て直流分のない波形としている。
１０″′が低レベルまたは高レベル状態で２ピント同一
レベルで伝送し、３ビツト目に反転する変換則を持たせ
て直流分のない波形としている。
またこのような変換によって、零連続の場合は２Ｔ毎に
レベルが反転するパターンとなり、漏話が軽減される。
レベルが反転するパターンとなり、漏話が軽減される。
第３図は、第２図の符号形式にフレーム同期信号のパル
スを重畳する変換則を示したもので、フレーム同期パル
スは符号９１０ ｔＴの時間幅のパルスを用いて伝送す
る。
スを重畳する変換則を示したもので、フレーム同期パル
スは符号９１０ ｔＴの時間幅のパルスを用いて伝送す
る。
即ち、フレーム同期信号以前に生じた符号９１０ ＋１
のうち、２ビツト前のレベルに従って出力レベルを決定
する。
のうち、２ビツト前のレベルに従って出力レベルを決定
する。
このようにすると、第２図、第３図の違いから明らかな
ように、符号ｎ Ｏｎとフレーム同期信号は異なる符号
変換則に従っており、検出可能となる。
ように、符号ｎ Ｏｎとフレーム同期信号は異なる符号
変換則に従っており、検出可能となる。
また符号ｆｌ １ ｊｌとは波形が異なっているので、
フレーム同期信号とは分離できる。
フレーム同期信号とは分離できる。
第４図は第２図、第３図の変換則に従って表わされた本
発明の方式の波形図であり、１は第３図の変換則に従っ
て発生したフレーム同期パルスを示している。
発明の方式の波形図であり、１は第３図の変換則に従っ
て発生したフレーム同期パルスを示している。
第５図は、本発明による送信回路の一実施例を示したも
ので、２はクロッ久信号入力端子、３はデータの２値打
号入力端子、４はフレーム同期パルス入力端子、５はリ
タイ□ング回路、６は禁止ゲート、１はアンドゲート、
８は１／４分周器、９は１ピントシフトレジスタ、１０
はデータを第２図に従って発生する符号変換回路、１１
はフレーム同期パルスを合成する回路である。
ので、２はクロッ久信号入力端子、３はデータの２値打
号入力端子、４はフレーム同期パルス入力端子、５はリ
タイ□ング回路、６は禁止ゲート、１はアンドゲート、
８は１／４分周器、９は１ピントシフトレジスタ、１０
はデータを第２図に従って発生する符号変換回路、１１
はフレーム同期パルスを合成する回路である。
なお、第５図は各部のゲート等による位相遅延がないも
のとして表わされている。
のとして表わされている。
次に、本実施例の動作を第６図により説明する。
まず、正論理入力データおよびフレーム同期パルスはＮ
ＲＺ符号で端子３，４から入力される。
ＲＺ符号で端子３，４から入力される。
この端子３，４における信号の位相がずれているときは
、リタイミング回路５によりクロックパルスを用いてリ
タイミングし、正しい位相関係に合わせる。
、リタイミング回路５によりクロックパルスを用いてリ
タイミングし、正しい位相関係に合わせる。
このリタイ□ング回路５で反転されたデータは、禁止ゲ
ート６においてフレーム同期パルスによって１ビツトだ
け禁止されるが、フレーム同期パルスが来ていないとき
はそのまま禁止ゲート６を通過し、この禁止ゲート６の
出力がＨのとき、アンドゲート７でクロックパルスを通
過させる。
ート６においてフレーム同期パルスによって１ビツトだ
け禁止されるが、フレーム同期パルスが来ていないとき
はそのまま禁止ゲート６を通過し、この禁止ゲート６の
出力がＨのとき、アンドゲート７でクロックパルスを通
過させる。
１／４分周器８はそのパルスをカウントダウンし、端子
３の入力符号がＯ″の出力レベルを決定する。
３の入力符号がＯ″の出力レベルを決定する。
一方、端子３０入力符号＋１１１１のデータに対しては
、符号変換回路１０によってクロックパルスを反転して
作られる。
、符号変換回路１０によってクロックパルスを反転して
作られる。
フレーム同期パルスが端子４に入力すると、この符号変
換回路１０で作られるパルスは回路１１のゲートにより
禁止される。
換回路１０で作られるパルスは回路１１のゲートにより
禁止される。
■
フレーム同期パルス位置での７分周器８の出力は該フレ
ーム同期パルスの直前にある符号゛０９１の出力レベル
を示している。
ーム同期パルスの直前にある符号゛０９１の出力レベル
を示している。
したがってｉ分周器８の出力を１ビツト遅延する１ビツ
トシフトレジスタ９の出力は該フレーム同期パルスより
前にある符号１１０ ＰＩのうち２ビツト前にある符号
“０″のレベルを示しており、これを回路１１により合
成すると第３図に示したフレーム同期パルスのレベルが
得られる。
トシフトレジスタ９の出力は該フレーム同期パルスより
前にある符号１１０ ＰＩのうち２ビツト前にある符号
“０″のレベルを示しており、これを回路１１により合
成すると第３図に示したフレーム同期パルスのレベルが
得られる。
なお、１２は伝送媒体に送出するときＱつドライブ回路
である。
である。
第７図は、本発明の受信回路の一実施例を示したもので
、１３は等化増幅器、１４は立下り点検出回路、１５は
タイ□ング抽出回路、１６は等化後のパルスの０〜Ｔ／
２までの区間の信号レベルを識別するための回路、１１
は同パルスのＴ／２〜Ｔまでの区間の信号レベルを識別
するための回路、１８は一致検出回路、１９は２ビツト
シフトレジスタ、２０は一致検出回路、２１は否定回路
、２２はデータの出力端子、２３はフレーム同期信号の
出力端子、２４は再生クロック信号の出力端子、２５．
２６はアンドゲートであり、この回路ではゲート回路の
遅延時間を無視して示している。
、１３は等化増幅器、１４は立下り点検出回路、１５は
タイ□ング抽出回路、１６は等化後のパルスの０〜Ｔ／
２までの区間の信号レベルを識別するための回路、１１
は同パルスのＴ／２〜Ｔまでの区間の信号レベルを識別
するための回路、１８は一致検出回路、１９は２ビツト
シフトレジスタ、２０は一致検出回路、２１は否定回路
、２２はデータの出力端子、２３はフレーム同期信号の
出力端子、２４は再生クロック信号の出力端子、２５．
２６はアンドゲートであり、この回路ではゲート回路の
遅延時間を無視して示している。
なお第１図は各部のゲート等による位相遅延がないもの
として表わされている。
として表わされている。
次に、この実施例の動作を第８図により説明する。
まず、伝送媒体を通して伝送された波形は伝送媒体によ
る歪を伴って受信される。
る歪を伴って受信される。
等化増幅器１３はそれを元の信号に近い波形に等化増幅
し、またＳ／Ｎがよい短距離伝送では２値化することも
可能である。
し、またＳ／Ｎがよい短距離伝送では２値化することも
可能である。
本発明によって第２図で変換されたパルスは基本周波数
に同期したクロ′ツク情報を立下り点に有しているので
、信号の立下り点を立下り点検出回路１４により分離す
る（符号”１″の信号波形でレベルが逆の場合は立上り
点となる鬼次に、タイミング抽出回路１５で基本周波数
の抽出を行ない、再生クロックパルスを得る。
に同期したクロ′ツク情報を立下り点に有しているので
、信号の立下り点を立下り点検出回路１４により分離す
る（符号”１″の信号波形でレベルが逆の場合は立上り
点となる鬼次に、タイミング抽出回路１５で基本周波数
の抽出を行ない、再生クロックパルスを得る。
回路１６．１７は受信したパルスの前半、後半のレベル
を再生クロックパルスによって識別し、両者のレベルが
一致している符号ｔＩ Ｏ９１の場合は、一致検出回路
１８から出力が出る。
を再生クロックパルスによって識別し、両者のレベルが
一致している符号ｔＩ Ｏ９１の場合は、一致検出回路
１８から出力が出る。
これを否定回路２１により否定出力として端子２２で符
号４１０ ｔ＋を正論理のＮＲＺ信号が得られる。
号４１０ ｔ＋を正論理のＮＲＺ信号が得られる。
符号”１″はパルス間隔Ｔの前半、後半のレベルが異な
ることから、出力端子２２の出力が現れない。
ることから、出力端子２２の出力が現れない。
したがって、これを否定回路２１で反転することにより
出力端子２２に正論理のＮＲＺ信号が得られる。
出力端子２２に正論理のＮＲＺ信号が得られる。
一方、一致検出回路１８の出力は符号４１０ ＄１とフ
レーム同期パルスが同一レベルで出力されるが、第３図
に示したように、符号ｔ１０１１とフレーム同期パルス
は符号化則が異なっているので識別できる。
レーム同期パルスが同一レベルで出力されるが、第３図
に示したように、符号ｔ１０１１とフレーム同期パルス
は符号化則が異なっているので識別できる。
識別の方法は、一致検出回路１８の出力をＲＺ変換し、
符号１１０９１またはフレーム同期パルス位置での０−
Ｔ／２またはＴ／２〜Ｔのいずれか一方のレベルを２ビ
ツトシフトレジスタ１９に入力し、次いで一致検出回路
１８の出力レベルと２ビツト前の一致検出回路１８の出
力レベルの一致を一致検出回路２０により検出すればフ
レーム同期パルスと符号ｔｌ ０７１は分離できる。
符号１１０９１またはフレーム同期パルス位置での０−
Ｔ／２またはＴ／２〜Ｔのいずれか一方のレベルを２ビ
ツトシフトレジスタ１９に入力し、次いで一致検出回路
１８の出力レベルと２ビツト前の一致検出回路１８の出
力レベルの一致を一致検出回路２０により検出すればフ
レーム同期パルスと符号ｔｌ ０７１は分離できる。
しかし識別回路１７での符号１’１１ ＋１の出力レベ
ルは常に同一レベルになるので、一致検出回路２０の出
力には符号４１１１１の影響がある。
ルは常に同一レベルになるので、一致検出回路２０の出
力には符号４１１１１の影響がある。
したがってアンドゲート２６により一致検出回路１８の
出力と論理積をとることによりフレーム同期パルス出力
端子２３にフレーム同期パルスが得られる。
出力と論理積をとることによりフレーム同期パルス出力
端子２３にフレーム同期パルスが得られる。
以上説明したように、本発明によれば、タイミング情報
を消失させず、２値のデータ列とフレーム同期信号を同
時に伝送でき、零連続時の漏話も少ないために、距離が
離れている計算機間の接続のための信号伝送等に用いら
れるほかに、磁気記録などにも適用できる利点がある。
を消失させず、２値のデータ列とフレーム同期信号を同
時に伝送でき、零連続時の漏話も少ないために、距離が
離れている計算機間の接続のための信号伝送等に用いら
れるほかに、磁気記録などにも適用できる利点がある。
第１図は、従来のパルス伝送等で用いられている波形例
を示した図であり、第２図は、本発明による２値デ一タ
符号変換則を示した図であり、第３図は、本発明におけ
るフレーム同期信号の符号変換則を示した図であり、第
４図は、本発明の波形例を示した図であり、第５図は、
本発明の信号送出回路の一実施例の構成図であり、第６
図は、第５図の動作説明のための波形図であり、第７図
は、本発明の受信回路の一実施例の構成図であり、第８
図は、第７図の動作を説明するための波形図である。 １・・・・・・フレーム同期パルスの波形、２・・・・
・・クロック入力端子、３・・・・・・データ入力端子
、４・・・・・・フレーム同期パルス入力端子、５・・
・・・・リクイ□ング回路、６・・・・・・禁止ゲート
、７・・・・・・アンドゲート、８・・・・・・１／４
分周器、９・・・・・・シフトレジスタ、１０・・・・
・・波形変換回路、１１・・・・・・波形変換回路、１
２・・・・・・ドライブ回路、１３・・・・・・等化増
幅回路、１４・・・・・・立下り点検出回路、１５・・
・・・・タイミング抽出回路、１６，１７・・・・・・
識別回路、１８，２０・・・・・・一致検出回路、１９
・・・・・・シフトレジスタ、２１・・・・・・否定ゲ
ート、２２・・・・・・データ出力端子、２３・・・・
・・フレーム同期パルス出力端子、２４・・・・・・ク
ロ′ツク信号出力端子、２５・・・・−・アンドゲート
、２６・・・・・・アンドゲート。
を示した図であり、第２図は、本発明による２値デ一タ
符号変換則を示した図であり、第３図は、本発明におけ
るフレーム同期信号の符号変換則を示した図であり、第
４図は、本発明の波形例を示した図であり、第５図は、
本発明の信号送出回路の一実施例の構成図であり、第６
図は、第５図の動作説明のための波形図であり、第７図
は、本発明の受信回路の一実施例の構成図であり、第８
図は、第７図の動作を説明するための波形図である。 １・・・・・・フレーム同期パルスの波形、２・・・・
・・クロック入力端子、３・・・・・・データ入力端子
、４・・・・・・フレーム同期パルス入力端子、５・・
・・・・リクイ□ング回路、６・・・・・・禁止ゲート
、７・・・・・・アンドゲート、８・・・・・・１／４
分周器、９・・・・・・シフトレジスタ、１０・・・・
・・波形変換回路、１１・・・・・・波形変換回路、１
２・・・・・・ドライブ回路、１３・・・・・・等化増
幅回路、１４・・・・・・立下り点検出回路、１５・・
・・・・タイミング抽出回路、１６，１７・・・・・・
識別回路、１８，２０・・・・・・一致検出回路、１９
・・・・・・シフトレジスタ、２１・・・・・・否定ゲ
ート、２２・・・・・・データ出力端子、２３・・・・
・・フレーム同期パルス出力端子、２４・・・・・・ク
ロ′ツク信号出力端子、２５・・・・−・アンドゲート
、２６・・・・・・アンドゲート。
Claims (1)
- １２値打号列およびそのフレーム同期信号を直列に伝送
するかまたは記録する方式において、２値打号列の２状
態の一つを、クロックのくり返し周期Ｔの１／２を低レ
ベルで、残りの１／２を高レベルに変換し、他の状態を
表わす符号を時間幅Ｔのパルスとして低レベルまたは高
レベルで表わし、同状態が２回連続したときにそのレベ
ルを反転し、さらにフレーム同期信号を時間幅Ｔのパル
スとし、同パルスよりも前に発生した２値打号列のうち
の時間幅Ｔのパルスの２ビツト前のレベルに変換するこ
とを特徴とするパルス伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52127951A JPS5854693B2 (ja) | 1977-10-25 | 1977-10-25 | パルス伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52127951A JPS5854693B2 (ja) | 1977-10-25 | 1977-10-25 | パルス伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5461405A JPS5461405A (en) | 1979-05-17 |
| JPS5854693B2 true JPS5854693B2 (ja) | 1983-12-06 |
Family
ID=14972663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52127951A Expired JPS5854693B2 (ja) | 1977-10-25 | 1977-10-25 | パルス伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854693B2 (ja) |
-
1977
- 1977-10-25 JP JP52127951A patent/JPS5854693B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5461405A (en) | 1979-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027335A (en) | DC free encoding for data transmission system | |
| US4234897A (en) | DC Free encoding for data transmission | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| JP4888393B2 (ja) | クロック再生装置及び方法 | |
| USRE31311E (en) | DC Free encoding for data transmission system | |
| US4189621A (en) | CMI-encoder | |
| EP0464457B1 (en) | Optical bus transmission method and transmitting-side encoder and receiving-side decoder therefor | |
| US6031472A (en) | Encoding/detection method for digital data transmitter with a signal having multiple levels | |
| GB1489177A (en) | Digital data signalling systems and apparatus therefor | |
| US4232387A (en) | Data-transmission system using binary split-phase code | |
| US4617553A (en) | Enhanced Miller code | |
| US4759040A (en) | Digital synchronizing circuit | |
| US4007421A (en) | Circuit for encoding an asynchronous binary signal into a synchronous coded signal | |
| JPH059975B2 (ja) | ||
| US4763338A (en) | Synchronous signal decoder | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| JPS6222293B2 (ja) | ||
| JPS5854693B2 (ja) | パルス伝送方式 | |
| US6327308B1 (en) | Asynchronous differential communication | |
| US4788605A (en) | Receive Manchester clock circuit | |
| US4868853A (en) | Demodulation circuit for digital modulated signal | |
| GB2032228A (en) | DC free encoding for data transmission | |
| JPS62274948A (ja) | フレーム同期装置 | |
| US6271698B1 (en) | Method and apparatus for correcting imperfectly equalized bipolar signals | |
| JP3171205B2 (ja) | 変調周波数検出回路 |