JPS6394746A - 補助信号受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直列ｎＢ１ｃ符号（ｎ　　ｂｉｎａｒｉｅｓ
ｗｉｔｈ　１　ｃｏｍｐｌｅｍｅｎｔ　１ｎｓｅｒｔｉ
ｏｎ　ｃｏｄｅ　）に符号則違反を与えることにより、
フレーム同期および補助信号の伝送を行うディジタル通
信方式に利用する。

ここで補助信号とは、監視信号、制御信号その他情報信
号に付加して伝送する信号をいう。

〔概要〕

本発明は、ｎＢ１Ｃ符号に符号則違反を与えることによ
りフレーム同期および補助信号を伝送するディジタル通
信方式において、 Ｃビットの符号則違反を検出し、その検出出力を直並列
変換することにより、 補助信号の受信回路を簡単な構成で得るものである。

〔従来の技術〕

ｎＢｌｃ符号とは、ディジタル伝送路において、多数の
連続ビットが「０」またはＩｌｌの連続信号となること
を避けるために、送信側で複数ｎビットの情報信号に対
して１ビツトの付加符号（この明細書ではＣビットとい
う。）を挿入する符号形式である。Ｃビ、トは、−例と
して情報信号のｎ−１番目の符号の反転符号とするとの
符号則が定められる。実用的にはｎを８とするものある
いは１０とするもの等が知られている。

従来補助信号を伝送するためには、補助信号のためのビ
ットを追加する必要があり、このために送信装置および
受信装置で速度変換を行う必要があった・ 〔発明が解決しようとする問題点〕 このような従来装置では、ハードウェア構成が複雑にな
るとともに、伝送効率が悪くなる欠点があった。

本発明はこれを改良するもので、速度変換を行う必要が
なく、簡単な回路構成により補助信号を伝送することが
できる受信回路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、到来する直列ｎＢ１Ｃ符号からＣビットを検
出するＣビット検出部と、このＣビ・ノドの符号則違反
を検出する符号則違反検出手段と、この符号則違反検出
手段の検出出力を並列信号に変換する直並列変換回路と
を備えたことを特徴とする。

〔作用〕

一例として、ｎＢ１ｃ符号の符号則は、情報信号のｎ−
１番目の符号に対する反転符号をＣビットとして伝送す
るものである。したがって、受信回路では直列受信デー
タ入力からＣビットおよびその２ビツト前の符号を検出
し、それが互いに反転符号であるか否かを検出すること
により符号則違反の有無を検出することができる。

本発明の方式は、フレーム同期を別にフレーム同期信号
を付加することなく、このｎＢ１Ｃ符号のフレームの頭
となるＣビットに符号則違反を与えることにより行う。

さらに、フレーム内の複数ｍ個のＣビットに対して符号
則違反を与えることを許容してｍビットの補助信号を伝
送する。

本発明の受信回路では、Ｃビットの符号則違反を検出し
て、その検出出力を直並列変換することにより、簡単に
フレーム同期およびｍビット補助信号を取り出すことが
できる。

〔実施例〕

第１図は本発明第一実施例装置のブロック構成図である
。受信人力１にはｎＢ１ｃ符号による受信直列データ信
号が到来する。クロック人力２には基準クロック信号が
入力する。受信直列データ信号はＣビット検出部３に入
力して、ＣビットおよびそのＣビットの基準となる２ビ
ツト前のビットが検出される。この二つの検出出力は排
他的論理和回路５に入力し、その出力は直並列変換回路
６に与えられる。この直並列変換回路６では、入力する
直列信号を並列信号に変換して端子７にフレームパター
ン出力、端子８にｍチャンネルの補助信号出力を得る。

クロック供給回路４では基準クロック信号から３種類の
クロック信号が生成されてそれぞれＣビット検出部およ
び直並列変換回路６に与えられる。

第２図は端子７および８に得られるフレームパターン信
号およびｍチャンネルの補助信号を時間軸上に表示した
図である。

このような受信回路では、速度変換のためのバッファ回
路その他複雑なハードウェアを必要とすることなく、補
助信号を受信再生することができる。

第３図は本発明第二実施例装置のブロック構成図である
。この例はＣビット検出部として、受信入力データをそ
のまま直並列変換する直並列変換回路９を用いたもので
、そのＣビットの出力およびその２ビツト前の信号を排
他的論理和回路５に与えるものである。その他の構成は
第１図に示す実施例と同様である。

この例ではＣビットの検出と同時に並列情報信号の再生
を同時に行うことができる。

〔発明の効果〕

以上説明したように、本発明によればｎＢ１ｃ符号の符
号則違反を利用して、伝送速度を変更することな（補助
信号を伝送することができる。このための受信回路は速
度変換のためのバッファ回路その他複雑なハードウェア
を必要とせず、簡単に実現することができる。伝送路の
利用効率も高くなる。

本発明は標準方式としなくとも、きわめてローカルに対
向装置間で簡便に実施することができる。

【図面の簡単な説明】

第１図は本発明第一実施例装置のブロック構成図。 第２図はフレームパターンおよび補助信号の時間軸上の
配列を示すタイムチャート。 第３図は本発明第二実施例装置のブロック構成図。 １・・・受信データ入力、２・・・基準クロック入力、
３・・・Ｃビット検出部、４・・・クロック供給回路、
５・・・排他的論理和回路、６・・・直並列変換回路、
７・・・フレームパターン出力端子、８・・・補助信号
出力端子、９・・・直並列変換回路、１０・・・ｎビッ
トの情報信号出力端子、１１・・・Ｃビットの出力端子
。 箔　１［ｉ 萬２図

Claims (1)

【特許請求の範囲】
1. （１）到来する直列ｎＢ１Ｃ符号からＣビットを検出す
   るＣビット検出部と、 このＣビットの符号則違反を検出する符号則違反検出手
   段と、 この符号則違反検出手段の検出出力を並列信号に変換す
   る直並列変換回路と を備えたことを特徴とする補助信号受信回路。